JPH01501830A - 二重基準つきディジタル受信器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 二重基準つきディジタル受信器 発明の分野 本発明はディジタル受信器に関するものであり、さらに詳しくは、複数基準レベ ルで入力信号を切換えできるアナログ比較器を組込んだ受信器に関するものであ る。

発明の背景 数多くのディジタル受信器の用途において、入力するアナログおよびディジタル 信号を、前もって選んだ基準レベルと比較し、それに応じて出力ディジタル信号 を発生させる必要が生じる。

比較器回路はこの技術分野でよく知られているが、伝統的に単一基準レベルとの 関連で用いられている。入力信号がノイズを有するような高い、また低い基準レ ベルで、高周波作動を行えることは、ディジタル受信器にとってきわめて有利で ある。さらに、このような回路の設計を最大限にまでひろげて、ハイブリッド単 一インラ゛インパッケージに組込むことはきわめて望ましいと考えられる。

本発明の詳細な説明 本発明は、高速で、予め選択した基準レベルで切換えできる２個の高速アナログ 比較器を組込んでいる。好ましい実施例では、高い、また低い基準入力が、それ ぞれの比較器に与えられ、入力信号が、パルス幅の異なった２つのディジタル出 力信号を提供することができる。

それぞれの比較器では、ヒステリシス制御が行われ、正常ノイズ成分が入力信号 にあるときに、比較器による切換え作用が行われるようになっている。原形設計 では、本発明は作動周波数５０Ｍ）ｌｚで、５０ｍＶ　（高速）および１００ｍ Ｖ　（低速）以内で作動した。

上記のような本発明の目的および利点は添付図面といっしょに考察すると、さら に明瞭に理解できるであろう。

図面の簡単な説明 第１図は、本発明の回路図である。

第２Ａ図は、第１図の回路への入力信号の作図である。

第２Ｂ図は、第１図の回路からの最初の出力信号の作図である。

第２Ｃ図は、第１図の回路からの相補的出力の作図である。

第３Ａ図は、第１図の回路への三角入力信号の作図であり、第１図の回路からヒ ステリシス制御信号を受ける。

第３Ｂ図は、ヒステリシス制御の結果としての、第１図の回路からのディジタル 出力信号の作図である。

発明の詳細な説明 図面、とくに第１図を参照すれば、本発明のディジタル受信器８の端子ｌＯに、 入力信号が与えられている。典型的な場合、１２に示したように正弦波信号が与 えられるが、他の波形の場合もある。端子１０での入手信号は、端子１６に出現 する最初の基準信号と比較器１４で比較される。入力信号１２が基準レベルを通 過するたびに、比較器が切り換えられ、比較器１４の出力ライン１８上の１９に 示したようなパルス出力信号が出される。この切換作用は、第２Ａ図と第２Ｂ図 に、さらに明瞭に示されている。パルス１９の幅は、比較器切換点ＡおよびＢに よって定まる。比較器１４には、正の出力ライン１８と、相補的または逆のライ ン２ｏがあり、これらが出力ライン２０で基準数字２１で示され、さらに第２Ｃ 図に詳しく示したように、同じ出力信号であるが、逆のものを発生する。こうし て、比較器１４の出力部での出力１は、プラスおよびマイナスの転換出力信号を 出す。

出力１での信号の発生と同時に、端子ｌＯでの入力信号が第２比較器２２に、ラ イン２４を経由して出され、パルス幅の異なるパルス出力信号２７．２９が、出 力１に対比して、比較器２２（出力２）の出力ライン２６と２８に同時に発生す る。これによって、基準入力端子１６で与えられるよりも相対的に低い第２の予 め選択された基準レベルが、第２比較器２２に与えられる。

まず、出力１を発生する受信器８の上部について考えてみよう。入力信号は、分 圧抵抗器３６および３Ｂを含む減衰器３２により減衰される。母抗器間の接続点 は、ライン４ｏを経て、比較器１４のプラス人力４２に接続される。減衰器によ って、受信器８は比較的高い振幅の各種入力信号を受けることができる。減衰器 のインピーダンスを比較器１４の入力インピーダンスに合わせるために、分圧抵 抗器３６上に、可変コンデンサ３４を接続する。比較器１４のプラス入力での固 有のオフセット電圧を補償するために、可変抵抗器４４が、接続ライン４５を経 て分圧抵抗器３８に接続される。

端子１Ｂからの高レベル基準電圧は、分圧抵抗器４８と５０を含む第２の分圧減 衰器４６に入力される。比較器１４のマイナス端子４７でのオフセット電圧を補 償するために、可変抵抗器５４がライン５５を経て、分圧抵抗器５０に接続され る。比較器１４での入力スイングを固定するために、ダイオード５６と５８が、 比較器工４のプラス人力４２と、それぞれに対応するクランピング電位との間に 逆に接続される。

この受信器の多くの用途において、比較器は、ＯＶで切換え機能を実行するよう 意図されている。もちろん、実際の場合には、回路についての正常の信号対ノイ ズ比率が、対応すべきノイズ信号成分を明示することが多い。この回路に、この ようなノイズに対して抵抗力をつけるために、第１図に示したようなヒステリシ ス制御回路６６が設けられている。回路は、可変抵抗器６４と固定抵抗器６２を もった抵抗性減衰回路の形をしている。ヒステリシス電圧ＶＨは、減衰を受けた あと、接続ライン６７によって、比較器１４および２２の入力端子６９に直流電 圧を与える。ヒステリシス制御の効果は第３Ａ図で明らかであるが、この図には 、端子１０への三角入力信号が示されている。示されたゼロ交叉点で、比較器１ ４の切換えを行うよりも、ヒステリシス制御は、切換点をＣおよびＤへ動かし、 これらの点のレベルは正常ノイズ成分の振幅による切換えを回避するために選ば れる。

結果として、たとえば出力ライン２０上の出力は、第３８図に示されたパルス２ １′である。

第１図の残りの回路は、受信器８の下半分を示すものであるが、上に述べたもの と同様である。従って、比較器２２のプラス入力のために、減衰器６８が設けら れている。減衰器６８は減衰器３２に類似しており、分圧抵抗器７２と７４を含 んでいる。コンデンサ７０は調節可能であり、減衰器３２のコンデンサ３４と同 じインピーダンス適合機能を果している。比較器２２のプラス人力８０のための オフセット補償は、分圧抵抗器７４に接続された可変抵抗器７８によって行われ る。電圧クランピングダイオード９６および９８は、ダイオード５６と５８につ いて前に述べたと同じように働く。

第２の基準電圧が受信器の入力端子３０に与えられ、この基準電圧は、分圧抵抗 器８６．８８を持つ減衰器８２で減衰を受ける。この減衰器は減衰器４６と同じ 構造であり、基準信号が比較器２２のマイナス人力８４にはいる前に、それを減 衰する。可変抵抗器５４の場合と同様、可変抵抗器９２は、比較器２２のマイナ ス端子でのオフセット電圧を補償するため、ライン９４に直列に接続されている 。

受信器８が正常に作動している場合、補足的ディジタル信号が出力１に発生し、 異なったパルス幅を有する第２の補足的信号が、出力２に発生する。

本発明の典型的な使用例では、高速モードでａ±ＩＯＶの入力信号が端子１０で 受入れられる。ヒステリシス制御によって、比較器切換えは、端子１Ｂおよび３ ０に入力された基準信号の±５０＋ｃＶ以内に行われる。低速モードでは、本発 明は、端子１０でａ±３０Ｖの入力信号を受入れる。比較器切換えは、基準端子 １Ｂと３０で入力された基準信号の土１００ｍＶ以上に起こる。こうして、端子 １Ｂと３０での基準レベルを調節することによって、出力１と出力２で、パルス 幅の異なる２組の補足的ディジタルパルスが得られる。

技術に精通した者には、明白な修正が可能であるため、本発明はここに示し、ま た説明した詳細な構造のものに限定されるものでないことを理解すべきである。

国際調査報告

Claims (10)

【特許請求の範囲】
1. １．複数モードの動作が可能であり、少なくとも第１と第２の比較器（１４，２ ２）を有し、そのそれぞれが入力信号に接続された第１入力（４２，８０）を有 するディジタル受信器（８）において 前記受信器が比較的高い振幅の入力信号を取り扱えるよう、信号入力（１０）と 、各比較器の第１入力（４２，８０）の間に接続された信号減衰器（３２，６８ ）と、比較器を、入力信号の第１の予め選択された点で切り換えるため、また第 １のパルス幅を有するパルス出力（１９，２１）を発生させるため、前記第１比 較器（１４）の第２入力に接続された第１基準信号端子（１６）と、最初の点か ら異なることのある入力信号の第２の予め選択された点で、比較器を切り換える ために前記第２比較器（２２）の第２入力に接続され、かつそのような切換えに よって第２のパルス幅をもつパルス出力（２７，２９）を発生させる第２基準信 号端子（３０）とを設けた改良。
2. ２．比較器の切換点を調節するために各比較器に接続されたヒステリシス制御手 段（６６）を設けることにより、ノイズによる切換誤作動を防止するようにした 請求項１記載の構造。
3. ３．各比較器の固有のオフセット電圧を調節するために、各信号減衰器に接続さ れた手段（４４，７８）を設けた、請求項１記載の構造。
4. ４．受信器が、比較的高い振幅の基準信号を取り扱えるように、各基準信号端子 と各比較器の間に接続された減衰手段（４８，５０）（８６，８８）を設けた請 求項１記載の構造。
5. ５．それぞれの比較器の入力インピーダンスに合うように、各信号減衰器に接続 された手段（３４，７０）を設けた、請求項１記載の構造。
6. ６．複数モードの動作が可能であり、少なくとも第１と第２の比較器（１４，２ ２）を有し、そのそれぞれが入力信号に接続された第１入力（４２，８０）を有 するディジタル受信器において、 前記受信器が比較的高い振幅の入力信号を取り扱えるよう、信号入力（１０）と 各比較器の第１入力の間に接続された信号減衰器（３２，６８）と、 比較器を、入力信号の第１の予め選択された点で切り換えるため、また第１のパ ルス幅を有するパルス出力（１９，２１）をそこで発生ざせるため、前記第１比 較器（１４）の第２入力（４７）に接続された第１基準信号端子（１６）と、最 初の点から異なることのある入力信号の第２の予め選択された点で、比較器を切 り換えるために前記第２比較器（２２）の第２入力（８４）に接続され、かつそ のような切換えによって第２のパルス幅をもつパルス出力（２７，２９）を発生 させる第２基準信号端子（３０）と、 比較器の切換点を調節して、ノイズによる切換誤作動を防止するために、各比較 器に接続されたヒステリシス制御手段（６６）と、 それぞれの比較器の固有のオフセット電圧を調節するために、各信号減衰器に接 続された手段（４４，７８）とを設けた改良。
7. ７．前記受信器が比較的高い振幅の基準信号を取り扱えるように、各基準信号端 子と各比較器の間に接続された減衰手段（４８，５０）（８６，８８）を設けた 、請求項６記載の構造。
8. ８．それぞれの比較器の入力インピーダンスに合うように、各信号減衰器に接続 された手段（３４，７０）を設けた、請求項７記載の構造。
9. ９．各比較器が、相補的出力信号（１９，２１）（２７，２９）を出力するよう な、請求項８記載の構造。
10. １０．前記比較器の入力を、予め選択したクランプ電圧にクランプするために、 各比較器に接続された手段（５６，５８）（９６，９８）を投げて、前記比較器 が極端に高い電圧レベルに露出されないようにした請求項９記載の構造。