JPH01501343A - 重畳画像の単色画／多色表示装置システム及びその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 重畳画像の単色画／多色表示装置システム及びその方法技術分野 本発明は一般的に表示装置システムに関し、さらに特に一般的な画素または表示 点の間で干渉しない文字、数字、及び図形の画像を重畳させた単色画／多色表示 を提供する方法と装置に関する。

背景技術 代表的カラー表示装置システムには例えば青、赤、緑それぞれの主要な色を与え る三色の入力を有する陰極線管のような表示装置がある。もしも３つの異なる画 像をはっきりと呈示する電気信号が例えば表示装置の赤、緑、青の入力端子に接 続されるならば、表示装置上の画像が重なる場所はどこにでも結合された色画像 が混合されるであろう。もしも例えば緑色の画像が赤色の画像と表示装置の上の 位置または与えられた位置で重なるならばそのような重なりが起った場所はどこ でも黄色の着色を生じるであろう。

アメリカ特許４，５７４，２７７　（にｒａｕｓｅ　ｅｔ　ａｌ、　）には、３ つのビデオメモリ平面があるコンピュータ１ｌＪｔｉｌのビデオ表示システムを 開示している。各々は個々の主要な色と結合し、その各々は特殊な効果を得るた めに選択的に無能にすることができる。１つの特殊な効果とは新しい頁を非表示 の頁に発生しながら１頁を表示することにより限定された動画製作（ａｎｉｌａ ｔｉＯｎ）を提供するという効果である。Ｋｒａｕｓｅ　ｅｔ　ａｔ、は新しい 平面を可能にしながら今の表示された平面を無能にする。その際、種々な動画製 作を模擬的に実現するため８１間的に頁の変更を与える。３つのメモリ貯蔵所は ８色または８の水準いずれかの灰色−スケールの表示装置を提供している。ＲＡ Ｍメモリがビデオ表示装置の作動を実行するためコンピュータからのビット−マ ツプビデオ画面の記憶に用いられている。すでに記載したように成る８つのビデ オ面の選択的無能が要求する効果を得るのに用いられている。

アメリカ特許４．５０９．０４３　（Ｈｏｓｓａｉｄｅｓ　）には複合画像を形 成するために、表示装置上に単色画像または多色画像のいずれかを重畳させるた めのシステムを開示している。異なる画像が操作者の選択を経由して順位をつけ て表にされ、順位をつけて表にされたデータはメモリのなかに記憶される。異な る画像の交差点での最大の明度を有する最高の優先順位の画像を形成するために その優先順位により各々の画像の明度を制御するのに算術的論理回路を用いてい る。

アメリカ特許４．４８４．１８７　（Ｂｒｏｗｎ　ｅｔ　ａｌ、）には相互作用 的な色のアドレス指定が重ね画像のビデオ表示装置を提供するのに使用される。

２つのメモリが２つの画像に関する画素データを記憶するのに使用される。その データはそこで多重化され、カラーマツプメモリに入れられる。カラーマツプメ モリは画［有］の優先順位を与えるよう整理される。各々の画像部分は表示装置 の上で重ねるやり方で、多色の画像を与えるために確立された優先順位により異 なるカラーガン（Ｃｏｌｏｒｇｕｎｓ　）を提供している。

アメリカ特許４．４２０．７７０　（Ｒａｍａｎ　）ニハビテオ背景情報を発生 させるためのシステムを教示している。１６画像までが１つのメモリのなかに記 憶される。優先順位の記号器が出力ビデオに表出する背景の面積と型を制御する ために与えられた画素位置で各々の画像の画素情報を順位をつけて表にしている 。

アメリカ特許４，５５４．５３８にはラスク走査表示システムを多色表示システ ムにおいて画像を重ね合せるために教示している。ここで他の画像に関して１つ の画像の画素の配置換え及び非干渉的な消去は１カウントにより特別な画素の呼 びだしを増加または減少する方法により提供されている。このやり方で干渉が実 質的に画像の重ね合せの間で消去される。

本　発　明　の　要　約 本発明の目的は多−画像表示装置システムの画面を順位をつけて表にする簡単化 した方法及び装置を提供することである。

本発明の他の目的は表示装置の上に与えられた画素位置に画像の２つまたはそれ 以上の相互作用により画像間の干渉又は色混合を避けながら、望ましい画像の重 複を得るためにシステムの個々の画面を順位をつけて表にする単色画またはカラ ー表示システムの方法と装置を提供することである。

本発明の他の目的は表示システムの１つの画面の上に表示するため複数の可能な グリッド間から１つの型のグリッドの選択を提供することである。

本発明の他の目的は表示システムに表示される画像の種々のパラメータの測定を 促進するために表示装置の水平及び垂直面での二重カーソルを提供することであ る。

本発明の他の目的は表示される画像の種々のパラメータを測定するのに選択的に 位置できる二つのカーソルの表示装置及び複数のそのようなグリッドの異なるグ リッド間から特殊な型の測定グリッドの選択を行いながら、画像を重複または交 差する表示装置上の画素位置で色の氾合または千掻を消去し、異なる色からなる すくなくとも２つの選択性の色画像、多−画像を表示するビデオシステムを提供 することである。

この目的に関して、本発明には画面の優先順位の階層を各画面のため画素情報を 経由して、順位をつけて表にする手段がある。その際、例えば３つの画面の各々 １つの画像データがカラービデオ表示装置の赤、緑、青の入力端子の１つに選択 的に接続され、表示装置上で２つまたはそれ以上の画像が交差する点で最高の優 先順位の画面の画素データを表示し、画像間の望ましくない色の混合及び／また は干渉を消去している。また手段は他の画面のなかに表示される画像を下に置く かまたは上に置くかのいずれかで１つの画面上で所望の測定グリッドで画像デー タを選択し、画面の各々の１つを指定する相対的な優先順位に依存して、グリッ ドの画面を加えることを提供している。最後に第３の手段は表示される画像から 用いられる種々の測定を容易にするため垂直及び水平面に選択的に可動できる２ つのカーソルを提供している。単色画または多色表示システムにおいて、本発明 は画像間の干渉を実質的に消去しながら多種多様の画像の重畳の順序を選択する ことを提供している。

図面の簡単な説明 本発明の種々の具体例を以下記載する図面に関連して説明する。同じ部品には同 じ数字が付けられである。

第１図はこの実施例の従来技術としてそれぞれ３つの画面に関し、測定グリッド 、主として２つの周波数スペクトル、３つの主要な画像の表示装置を示す絵入り 図である。

第２図は多画面表示システムの各画面を順位をつけて表にするための本発明の１ つの具体例の論理／ブロック図を示している。

第３図は第２図のルックアツプ表（ｌｏｏｋ−ｕｐ　ｔａｂｌｅ　）を示してい る。

第４図はこの実施例におけるビデオ表示装置上に非干渉的方法で３つの異なる画 面の画像を重畳するための本発明の１つの具体例の簡単化したブロック図である 。

第５図は本発明の他の具体例のさらに詳しい絵を入れたブロック概略図を示して いる。

第６図は本発明の他の具体例の選択的に得られる複数の測定グリッドの絵入り図 である。

第７図は本発明の１つの具体例の表示システムの画面の１つに選択されたグリッ ドを生成するに必要な連続命令のフローチャートである。

第８図は表示される画像の測定を容易にするために本発明の他の具体例における 選択的に形成する２つのカーソルの絵入り実施例である。

第９図は本発明の具体例の詳細なブロック概略図を示している。

第１００図、第１１図は第９図に示した本発明の具体例の動作にＢ１１連する表 を示している。

発明を実施するための最良の形態 第１図に関して周波数スペクトル、文字、数字データ及び／または図形情報のよ うな図形情報は陰極線管または同類の出力表示装置のようなビデオ表示システム の異なる画面に選択的に表示することができる。第１の画面１及び第２の画面２ に示すように画像データは周波数スペクトル９，１０を生じるために使用すると 仮定しよう。さらに第３の画面３において、画像データを示すように測定グリッ ド１３を提供するために使用すると仮定しよう。３つの画面１，２．３の画像デ ータはビデオ表示装置１５の上で複合画像を形成するために矢印１５によって指 定されるように組み合される。そこには２つまたはそれ以上の画像９，１１．１ ３が重なっている表示装置５の上の領域があることに注愚しよう。

もしも画面１，２．３の各１つが標準のＲＧ　Ｂカラー表示装置の異なるカラー の入力端子に個別に接続されるならば２つまたはそれ以上の画像９，１１．１３ が重なり合う場所はどこでも特徴的な色の混合を生じるであろう。また、単色画 システムではカラーシステムと同様に画像９，１１．１３の真の重畳または重複 を示すために表示装Ｍ５での交差点で画像９．１１゜１３に対して画像データの 混合が起らないことが望ましい。

本発明者は画面１．２．３に対する画像データを順位をつけ表にすることにより 、表示されるべき表示装置５での与えられた画素の点で最高の優先順位の画像デ ータのみを与えることにより望ましくない画像のカラーの混合及びその間での干 渉が実質的に消去されることを見い出した。第２図に論理回路の組み合せとルッ クアツプ表が示され、３つの画面１．２．３そしてｎの画面に拡大し、各々１つ の画像データの順位をつけて表にしている。この実施例では画面１．２．３から ｎまでを順位をつけて表にされ、したがってそれぞれの関連する画像データは同 様に順位をつけて表にされている。第２図に示されるように画面１は最高の優先 順位が与えられ、この例においてその画面の画像データはルックアツプ表１８の 入力端子１６に直接接続されている。また画面１に関連する画像または画素デー タはインバータ１７′を経由して複数のアンドゲート１９’、１９“。

１９１から１９（ｎ−１）’までの各々の１つの第１入力端子に接続されている 。第２の画面に対する画像データは直接アンドゲート１９′のｊＩ′Ｉ２の入力 端子に接続され、インバータ１７＃を経由してアンドゲート１９“の第２の入力 端子に接続されている。

アンドゲート１９′の出力はルックアツプ表１８の入力端子１６′に接続されて いる。第３の画面３に対する画像データはアンドゲート１９＃の第３の入力端子 に直接接続され、インバータ１７”を経由してここには示されていない他のアン ドゲート１９＃の第２の入力端子に接続されている。アンドゲート１９′の出力 はルックアツプ表１８の入力端子１６“に接続される。

第３の画面からの画像データはここに示されていないアンドゲート１９′の第２ の入力端子に対してインバータ１７“′を経由して結合され、画面２からの画像 データはインバータ１７＃を経由してアンドゲートの第３の入力端子１９“に接 続されている。この方法において第２図の順位をつけ表にする回路はｎの順位を つけ表にされた画面（ｎ−１，２，３・・・）を提示するためにｎ番目まで拡大 できる。アンドゲート１９′から１９（ｎ−ｔ）°までの種々の１つから出力信 号がルックアツプ表１８の入力（ｎ−１）’ 端子１６’、１６’から１６　に加えられる。またｎ１Ｉｌの（ｎ−１）’ 画面に対してインバータ１７′から１７　までが示されるように必要である。ル ックアツプ表１８の配列は第３図に示しである。

さらに第２図及び第３図に関して、最高優先順位の画面から画像データが存在す る時にはいつでも、この実施例において画面１からの画像データは、ただ単にそ の画像データが例えばＣＴＲのビデオ表示装置５での関連する画素位置に、この 実施例では青のその画面に対する選択された色で表示されるであろう。

またこの実施例において画面２のデータに対する色は赤であり、画面３では緑で あり、画面４では黄であり、画面ｎでは白である。他の色はまさしくルックアツ プ表１８の配列直しにより各々の画面に対する画像データの色の決定を容易に選 択することができる。インバータ１７′から１７（ｎ−ｔ）’まではアンドゲー ト１９′から１９（ｎ−ｔ）’までの各々１つの入力端子にデジタルｒＯＪを生 じるであろう。デジタル「１」が画像データの存在を示すと仮定すると、アント ゲ−１１９’から１９（ｎ−１）’までは彼等の結合する画面２．３．４・・・ ｎからの画像データを通してのゲーティングから「０」信号により無能にされる であろう。

従って画面１からの画像データは最高の優先順位を有している。

第２のＲ高優先順位の画像データはこの実施例では画面２の優先順位であり、そ れにより時々画面１のためのデータ線上にまたは与えられた画素位置に画像デー タが存在しない場合には、インバータ１７′からの出力は正になり、ルックアツ プ表１８の入力端子１６′に画面２に対する画像データを通してゲートするよう アンドゲート１９を可能にする。画像データが画面２のためのデータ線上に存在 するときには、インバータ１７“からの出力信号はゼロになり、アンドゲート１ ９′から１９（ｎ−１）°までの１べてを無能にするであろう。それによってル ックアツプ表１８に接続されるべきこれらの後者にアンドゲートに対して結合す る画面から画像データを妨げている。それ故に与えられた画素位置にてただ最高 優先順位の画面、この実施例では画面１からの画像データの不在において表示さ れるであろう。

同様にして、第３の優先順位の画像データは画面３の優先順位であり、画面１及 び２から与えられた時間において画像データが不在する時には画面１及び２から の画像データの不在によりデジタル「１」であり、インバータ１７′及び１７“ からの出力信号をルックアツプ表１８の入力端子１６＃にアンドゲート１９“を 通してゲートする画像データが画面３からある時にはいつでもインバータ１７” の出力はディジタルゼロまたはグランドであり、ここに示されていない次のアン ドゲート１９″′か（ｎ−１）’ ら１９　までのすべてを無能にする。第４の最高優先順位の画面のデータは第１ 図には示されていないが、画面４のものであり、画面１，２．３からの与えられ た時間での画像データが不在の時にはここには示されていないアンドゲート１９ ””を通してゲートされている。もしも、例えば、４つの画面がただ単に要求さ れるならば、最低の優先順位の画面４のデータ線は黄色の背景を与えるようにず っと「高」　（デジタル「１」）を保つことができる。同様なやり方で、論理回 路がダッシュ線により示されるようにｒｎＪの画面に拡大することができ、その （ｎ−ｉ）’ 際、ｎ番目の画面はインバータ１７　に接続されるであろうし、アンドゲート１ ９（ｎ−１）’に接続されるであろう。ここでｎはすでに示したように画面の数 である。

第３図には、簡略化の目的で、真実の表が最初の４つの画面１．２，３．４及び ｎの画面に対してルックアツプ表１８の配置に対して示されている。例えば、列 ｒＡＪに示すように、この例ではデータビットが「１」のデータである以上、画 面１における画頌の画素を示している。画面２と３の画像に対して同様に画像デ ータが存在するかどうかは無視して、ビデオ表示装置５の青の入力端子にそのデ ータは加えられるであろう。列ｒＢＪによって示されるように、画面１から画像 データが存在しないことが与えられていて、第３の画面３に画像データが存在す るかどうかは無視して、画面２からの画像データはビデオ表示装［５の緑の入力 端子に加えられるであろう。それ故に画面２は画面１に対して第２の優先順位を 持っている。列ｒＣＪに示すように画面１及び２から画像データが存在しないで 与えられ、画面３からの画像データはビデオ表示装置５の赤の入力端子にゲート されるであろう。列ｒＤＪに示すように、もしもより高い優先順位の画面に対し てデータが不在で画面４のデータが示されるならば、そのデータは黄色にデータ を表示するためにビデオ表示装置５の赤と緑の入力端子に加えられるであろう。

列ｒＥＪに示すように、もしもｎ番目の画面におけるデータがより高い優先順位 の画面にデータネ在で示されるならばそのデータはビデオ表示装置５の赤、緑、 青の入力端子に加えられ、この例では白色の表示を生じるであろう。このやりか たにおいてビデオ表示装置５の上の与えられた画素位置でただ最高の優先順位の 画面からの画像データがその画素位置に対してラスク時間でまえもって選択され た色に表示されるであろう。その際により低い優先順位の両面°からの画像デー タによる色の混合及び他の干渉は妨げられる。すでに記載したようにルックアツ プ表１８はｎの画面の各々に対して所望の色に選択するよう配列し直すことがで きる。

第４図には簡単化したブロック概略図が本発明の１つの具体例として示しである 。示すように、各々の画面が便利なためにｎ番目のメモリを「２７」と名づけで 特殊な個々のメモリ２１゜２３．２５に指名されている。この単純化した実施例 において文字Ａ、Ｂ、Ｃ，Ｚに対する画像データはそれぞれメモリ２１゜２３． ２５．２７に記憶される。他の図形、文字数字及び同様な画像データは他方、メ モリの各々１に記憶できる。［図形表示コントローラＪ　（Ｇｒａｐｈｉｃｓ　 Ｄｉｓｐｌａｙ　ｃｏｎｔｒｏｌｌｅｒ　）　２９は以後ＧＤＣ２９と略記する が、ＮＥＣエレクトロエックスＵ、Ｓ。

Ａ、Ｉｎｃにより製造されたＮＥＣＰＤ　７２２０／ＧＤＣであり、メモリ２１ ，２３．２５．２７を１１１１１１している。そのＧＤＣ２９は後はど詳細に説 明されるように処理に対してそこからの画像データを伝達するため同期的にこれ らのメモリ２１゜２３．２５．２７を走査する。マイクロプロセッサ３１は例え ばメモリ２１，２３．２５．２７から画像データのデータビット組み合せに基づ いた各々の画面に対する色の優先順位（画面の優先順位）を決定するために「色 ７画面　優先順位のルックアツプ表」３３をアドレスするようメモリ面２１，２ ３，２５゜２７から９画素データを伝達するシステム制御を提供している。

第２図及び第３図に関してメモリ２１における画像データが画面１に結合し、メ モリ２３が画面２に結合し、画面３にメモリ２５が結合し、画面４にメモリ２７ が結合していると仮定しよう。さらに色７画面　優先順位のルックアツプ表３３ が第２図の論理回路のソフトウェア均等物であると仮定しよう。また優先順位は 第２図に示されたように表３３に掲けられていると仮定しよう。順位をつけ表に した画像データは、この実施例において色を順位つけ表にしていてビデオ表示［ １１５の赤、緑、青の入力端子にデジタル−アナログコンバータ３５を経由して 色価先順位のルックアツプ表３３から接続されている。したがってこの実施例に おいてメモリ２１．２３．２５．２７における画像データはそれぞれ第１．第２ ．第３．第４の優先順位のものである。このことは文字ｒＡＪが他の画面のいず れ以上に優先順位をとることを示すためメモリから画像データのなかに生じる。

青ｒＡＪ３７において表示される他の文字または画像データから何らの干渉なし に最上の文字及び画像データとして表示するようになる。第２の優先順位の画像 データはこの実施例においては文字Ｂが第１優先順位の画像Ａの下に表示されて いるｒＢＪの部分に関して第１優先頗位画像ｒＡＪの部分によってのみさえぎら れている。メモリ２５からの第３の優先順位の画像のｒＣＪは第１の優先順位画 像ｒＡＪと第２の優先順位のｒＢＪに対する画像によりさえぎられた部分がある 。最後に第４の優先順位の画面はｒＺＪを表わしているメモリ２７からの画像デ ータであるが、より高い優先順位の画像ｒＡ、Ｂ、ＣＪが重複してさえぎられた 部分がある。この実施例においてｒＢＪは赤に表示され、ｒＣＪは緑に、ｒＺＪ は黄に表示されるであろう。結論としてこの実施例においては４つの画面は真に ピデオ表示装置５の上に１ｉ−ｆｆを示している。第１の優先順位画面２１は赤 の文字ｒＡＪを与えメモリ２３のデータからの第２の優先順位の画面は第２の優 先順位の赤の画像ｒＢＪを、第３の優先順位画面２５は緑のｒＣＪを、第４の優 先順位画面２７は文字ｒＺＪを黄に与え、より高い優先順位の画面がより低い優 先順位の画面に重ねられている。単色画システムに於いては、ＲＧＢ端子に対す る信号は、単色画表示装置のビデオ出力に関連して加えることができるｒＡ、Ｂ 、Ｃ及びＺ」画像を表示すると単色になり、表示装置５には第４図に示すように 重複または重畳の干渉がみられない。

第５図に関し本発明のさらに詳しい説明が種々の具体例についてなされる。本発 明にはより広汎な使用があるけれども、本発明は新規の発生スペクトルアナライ ザに新規な多色表示装置を使用する重要な発明を開発した。マイクロプロセッサ ４３の１１１１ｍによって、この実施例においてＧＤＣ４５はＲＡＭメモリによ り提供される各々の３つのメモリ平面４７．４９．５１を使用する「図形エンジ ン（Ｇｒａｐｈｉｃｓ　ｅｎｇｉｎｅ　）　Ｊを与えテいル。

その３つのメモリ平面４７，４８．５１はデータバス５３及びアドレスバス５５ を経由してＧＤＣ４５に接続されている。その３つのメモリ平面４７．４８．５ １はＧＤＣ４５により同期的に走査されるそれぞれメモリ４７．４８．５１に結 合し、シフトレジスタ５７．５９．６１に各ワードを平行して入れ、一度に１つ のワードをメモリから画像データを読みだすためである。そのデータはそれぞれ シフトレジスタ５７，５９．６１がらマルチプレクサ６３．６５．６７に一度に １つの画素を連続してシフトアウトされる。マルチプレクサ６３．６５．６７は マイクロプロセッサ４３によりマイクロプロセッサ４３が色／画面優先順位のル ックアップ表６９．７１．７３を呼び出しする（メモリ平面４７．４８．５１と 接続する画面の各１つに色を選択し順位をつけ表にするため色ルックアップ表の セグメント６９，７１．７３を組み立てるために）がまたはそれぞれメモリ平面 ４７．４８．５１から色ルックアップ表のセグメント６９．７１．７３に画素デ ータを結合するためにマルチプレクサセグメント６３．６５．６７に与えるかの いずれかで制御されている。正常の操作ではマルチプレクサセグメント６３．６ ５．６７に画素データを結合するために操作される。例えばＲＡＭメモリがルッ クアツプ表のセグメント６９，７１．７３を提供するのに用いることができる。

ルックアツプ表を変更する必要があるときにはマルチプレクサセグメント６３． ６５．６７がその表において変化が必要とされるものはなんでも行うため、それ ぞれルックアツプ表６９゜７１．７３にマイクロプロセッサが呼びだしを与える ようにマイクロプロセッサによって操作される。

操作の正常な型においてメモリ平面４７．４８．５１からの画素データが画面優 先順位の結果として色価先順位を確立するためにこの実施例ではそれぞれルック アツプ表セグメント６９゜７１．７３を経由して順位をつけ表にされる。色を順 位っけて表にされた画素データはルックアップ表セグメント６９．７１．７３か らビデオデジタル−アナログコンバータ（以後Ｄ／Ａコンバータと略記する）７ ５，７７．７９それぞれに出力される。

Ｄ／Ａコンバータ７５．７７．７９がビデオ表示装置ｉ５のそれぞれの緑、赤、 青の入力端子に結合される色を順位をつけて表にしてデジタルに記号化した画素 データをアナログ信号に変換している。この実施例において、色ルックアップ表 のセグメント６９．７１．７３が緑のグリッド８１．黄の曲線または周波数スペ クトル８３を与えるために配置されている。この実施例では周波数スペクトル曲 線８３に対する画素データはビデオ表示装置の緑及び赤の入力端子の両方に加え られている。示すように、垂直カーソル８８５及び水平カーソルＩＱ８７ｉ赤で あり、背１１８９は青である。操作者はマイクロプロセッサ４３により使用でき る画面の各々の１つの色を選択的に変化させることができる。この実施例では説 明のために唯３つの画面と１つの背景が示されているのが、追加のメモリ平面、 シフトレジスタ。

マルチプレクサ、色ルックアップ表セグメント及び追加の画面を与えるためのデ ィジタル−アナログコンバータを加えて特に選択された色の各々を実際的限界の ところまでシステムを拡大することができる。

操作者が複数の使用できる測定グリッド８１のいずれの１つを選択しＧＤＣ４５ を制御できるようにプログラムをマイクロプロセッサ４３に組み込ませる。例え ばＧＤＣ４５は第６図に示される実施例では実線グリッド８１’　、１区分当り ５つのグリッド８１″、１区分当り１つのドツトを有するグリッドａｉ”のよう にグリッドを選択して操作できる。択一的にゼロドツトはｓｉ””のようにグリ ッドを消去して選択できる。この実施例では発明者が周波数スペクトルの波形を 単一な表示の測定をするために８×１０の区分を使用し、波形の多くのパラメー タを決定することに注意しよう。典型的な従来技術のシステムではグリッド線の 強度は単一波形が２つの波形の間の干渉を生じるようにグリッド線を重ねるとは 強度が低下づるため手で調整されている。高解像カラーＣＲ７表示システムにお いて１０２４Ｘ５１２画素の解像度を典型的に右するが、表示されるべき波形の 重複及びグリッド線間の干渉を防げるための効果的方法でグリッド線強度を調整 することは極めて困雌七ある。本発明者は異なる色に指示された画面の間での色 の優先順位を確立するだめの本発明の具体例を最低の優先順位がグリッド線８１ に対する画面を指定プることによりグリッド線８１が常に測定されるべき信号に 対する表示波形の後におおいかくされること、その際に信号に対する波形及びグ リッド線との間の重なりの点で色の混合及び他の干渉が避けられることを見い出 した。

択一的にもし望むならば、グリッド線８１はより低い優先順位の表示されるすべ ての他の画像を干渉することなしにのせるためのＲ高の表示優先順位のような成 る他の優先順位を指定できる。さらに発明者は第６図に示されるようにドツト線 、ダッシュ線、実線からのグリッド線を変化させることによりグリッド線の強度 を有効に調整できることを見い出した。

本発明の多色表示装置は陰極線管のＣＲＴのようなビデオ表水装置５の上に表示 に対する画像を発生するピットマツプ図形技術（Ｂｉｔ　ｍａｐｐｅｄ　ｇｒａ ｐｈｉｃａｌ　ｔｅｃｈｎｉｑｕｅｓ　）を使用しティる。

表示スクリーン５は、この実施例ではディジタルメモリ（１つの画素）に記憶さ れる１つのピットに一致する各々ドツトについて１０２４Ｘ５１２からなると仮 定しよう。ＧＤＣ４５はすでに説明したように本発明の画面に対して画素データ を提供するメモリ４７．４９．５１のなかにピットパターンを発生し、制御する のに使用されている。マイクロプロセッサ４３はビットパターンを発生するため にＧＤＣ４５の操作を制御する。第７図においてＧＤＣ４５が所望のグリッドに 対するビットパターンを発生させるのに必要な連続命令を示す７０チヤートが示 されている。示すように、マイクロプロセッサ４３は最初「グリッドを描け」を ＧＤＣ４５に命令する。次に必要な命令はそれぞれ実線２区分当り５つのドツト 、区分当り１つのドツト、またはグリッド線なしのいずれかをセットするために 特殊なグリッド型の数「１」から「４」までを指定することによって要求する「 線の型をセットせよ」である。このことは次に「７つの水平線を描け」という命 令がつづき、最後の命令［９つの垂直線を描け」がつづく。その際、この実施例 において画面５１またはメモリのなかに要求される８Ｘ１０のグリッドに対する ビットパターンが確立される。

本発明者は、グリッド線維一つの使用を通じて１つの波形上の２つの点の間の差 異を正確に測定するのは困難であることを確認した。本発明の他の具体例におい て本発明者は要求される測定を得るためのカーソル線の間の差異を計算するため マイクロプロセッサを１０グラムに組み込み、測定されるべきまたはその間の測 定されるべき点での位置の水平及び／または垂直カーソル線の使用により測定精 度が非常に増加することを見い出した。本発明者はＧＤＣ４５を制御するためマ イクロプロセッサ４３の適切なプログラムに組み立てることを経て可動性のグリ ッド線８１を提供することにより要求するカーソル線を得ることができることを 見い出した。標準グリッド線８１及びカーソル線との間の混乱を防止するために 異なる色がカーソル線及びグリッド線８１に指定され、さらにグリッド線８１に 対するようにしである。それ故にカーソル線がグリッド線８１に重複する位置で はどこでもカーソル線はグリッド線８１によりおおわれることはない。第８図に おいてグリッド８１が水平カーソル線９１．９３及び垂直カーソル９５．９７と が重複していてビデオ表示装！７５の上に示されている。２つのスパイク状の部 分９９，１０１を有する波形がまた示されている。９１．９３゜９５．９７のよ うなカーソル線がグリッド線８１の面積の内のどこにでも置くことができる。こ れらのカーソル線の１つを発生させまたは配置換えするために第１に「古い」カ ーソル線を消し、そこで新しい位置に「それを再び描け」と命令することが必要 である。第８図にみられるように測定されるべき差異は×１から×２の位置であ り、全グリッド長さ■が等しい長さの１００セグメントに分割されると仮定する と位Ｍ　Ｘ　＋　とＸｚとの間の差異は次の（１）式に示すようにして計算され る。

差異−Ｔ（Ｘ＋　Ｘｚ　）／１００　（１）典型的な例はＴが１０８Ｈ２に等し く、ｘｌは５ＱＨＨｚに等しく、×２は５５ＨＨ７１，：：等しい。これらの位 置の間の「差異」はマイクロプロセッサ４３によって１．５ＭＨｚであると計算 され、例えばその結果はビデオ表示装置５に示すことができ、またはプリンター により印劉できる。もしも要求するならばマイクロプロセッサ４３は水平または 垂直軸のいずれかにおいてカーソル線の要求する数または１つのカーソル線のみ を生じるためにＧＤＣ４５を操作するようプログラムに組むことができる。

第５図の本発明の実施例のさらに詳しいブロック−概略図が第９図に示されてい る。マイクロプロセッサ４３が［ポスト（Ｎ。

ＳＴ）　Ｊとして付記され、マイクロプロセッサ以外のものもあり得る。例えば ミニコンピユータ−またはコンピューターがマイクロプロセッザコントローラー ４３に代って置換することができる。第９図の本発明実施例の操作については詳 しく次に説明される。

ＧＤＣまたは図形表示コントローラ４５はすでに説明したように線セグメントま たは曲線を描くために画素データを組み合わせまたは計算するようＧＤＣ４５が 処理するのを命令するところのホストＣＰＵまたはマイクロプロセッサ４３から の製図命令を受けて操作できる。その際例えばメモリ装置のなかに発生された画 素データが書き入れられる。ＧＤＣ４５はまた例えばビデオ表示装置５のような ラスタースクーリンＣＲＴ表示装置に画素データを出力するためメモリ４７，４ ９，５１を操作して同期的にデータを操作する機能を与えながら、システムのダ イナミックメモリリフレッシュ要求を制御する。双方向バスドライバ１０３はマ イクロブ１コセツサ４３からＧＤＣ４５にデータを伝達するためにある。この実 施例ではすべての製図命令は一時に１つのピットをマイクロプロセッサ４３から ＧＤＣ４５に通過させる。マイクロプロセッサ４３が要求データのためにプログ ラムに組まれるとぎにはデータはバスドライバ１０３を杼由してマイクロプロセ ッサ４３にＧＤＣ４５から流れる。

読み出し／書き込みコントローラー１０５はマイクロプロセッサ４３からの命令 に応じてＧＤＣ４５に読み出し／書き込みコントロール信号を与える。ＰＤ　７ ２２（Ｊ／ＧＤＣ図形表示コントローラーの操作の詳細な説明は原型システムで 発明者により使用されたすでに記載したＮＥＣＰＤ　７２２０／ＧＤＣ用のデー タシートにある。ＰＤ　７２２０データシートに示されるようにそこにはＧＤＣ ４５が応答する２０の型の命令がある。これらの命令は次の通りである。

★ビデオコントロール命令 １、　ＲＥＳＥＴ　ＧＤＣをアイドル状態にリセットせよ２．５ＹＮＣビデオ表 示の形式を指定せよ３、　ＶＳＹＮＣ親ラスタまたは従属ｔｉｌＪｗ装置のビデ オの同期モ・−ドを選択せよ ４、　ＣＣＨＡＲカーソル及び文字の列の＾さを指定せよ★表示装置コントロー ル命令 ５、５ＴＡＲＴ　アイドルモードを終らせ、表示装置をアンプランクせよ ６、８ＣＴＲＬ　表示装置のブランキング及びアンランキングを制御せよ ７、　ＺＯＯＭ　表示装置及び図形記号を書くためズームファクタを制御せよ ８、　Ｃ１１ＲＳ　表示装置メモリにカーソルの位置をセットせより、　ＰＲＡ Ｍ　表示装置面積の長さ及びスターティングアドレスを規定し、図形記号のため の８つのバイトを指定せよ １０、　ＰＩＴＣＨ表示装置メモリのＸデメンションの幅を指定せよ ★図面コントロール命令 １１、　ＷＤＡＴ　表示装置メモリにデータワードまたはバイトを描け １２、　ＨＡＳＫ　マスクレジスタフンテントをセットせよ１３、　ＦＩＧＳ　 図面コントローラーのためパラメーターを指定せよ １４、　ＦＩＧＤ　指定したように図を描け１５、　ＧＣＨＡＲ表示装置メモリ に図形記号を描け★データ読み出し命令 １６、　ＲＤＡＴ　表示装置メモリからデータワードまたはバイトを読み出せ １７、　Ｃ０ＲＤ　カーソル位置を読み出せ１８、　ＬＰＲＤ　ライトベンアド レスを読み出せ★ＤＭＡｍ１ントロール命令（Ｄｉｒｅｃｔ　ＭｅＩｌｌｏｒｙ 　Ａｃｃｅｓｓ）１９、　ＤＨＡＲＤ　Ｍ　Ａ　Ｆａみ出しトランスファを要求 せよ２０、０）ＩＡＷ　ＤＭＡ書き込みトランスファを要求せよこの実施例に使 用されるＧＤＣ４５、すなわちＰＤ　７２２０／ＣＤＣは主としてそれぞれビデ オ表示装Ｎ５の上の個々の水平線を表現する６４ワードのメモリを有し、各々の 列と共に１０２４列を表現するメモリのなかに記憶するために画素データを組織 化するために単一象限の直角座標を使用している。各々のワードは１６バイトの 長さであり、それによって最大１０２４線をもって、Ｘ軸に沿って全部で１０２ ４の別個な点を与えている。ビデオ表示装置５の原点はＧＤＣ４５により地図が つくられ、表示装置５の上部左手の隅に位置していて、「ゼロビットゼロ」のメ モリアドレスに相当している。表示装置は６３ピツト１５のメモリーのなかに下 部右手隅に対するアドレスを有し、１０２３Ｘ６４ピツトＯのメモリアドレスの なかに下部左手間に対するアドレスを有し、１０２３Ｘ６４＋６３ピツト１５の メモリアドレスのなかに下部右手隅にアドレ゛スを有している。本発明者により 開発された本発明の原型システムにはＸ軸上に１０２４の点があり、Ｙ軸上にた だ５１２の点がある。

それ故に原型システムにおいてビデオ表示装Ｈ５の上部左手間から下部右手隅へ 線を描くため下部右手隅の座標は（１０２３゜５１１〕であり、その座標には３ ２７６７　（（５１２）（６４）−１〕のメモリアドレスがあり、そのワード以 内のビット数は１５に等しい３２７６７を１６で除した残りである。特殊の線セ グメントの座標が決定された後に線命令はすでに説明したＧＤＣ４５の座標から 誘導されるパラメータを送ることが必要であり、それによって線セグメントがす でに広い表現で説明したようにそして以下さらに詳しく説明されるようにビデオ 表示装置５に提示するためにメモリから伝達され、メモリのなかに入れられる。

原型システムにおいて４０ＨＩＩｚクロツク１０７がシステムタイミングを与え るのに使用されている。クロック１０７は正確さを保償するために結晶発振器で ある。すべてのクロック信号はクロック１０７の４０ＭＨｚのクロック出力で作 動されている。

クロック信号は８で割算され、分配器１０９を経由してＧＤＣ４５に５ＨＨｚク ロック信号を与えている。サポートロジック１１１には必要なタイミング信号を 発生すること、メモリ平面４７．４９．５１を制御すること回路またはロジック の他にデータを流すことが含まれている。そのようなサポートロジック１１１の 必要性は標準の論理回路手段が考えられていて、簡潔にするため詳しくここでは 説明しないが、サポートロジックの必要性の詳細についてはＰＤ　７２２０デー タシート及び第９図のシステム形成の他のロジックについてのデータシートに与 えられている。

本発明の原型システムに使用される主要なロジックのための部品は以下に説明す る。

第１．第２．第３の画面メモリ４７，４９．５１は第１の画面メモリ４７で説明 されるように１６の集積回路１１３から成っている。集積回路１１３の各々は６ ４にのＲＡＭメモリである。それ故にメモリ平面４７，４９．５１の各々には６ ４に×１６バイトのメモリがあり、これら３つのメモリの間には４８のＲＡＭメ モリの集積回路１１３が使用されている。メモリ４７．４９．５１は一度に１ワ ードの出力を組織化し、それにより各々のワードはビデオ表示装置の上に１６の 連続したドツトに一致し、各々ドツトは同じアドレスを有する３つのメモリ平面 ４７，４９．５１のデータの論理結果を表現している。ＧＤ０４５にはメモリ４ ７，４９．５１をアドレスするための１６のアドレス線と異なる第１．第２．第 ３の画面間を区別するための２つのアドレス線（個々のメモリ４７．４９．５１ の間である）とがある。

ＧＤＣ４５からのメモリアドレス線は多重化８バイトアドレス線を形成するため メモリアドレスマルチプレクサ１１５によって処理される（８つのアドレス線は ダイナミックメモリを設けるためにＧＤＣ４５から１６のアドレス線の間を切り 換えている）。この実施例では１６のデータ線が０ＤＣ４５及びメモリ４７．４ ９．５１との間をメモリ４７．４９．５１にデータに入力するために接続されて いる。この実施例ではメモリ４７゜４９．５１の各々には第１．第２．第３の平 面ゲート回路１１７．１１９，１２１それぞれを経由して、シフトレジスタ５７ ゜５９．６１のそれぞれにモしてＧＤＣ４５に接続する１６のデータ出力線があ る。ＧＤＣ４５は第１から第３までの画面メモリ４７．４９．５１のそれぞれか らデータを処理するためゲート１１７，１１９，１２１からのデータ出力を受け ている。このやり方でＧＤＣ４５はメモリ４７，４９．５１に記憶された画面デ ータを呼び出す。

シフトレジスタ回路５７について説明したように、シフトレジスタ５７，５９． ６１の各々にはそれぞれの４つの集積回路シフトレジスタ１２３がある。すでに 説明したようにＧＤＣ４５はシフトレジスタ回路５７．５９．６１のそれぞれの 各々の１つの４つのシフトレジスタ１２３に対して画素データの１６のバイトを 与えるために一時に１つのワードを連続的にメモリ４７．４９．５１　（それの ＲＡＭチップ１１３）を走査するよう操作される。シフトレジスタ回路５７．５ ９．６１はビデオ表示装Ｍ５によりアナログ形式に変換した後に究極の使用のた めメモリから連続形式に平行して受ける１６のバイトの画素データを変換する機 能と１６の因子によりＧＤＣ４５の速度要求を減する他の機能との２つの機能を 提供している。

示すように画素データは連続形式でシフトレジスタ５７．５９．６１から出力さ れる。それによりシフトレジスタ５７，５９．６１の各々１つからの単一線のみ が示されるように色／画面優先順位のルックアツプ表１２７（第５図にはルック アップ表セグメント６９，７１．７３がある）にデータを伝達する前に画素デー タマルチプレクサ（ＨＵＸ）１２５に（第５図ではマルチプレクサセグメント６ ３，６５．６７がある）接続されである。すでに説明したようにマルチプレクサ １２５はゲート１１７．１１９．１２１及びシフトレジスタ回路５７．５９．６ １それぞれを経由して第１．第２．第３の画面メモリ４７，４９．５１から導か れる画素データかマイクロプロセッサのいずれかに対してルックアツプ表１２７ のＲＡＭメモリ１２９に呼び出しを与える。マイクロプロセッサ４３はメモリ平 面４７゜４９．５１の各々１つを指定する色及び／または彼等の相対的な色の優 先順位が変化されねばならない時にはいつでもルックアツプ表１２７に結合され る。本発明の原型システムでは３つの線は８つのＲＡＭメモリ１２９の位置から １つの位置を選択するためにルックアツプ表のＲＡＭメモリにマルチプレクサ− １０５から接続されている。マルチプレクサ１２５がルックアツプ表１２７に対 してマイクロプロセッサ４３を接続して操作されるときにはマイクロプロセッサ またはホストフンビコータ４３は画面に対して指定された色または色の優先順位 を変化させることにつけ加えて色のルックアツプ表１１７に対して要求する画素 データまたは図形情報を提供するように使用できることに注意しよう。このやり 方でメモリ４７，４９．５１に記憶された以外の画像が表示できる。

第１０図にはルックアツプ表１２７の配置の簡単な実施例を１つの応用として示 しである。その表の第１カラムは表示されるべき画像を示し、次の３つのカラム は第１．第２．第３の画面から画素データバイト用のデジタル記号を示している 。（「オフ」はディジタル「０」に等しく、「オン」はディジタル「１」に等し くそれによってｒＸＪは特殊な画素データバイトのディジタル状態があてはまら ないことを示している）。表の第５から第６のカラムはそれぞれカラー表示装置 ５の緑、赤。

青の入力端子でのデータバイト条件を示している。Ｒ後のカラムは使用される記 号の結果として表示される特殊の画像の得られた色を示している。ビデオ表示装 置での背景は青であり、曲線または波形は寅色を有し、カーソル線は赤であり、 グリッド線は緑である。第１画面メモリ４７は波形または曲線（例えば周波数ス ペクトル波形）に対して第１の優先順位を有し、結果として波形８３はビデオ表 示装置５に表わされた画面に対してすべての他の画像に重なる。（曲線８３がい かなる他の画像と交差する場合でも、曲１１８３に優先順位がある）。石２の優 先順位がカーソル線９１，９３．９５．９７に指定されていて、彼等は波形８３ 以外のすべての画像に対して画像の何らかの交差点で優先順位がある。第３の優 先順位はグリッド線８１またはグリッド画面（第３の画面）に指定されていて、 背景の画面には最低の優先順位がある。ルックアツプ表１２７配置が第１０図に 示され、この実施例では各々の色の記号が単一のバイトのみによって指定されて 、示されているが、色の各々はその色の入力端子が画素データにより活性化され 、各々の色に対して強度統御を与えるときには指定のために２または３のバイト のデータを持つことができる。原型システムでは後者３のバイトデータの状況が 存在していてそれによって３つのデータバイト線がそれぞれビデオＤ／Ａコンバ ータ７５．７７．７９の各々１つに色ルックアップ表１２７から与えられている 。この方法でシアン、マゼンタ、オレンジ、灰色、そこまでのような色は表示さ れるべき異なる画面に提供できる。それ故に実際上の色ルックアップ表１２７は ２部分形式で第１１図に示すように表わすことができる。示されているようにこ の実施例では３つの画面が数字ｒ１．２．３Ｊにより指定されていて第１の色の 緑と赤は各々彼等と結合する３つのデータバイトを有し、それに対して青の入力 色はそれと結合する２つのデータバイト線を有している。表の位置２，４．６． ８から示されるように画面１は最高の優先順位を有し、それによってその画面の なかの画像データは他のすべての画像データまたは画面の上に重ねられてビデオ 表示装置に表現される（他の画面からの画素データが画面１に対する画素データ と交差する場合とこても画面１に対する画素データに優先順位がある）、画面２ における画素データは第２の優先順位を有し、画面３は第３の優先順位を有して いる。画素データが３つの画面に存在しない時にはこの実施例では最低の優先順 位の背景画像が青の背景を与えるように表わされる。、ｔでに示したように第１ １図に示される表の組織はこの実施例の３の画面の各々の１つが指定する色を変 えるために選択的に変化できる。

さらに第９図に関して本発明の多色表示装置に組み込まれる原型のスペクトルア ナライザシステムにおいて、ビデオＤ／Ａコンバータ７５．７７はそれぞれ第１ の画面及び第２の画面のためにそれぞれビデオ表示装置５の緑及び赤の入力端子 １３１゜１３３に接続されている。ビデオＤ／Ａコンバータ７９は第３の画面の ために色ルックアップ表１２７から２つのデータバイト線を受け、ビデオ表示装 置５の青の入力端子１３５に接続する出力信号導線を持っている。これらの接続 は第１１図に示されるルックアツプ表の配置に一致している。

ビデオＤ／Ａコンバータ７７．７９の各々は第１画面のためのビデオＤ／Ａコン バータ７５に示すように１つのデザインを持っていることに注意して下さい。示 すようにそのディジタル−アナログコンバータ回路には電圧計数レジスタ１３７ から１４５、ＮＰＮのトランジスタ１４７、エミッタレジスタ１４８、出力カブ リングレジスタ１４９、フィルタキャパシタ１５１及び＋■ボルトのＤＣ電圧の ＠源に接続するための電源端子１５２がある。レジスタ１３７から１４５の値は ビデオ表示装置５での各々の色に対する異なる強度を与えるよう調節されるため にＤ／Ａコンバータ７７．７９からの出力電圧の水準を与えるように調節されて いる。例えばもしもデータバイト線が第１画面７５のための色ルックアップ表１ ２７からＤ／Ａコンバータに対して各々ディジタル１であるならばＤ／Ａコンバ ータからの出力電圧水準は表示される第１の入力画面における画像データに対し て最大強度の緑を与えるため極大にあり、一方ビデオＤ／Ａコンバータ７５に対 してデータバイト線に対する他のディジタル的表現はビデオ表示装置５の緑の入 力端子１３１により低い水準の出力信号を提供し、第１画面の画像データに対し てより低い強度の緑を生じている。同様な結果は第２の画面のためのビデオＤ／ Ａコンバータ７７についても得られる。この実施例ではビデオ表示装置１の赤の 入力端子１３３に接続する１つの出力を持っている。第３画面に対するビデオＤ ／Ａコンバータ７９はビデオＤ／Ａコンバータ７５に示された回路とただ２つの データバイト線がその回路に接続されている点以外は同一であり、それによって ２つの直列に接続された計数レジスタ（１３７と１４０または１３８と１４１ま たは１３９と１４２）はもしも必要ならば、この実施例において消去できる。

ゲート１１７，１１９．１２１はゲート１１７に対して示すようにこの実施例で はその各々には２つの集積回路ゲート１５３がある。またメモリアドレスＭＵＸ １１５には２つの集積回路チップ１５５があることに注意して下さい。

本発明に組み込まれている原型システムにおいて、すでに説明したようにＧＤＣ ４５はＮＥＣＰＤ７２２０／ＧＤＣにより供給される。また、第１から第３まで の画面メモリ４７，４９．５１に対してＲＡＭメモリは集積回路４１６４ＲＡＭ である。メモリアドレスＭＵＸ１１５には２つの集積回路チップ１５５に対して 集積回路７４２５７がある。画素データマルチプレクサ１２５は集積回路７４２ ５７により供給される。シフトレジスタ回路５７．５９．６１に対してシフトレ ジスタ集積回路７４Ｆ１９４シフトレジスタチツプにより供給される。集積回路 ７１６４チツプはそれぞれ第１から第３までの平面ゲート１１７．１１９，１２ １に対してゲート１５３を供給している。

集積回路チップ１２９は色ルックアップ表１２７に対して７４Ｆ１８９ＲＡＭチ ップにより供給される。バスドライブ１０３は７４Ｌ８２４５集積回路により供 給される。読み出し／書き込みコントローラ１０５は７４ＬＳ３２集積回路チッ プにより供給される。他の型のディジタル論理集積回路チップは本発明の論理及 びアナログ回路の種々の機能を与えるために使用できる。

本発明の異なる具体例はまた生色画表示装置システムの使用に応用できる。そこ では複数の画像が表示装置上で表示するために重畳される。

さらに第９図に関して、ビデオＤ／Ａコンバータ７５，７７゜７９からの出力画 素データはそれぞれ第１から第３までメモリ平面４７，４９．５１に対して加算 器１６１を経由して組み合せることにより単色画表示装置に関連して出力端子１ ６３から単一出力線に供給される。ただ最高優先順位の画面からの画素データは 成る与えられた時間で出力端子１６３に供給されるであろう。また、単色画表示 装置に重畳されるべき異なる画像の強度はそれぞれ色／１１１ｉ面優先順位ルッ クアップ表１２７からビデオＤ／Ａコンバータ７５，７７．７９へ３つのバイト データ線を経由して制御される。適当な記号により単色画重畳表示装置に対する 異なる画像の強度は隠される線を避けるために制御できる。その強度制御は多色 表示装置システムの本発明の応用に関して芽でに説明した。

本発明の特殊な具体例がスペクトラムアナライザーへの応用を説明する目的で示 されているが、そのような説明は本発明の種々の具体例がクレームの範囲及び精 神に及び、多くの他の応用を持つことにおいて限定することを意味するものでな い。

ＦＩＧ、２ ＦＩＧ、４ 才１忙Ｐ！偽　−ｒ°九ド。

ＦＩＧ、　６ ＦＩＧ、　７ ＦＩＧ、　８ 自縛、ＯＮ　Ｘ　Ｘ　ＯＮ　ＯＮ　ＯＦＦ　ｉ甘−９１し＃（、ＯＦＦ　ＯＮ　 Ｘ　ＯＦＦ　ＯＮ　ＯＦＦ　＆プリー・ド　ＯＦＦ　ＯＦＦ　ＯＮ　ＯＮ　ＯＦ Ｆ　ＯＦＦ　＠ノートー刈さ考濃こ耽ないご？−１示？ＦＩＧ、−１０ １ｏｏｏ　ｏｏｏ　ｏｏｏ　ｑｑ ＦＩＧ、　１１ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．表示装置に複数の重畳された画像を表示する表示システムにおいて前記シス テムが 第１画面に表示するためすくなくとも１つの画像に対する画素データのディジタ ルビットパターンを発生する第１の手段と、作成される前記１つの画像の種々の パラメータを測定するために第２の両面に測定グリッドを表示するため画素デー タのディジタルビットパターンを発生する第２の手段と、前記測定を容易に行う ため前記測定グリッド及び前記１つの画像に関して前記表示装置に位置させ、第 ３の画面に水平及び垂直カーソルを表示するため画素データのディジタルビット パターンを選択的に発生する第３の手段と、前記第１，第２，第３の画面に対し て優先順位の階層を選択的に確立するため前記第１，第２，第３の発生手段から 画素データを受け取るための順位をつけ表にする手段であり、それにより前記１ つの画面、測定グリッド、水平及び垂直カーソルのすべてまたは何らかの２つの いずれかのための画素データの前記表示装置上の交差点で最高優先順位の画面の ための画素データのみが表示のために前記表示装置に供給され、前記第１から第 ３までの画面のための画素データの不在において背景画像を表示するよう指定し た１つのデータを選択的に与え、前記表示装置に対して前記順位をつけ表にする 手段から前記順位をつけ表にする画素データを結合する手段とからなることを特 徴とする複数の重畳画像を表示する表示装置システム。 ２．所望の測定を自動的に計算するために前記１つの画像に関して前記水平及び 垂直カーソルの位置に応答する処理手段をさらに含むことを特徴とする請求の範 囲第１項記載による表示装置システム。 ３．前記結合手段には 前記表示装置に結合するためそれぞれ前記第１から第３の画面に対する前記順位 をつけ表にする手段から画素データをディジタル信号からアナログ信号に変換し 、受け取る第１から第３までのディジタルーアナログコンバータ（Ｄ／Ａ）手段 があることを特徴とする請求の範囲第１項記載による表示装置システム。 ４．前記第１から第３までのＤ／Ａコンバータ手段にはさらに各々結合するアナ ログ出力信号の振幅を選択的に制御する手段があり、それにより前記表示装置上 に関連画像の強度制御を与えることを特徴とする請求の範囲第３項記載による表 示装置システム。 ５．前記表示装置が赤（Ｒ），縁（Ｇ９，青（Ｂ）の入力端子（ＲＧＢ）であり 、前記第１から第３までのＤ／Ａコンバータ手段の各々がそれぞれ前記ＲＧＢ端 子に結合する出力線を持ち、前記第１から第３までの画面の各々における画像は 与えられた画像のための画素データが結合されるＲＧＢ入力端子の１つにより決 定される選択された色を持つことを特徴とする請求の範囲第４項記載による表示 装置システム。 ６．前記表示装置が単一の入力端子を持つ単色画表示であり、そこで前記第１か ら第３までのディジタルアナログコンバータ（ＤＡＣ）手段の各々は加算回路の 個々の入力端子に結合する出力線を持ち、前記加算回路の出力端子は前記表示装 置の入力端子に結合されることを特徴とする請求の範囲第４項記載による表示装 置システム。 ７．前記順位をつけ表にする手段には前記第１，第２，第３の画面の名々に対し て優先順位の階層を確立するために前記画面の各々の１つの画素データを比較す るのに選択的に配置されるルックアッブ表手段があり、それにより前記表示装置 上の各々画素位置のために前記ルックアッブ表が前記画素位置での表示に対して 画素データを持つ最高優先順位の画面にのみ画素データを供給することを特徴と する請求の範囲第１項記載による表示装置システム。 ８．前記第２の発生手段にはさらに実線、選択的密なダッシュ線または選択的密 なドット線のいずれかを持つ測定グリッドのための選択的画素データ手段があり 、それにより前記表示装置上に表示される他の画像に関して前記測定グリッドの 強度を効果的に制御することを特徴とする請求の範囲第１項記載による表示装置 システム。 ９．すくなくともＲＧＢの入力端子を持つ色表示装置からなる前記表示装置にお いて前記順位をつけ表にする手段には所望の色に関連する画像を表示するのに前 記ＲＧＢ入力端子の適切な１つに接続するため最高の優先順位の画面に対する画 素データを受け取るための第１の出力端子と、それぞれ第２，第３，第４の優先 順位の画面の１つに対して画素データを受け取るための入力端子を各々持ち、そ れぞれ前記第２，第３，第４の最高優先順位の画面のための逆にした画素データ を供給するための出力端子とを持つ第１から第３までのインバータ手段と それぞれ前記第２，第３，第４の最高優先順位の画面の１つに結合する各々の第 １から第３までのアンドゲートとがあり、各々はそれぞれ彼等の結合された画面 に対して個々画素データを受け取るために第１の入力端子を持ち、各々は前記第 １のインバータ手段の出力端子を共通にして結合する第２入力端子を持ち、前記 第２及び第３のアンドゲートの各々は前記第２のインバータ手段の出力端子を共 通にして結合する第３の入力端子を持ち、前記第３のアンドゲートは前記第３の インバータ手段の出力端子に結合する第４の入力端子を持ち、それによって前記 第１のアンドゲートは前記第１の画面が画素データを存在しない時にはいつでも 第２の最高優先順位の画面に対して画素データを出力信号として供給し、前記第 ２のアンドゲートは第１及び第２の最高の優先順位の画面のいずれかが画素デー タを存在しない時にはいつでも第３の最高優先順位の画面に対して画素データを 出力信号として供給し、第３のアンドゲートは、第１から第３までの最高の優先 順位の画面が画素データを存在しない時にはいつでも背景画像に対して画素デー タを出力信号として供給することを特徴とする請求の範囲第１項記載による表示 装置システム。 １０．複数の重畳された画像を表示装置に表示するための表示システムにおいて その方法は （１）すくなくとも第１の画面に表示のための１つの画像、（２）第２の画面に 表示のため行われるべき前記１つの画像の種々のパラメータを測定できるための 測定グリッド、（３）第３の画面を表示するための水平及び垂直カーソルに対し て画素データのディジタルビットパラメータを選択的に発生する工程と、前記１ つの画像，測定グリッド，水平及び垂直カーソルに対する画素をメモリ手段に記 憶する工程と、前記第１，第２，第３の画面に対して優先順位の階層を確立する ために順位をつけ表にする手段に前記メモリ手段から画素データを伝達する工程 であり、それによってただ最高の優先順位の前記画面の１つに結合する画素デー タのみが前記画面の１つ以上の画素が交差するところの前記表示装置上の点で表 示され、 前記表示装置に前記画素データを結合する工程とから成ることを特徴とする表示 方法。 １１．表示装置上に複数の重畳させた画像を供給する表示システムにおいτ、そ の方法は それぞれ複数の画面に異なる画像を表示するため画素データのビットパターンを 発生する工程と、 それぞれ各々の画面に結合する個々のメモリのなかに画素データの前記ビットパ ターンを記憶させる工程と、前記複数の画面に対して優先順位の階層を確立する ため、前記画面の間で画素データの交差点で最高の優先順位の画面のための画素 データのみを表示するために各々の画面を順位をつけ表にする工程と、 前記表示装置に画面に対する画素データを加える工程とからなることを特徴とす る表示方法。 １２．表示装置の上に複数の重畳された画像を供給する表示システムは それぞれ複数の画面にことなる画像を表示するための画素データのビットパター ンを発生する手段と、前記画素データのビットパターンを記憶する手段と、前記 複数の画面に対して優先順位の階層を確立するため名々の画面を順位をつけ表に する手段であり、それにより最高の優先順位の画面に対する画素データのみが前 記画面の間の画素データの交差点で表示され、 前記表示装置に対して画面のための画素データを加える手段と から成ることを特徴とする表示装置システム。 １３．すくなくとも赤，縁，青の入力端子を有する表示装置に多色表示を供給す るシステムにおいてその方法はそれぞれ複数の画面に異なる画像を表示するため の画素データのヒットパターンを発生する工程と、記憶手段に前記ビットパター ンを記憶する工程と、前記メモリ手段から平行的方法で前記パターンを抽出する 工程と、 前記ビットパターンに応じて各々の画面に対する色の優先順位を順位つけ表にす るための色ルックアップ表手段に連続方法で前記ビットパターンを加える工程で あり、それによって最高の優先順位の画面に対する画素データのみが前記複数の 画面の２つまたはそれ以上の画像に共通して画素位置で表示するため供給され、 それぞれ前記複数の画面の各々の１つに選択された色の画像を表示するために、 それぞれ赤，縁，青の端子の組み合せまたは個々の１つのいずれかに選択的に前 記順位をつけ表にしたビットパターンを加える工程 とから成ることを特徴とする表示方法。 １４．前記表示方法はさらに、 それぞれ前記画面に種々な色の要求する強度に保つために前記順位をつけ表にし た色データビットの振幅を制御する工程を含むことを特徴とする請求の範囲第１ ３項記載による表示方法。 １５．前記表示方法がさらに、画素データが前記表示装置上の画素位置の特殊な ものについて前記画面のどれにも供給されないときにはいつでも前記赤，縁，青 の入力端子の１つまたは組み合せのいずれかに加えるために背景信号を発生する 工程を含むことを特徴とする請求の範囲第１３項記載による表示方法。 １６．２つまたはそれ以上の異なる色の画面が交差する多色表示装置の上の位置 で実質的に望ましくない色の混合を消去するシステムは 異なる色の画像の各々に複数の画面を確立する手段と、前記複数の画面に対して 色及び優先順位の階層の両方を確立するための順位をつけ表にする手段と、１つ 以上の画面の画素データが交差する点で選択された色に最高の優先順位の画面に 対する画素データのみを前記多色表示装置に表示する手段と、 から成ることを特徴とする表示装置システム。 １７．複数の画面を確立する前記手段にはさらに１つの画面に測定グリッドを供 給するため画素データビットパターンを発生する手段があることを特徴とする請 求の範囲第１６項記載による表示装置システム。 １８．前記グリッド発生手段はさらに他の画面から表示される画面に関してその 強度を制御するために前記グリッドに対する実線，ダッシュ線，ドット線のいず れかを選択的に供給する手段があることを特徴とする請求の範囲第１７項記載に よる表示装置システム。 １９．前記複数の画面を確立する手段にはさらに他の画面に表示される重畳され る画像上の測定点に置くために１つの画面に水平及び垂直カーソルを設けるため 画素データビットパターンを発生する手段があることを特徴とする請求の範囲第 １６項記載による表示装置システム。 ２０．前記表示装置システムはさらに 前記重畳された画像に関して行われる特殊な測定を自動的に計算するために前記 水平及び垂直の位置に応じた処理手段を含むことを特徴とする請求の範囲第１９ 項記載による表示装置システム。 ２１．複数の異なる色入力端子を有する表示装置に多色表示を供給するシステム において、その方法は それぞれ表示されるべき特殊な画像のための画素データを各々が含む複数の画面 を確立する工程と、優先順位の階層に各々の画面を単色に順位づけ表にする工程 と、 前記色入力端子に各々の画面に対する画素データを個々に加える工程と、 前記画面の２つまたはそれ以上のいずれかの画素データが交差し、ただ最高の優 先順位の画面の画像に対する画素データのみがそのような交差点で望ましくない 色の混合を避けるよう前記表示装置の上の与えられた位置に表示する工程とから 成ることを特徴とする表示方法。 ２２．すくなくとも赤，縁，青の入力端子を含む表示装置上に多色表示を提供す るシステムにおいて、前記システムは画面における要求される図形及び文字を表 示するためのビットパターンの型に画素データを発生させる図形表示コントロー ラ（ＧＤＣ）手段と 複数の画面の各々の１に対して前記ＧＤＣ手段により発生する前記ビットパター ンを記憶するために前記ＧＤＣ手段に接続されるメモリ手段と 平行方法でクロックの１サイクルの間、それぞれ前記ビットパターンの各々の１ つの与えられた部分を代表するデータワードを受け取り、それぞれ連続方法で１ ピット１ピット出力するよう前記クロットの他の連続サイクルの間操作できるシ フトレジスタ手段と、 前記複数の画面の前記ビットパターンに応じて各々の画面に対する色の優先順位 を順位をつけ表にする色ルックアッブ表手段であり、それにより最高の優先順位 の画面に対する前記ビットパターンのみが２つまたはそれ以上の画面のいずれか の画像を共通にして画素位置に関して表示を与え、それによって前記複数の画面 が実質的に色の混合を消去して、交差点でのその間の干渉なしに重畳して表示さ れ、 （１）前記色ルックアッブ表の手段を確立するかまたは同類物をかえるいずれか のための前記マイクロプロセッサーまたは（２）前記色ルックアッブ表の手段に 対して前記ビットパターンをアドレスする前記シフトレジスタ手段のいずれかか らデータビットを連続的に受け取るマルチプレクサー手段と、それぞれ前記複数 の画面の各々の１つに選択された色の画像を表示するために、それぞれ前記赤， 縁，青の入力端子の１つまたは組み合せのいずれかに前記色ルックアッブ表の手 段から複数の画面のために前記ビットパターンを色順位づけて表にして接続する 手段と、 から成ることを特徴とする表示装置システム。 ２３．前記接続手段には、 （１）前記データビットを個々のアナログ出力信号に変換する、（２）前記画面 にそれぞれ異なる色の強度を制御するため前記赤，緑，青の入力端子に加えられ るように前記順位つけて表にした色アナログ信号の振幅を制御するために、前記 色ルックアッブ表の手段から直接的に前記順位をつけ表にした色記号のデータビ ットを受け取るためのビデオデジタルーアナログコンバータ手段があることを特 徴とする請求の範囲第２２項記載による多色表示装置システム。 ２４．前記多色表示装置システムはさらに、前記複数のアナログ出力信号を受け 取るため複数の入力端子を存する加算手段を含み、前記複数の画面の重畳された 非一交差の画像を単色画に表示するために前記ＲＧＢ端子の信号の１つに接続し て異なる時間で前記アナログ信号の加算された組み合せを出力端子に供給し、画 像が最上の表示から最低の表示に下降の順番に複数の画面の優先順位の順番に配 列することを特徴とする請求の範囲第２２項記載による多色表示装置システム。 ２５．表示装置に重量して複数の画像を表示する表示システムにおいて、前記重 畳された画像の交差するものの間での干渉を消去するために各々画面に供給する 画素データビットパターンのための順位をつけ表にした画面を確立する論理回路 は、それぞれｎ個の順位つけて表にした画面に結合する画素データビットパター ンに対するデータ入力ビットを受け取るために複数のｎ個の画素データ入力端子 を含むルックアッブ表であり、ここでｎは１，２，３…の整数の数であり、ｎは また優先順位と特殊な画面の数の両方を代表し、その数が小さいほど優先順位は 高くなり、 それにより最高の優先順位の画面を確宜し、前記複数の画素データ入力端子の第 １のものに直接的に前記優先順位の画面（ｎ＝１）の第１のものから画素データ を接続する第１の結合手段と、 それぞれ第２番目の優先順位の画面から第ｎ番目の優先順位の画面の各々結合し ている複数の（ｎ＝）のアンドゲートであり、各々は彼等の結合される画面の数 に対して等しい数の複数の入力端子を有し、前記ｎ個の画面の結合された１つに 対する画像のため画像データビットを受け取るために存在する前記入力端子の１ つと共に有し、前記アンドゲートの各々１つの前記複数の入力端子の他のものは それぞれ前記ｎ個の画面の前のより高い優先順位の画面のために変換された画素 データピットを受け取るためであり、それぞれ前記アンドゲートの各々の１つは それぞれ前記ｎ個の画素データ入力端子の第２番目から第ｎ番目までに接続する ため、それぞれ第２番目から第ｎ番目までの画面の順位つけて表にした接続され た画面に対して画素データビットを供給するための出力端子を有し、それぞれ前 記第２番目から第（ｎ−１）番目の画面までの特殊な１つに各々結合する複数の （ｎ−１）個のインバータであり、各々は前のより高い優先順位の画面に対する 画素データビットを受け取るための入力端子を有しそれぞれより低い優先順位の 第３番目の両面から第ｎ番目までの画面のすべてに接合するアンドゲート及び結 合されている画面に対する前記アンドゲートの入力端子を共通にして結合された 先のより高い優先順位の画面に対する変換された画素データビットを結合するた めの出力端子を有し、 前記表示装置のそれぞれ複数の入力端子に接続するために複数の出力端子をさら に有する前記ルックアッブ表であり、前記ルックアッブ表は前記表示装置に表示 するために前記複数のその出力端子との組み合せまたは与えられたもののいずれ かに各々順位をつけ表にされた画面に対する画素データビットを選択的に後続す るよう配置して 成ることを特徴とする表示装置システム。 ２６．前記表示装置がそれぞれ複数の入力端子に対して赤，縁，青の入力端子を 有する色表示装置であり、前記ルックアップ表はそれぞれ選択された色に前記順 位をつけ表にした画面の各々の１つを表示するよう配置されていることを特徴と する請求の範囲第２５項記載による表示装置システム。