JPH01500779A - 累算再帰処理装置 - Google Patents
累算再帰処理装置Info
- Publication number
- JPH01500779A JPH01500779A JP50286487A JP50286487A JPH01500779A JP H01500779 A JPH01500779 A JP H01500779A JP 50286487 A JP50286487 A JP 50286487A JP 50286487 A JP50286487 A JP 50286487A JP H01500779 A JPH01500779 A JP H01500779A
- Authority
- JP
- Japan
- Prior art keywords
- value
- processing device
- sum
- recursive processing
- wnk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5523—Calculates a power, e.g. the square, of a number or a function, e.g. polynomials
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
累算再帰処理装置
波形の周波数分析は基本的な信号処理技術の一つでおるが、これは、信号によっ
て搬送されたある情報を周波数領域外で抽出することが非常に困難な、または不
可能なためである。周波数分析の応用範囲は非常に広く、例えばソナー、レーダ
および画偉処理システムにも応用されている。それらの応用例のほとんどにおい
て離散フーリエ変換(以下DFTと称する)が利用されておシ、N点のDFT
K対する式に従って時系列EX、)から下記の周波数系列行列[Xk〕が計算さ
れる。すなわち、但し、Wnk= e である。
、7”;J:tf: n番目の(覆合)波形サンプル値でおり、かつXkU k
番目の周波数成分の振幅である。
上式(1)は(よって本発明も)、周波数分析への応用に制限されるものではな
いが、主としてDFTの実行に利用される。
前記DPTは種々の方法で計算することができるが、高ff度なものを必要とす
る場合はデジタル方法が望ましい。
T、 E、カーチスおよびJ、E、クイツケンデン著「1.E、E。
グロシーデイング」第150巻F部第5号の424〜425頁に記載されている
ような再帰素基数変換でDFT ft計算すると、必要なハードウェアを大幅に
簡素化することができる。上式〔1)は、下記の如く再帰形式で書込むことがで
きる。すなわち、
Xk=Wk(”’ (Wk(W’ (N−1) ” (N−2) ” CN−5
> ’ ”” +x1 ”x。
また、Nおよびkが相対的に素数で、モジュロNで、すなわちWnk = W
(nk十N )でnkを書込むことができる場合、上式(2)の項いは廼曜置換
することができる。但し、QはNと共通の素因数を全く含まない非零値であり、
Ni1kのいずれの値とも共通でない。この方法の利点は、デジタル的実現がは
るかに複雑な乗算処理ではなく、加算/回転処理だけを利用してDFT i実行
できることである。
前記値Qは、実現を容易化するように選択できると共に、いずれのkの値(但し
に=0け除く)に対して本不変であるが、上式(1)はkの6値に対して異なる
回転を必要とする。変換の長さであるNは通常数百以上の値であり、前記変換は
0とN−1間の全てのkに対して計算される。
よって、Nおよびkf相対的に素数にすることは、Nが素数でなければならない
ということを意味する。このことによって、1と500の外に2.4.5.10
等の因数f:壱するN=500のような「便宜的な」数の使用が排除される1、
例えば!512などのような便宜的な二進数も除外されるが、これは前記二進数
も多くの因数を有するためである。
この素基敷による方法のその他の欠点としては、Qt零にリセットするか、また
は別個の累積装置LAr利用するかのいずれかによってのみり、C0成分X。が
計算されるというと七である。
本発明の目的け、NがkK対j7て相対的に素になるφ件全除去すること((あ
る。
本発明の−・つの特徴によれに、0〈k<Nの範囲で選択された値kに対してス
カデータ列X。・・・xn・・・xN−1からXkそ計算するように構成された
累算再帰処理装置において、とta、カッWnk;Wnk:th:N〕場合ハ、
Xk−WQ(、、WQ(WQXN−1+xN−2)→XN−,)−)+X、)+
X。
(但し、、’;N・iNと共通な素因数紮全く含;ない非零整数値であり、Nは
kの値のいずれとも非共通の値でちる)とかる前記累Y再帰処理装Vは、夫々が
選択されたデ・〜り群の総和である総和成分と、およびWQと先行する現在色と
の積である撰成分とを総和して得られる順次現在値1c計算シ1、記憶するよう
に構成されており、前記選択されたデータ群の各デ・−り群の数(1つでもIい
)はkと共通するぞiらのNcD素因数を掛は合わすことによって得られるよう
になっているので、Xkの値はいずれのNの非零整数値に対してもめることがで
きる。
前記処理装置は、現在値を計算するように構成されたカーネルと、前記カーネル
と同時に作動して入力データを総和するように構成された累算器と、および生の
入力データと前記累算器からの総和データとから前記カーネルにロードすべきデ
ータを選択するように構成された選択器と全備えることができる。
本発明の別の特徴によれば、O<:k(Nの範囲で選択された値kに対して一連
の入力データx0・・xn・・xN−、から値Xk=1計算するように構成され
た累算再帰処理装置であって、
となり、W“k wWnk±ゞの場合、Xk=WQ(−WQ(’WQXN−、+
XN−2) 十XN−3)、、、)+x、)十x。
(但し、QはNと共通の素因数を全く含まない非零整数値であり、Nは選択され
たkの値のいずれとも非共通の値である)となる前記累算再帰処理装置は、下記
の如くXk′ft計算するように構成されている。すなわち、イ) Qの各段階
で0ならびにN−1間におるmの各ボリュームに対し7て、n = OからN−
1に対しlnklN=mとなるそれらの項xnk総和し、
o) 前記総和された各mに対“ノるX。項にWlmQINを乗じて積項1に牛
し、
ハ)全てのIT)K渡・つ゛f]前記積項紮総和E7、Xk’i生ずる。
本発明の別の4!l徴によれば、0<k<Nの範囲で選択され走値kK対し7て
−・一連の入力データx0・・xn・・”N−、から値X、を・計算するように
構成された累算再帰処理装置において、
どなり、かつW’ k =Wnk±Nの場合は)Ck=WQ(・・WQ(WQX
N−、+ XN−2) + XN−s )・・・) + Xl ) + X。
(但し、Q#iNと共通な素因数を全く含まない非電整数値であり、NFi選択
されたkの値のいずれとも非共通の値である)となる前記累算再帰処理装置は、
下記の如くXkヲ計算するように構成されている。すなわち、イ) m=N−1
を設定し、
口) WQを乗じて積を生じ、
ハ) rx=oからN−1に対してl n k I N−rriとなる前記環X
nを総和し、
二) 前記和金前記積に加算し、新規に記憶される現在値を生じ、
ホ) m=m−1を設定し、
へ)m=0まで前記段階口)〜ホ)を反復し、前記新規に記憶される現在値がX
kと等しくなる。
次に、本発明の一実施例を添付の図面を参照して以下説明する。
第1図は、N=5の場合のQの種々の値に対するX1列の行列を拡張したもので
あり、第2図はN=bの場合の行列の回転1示し、第3図は処理装置の構成要素
を示すブロック図であり、かつ第4図はN=bの場合の前記処理装置の動作を示
す表である。
前記第1図の第1a図は、N=5の場合の上式(1)を直接拡張したものである
。第1b図にはWのベキがモジュロN1すなわちNで割った後の余りとして書き
込まれている。この場合、Nはたまたま素数であり、よって相対的に全てのkに
対しても素でおる。k=oの場合を除き、各WのベキはWの行列の各行毎に一度
現われることが判る。更に第1C図、第1d図、第1e図は% Q=1. Q=
2゜Q=5の場合の前記入力データ列O再帰形式による行列を夫々拡張して示し
ている。同じ項が、異なる順序で評価されている。WのベキがWO列行列の下に
向かって増分する率はQに等しい。
第2(a)図は、WのベキがモジュロNで書込まれた場合の行列表記法において
、N=6の場合が示しである。Nは素数ではなく、その結果WのベキがWの行列
の行毎に一度以上現われるので、第1C図〜第1e図の単純な再帰形式で直接再
表示することができない。その代わり、Q=1の場合に第2b図に図示のX正方
行列の要素は、F=1零要素だけ各行に沿って間隔全霊いて並べられたxn項の
数00総和でおる。前記xn項の数Fは、現在値にと共通のNOそれらの素因数
を選択することによってめられる。例えば、N=6の素因数は1.2および5で
ある。k=2の場合、因数SFi因数1と2を残して共通ではない。前記因数1
と2Fi、掛は合わされてF=2となる。従ってN=Ck=−z、Q=1の場合
F=2である。N=5の場合のようにNとkが相対的に素数の場合、全てのkに
対してF=tであり、その行列構成は第1C図〜第1C図の構成に戻る。
F項の和に自動的に基づくこの更に汎用な行列構成にはF−Nのパターンに適し
たX0構成が含まれる(ここでに=0の場合、全ての数がOの因数になることが
判る)。
X行列の見かけの複雑さにも拘らず処理すべき余分なデー・夕が一切なく、ただ
若干のデータを処理に先立ち総和しなければならないだけである。判り易くする
ためN−6の場合が示しであるが、一般にNFi非常に大きな(通常数十万程度
の)数である。しか1.なから、前記規則は全てのNに適用される。Nは変換の
長さであり、システムの性能に直接影響を及ぼすことの多い基本パラメータであ
る。Nが素数でおるという要件(既に述べたように、第1C図、第1d図または
第1C図の再帰行列形式の達成に必要とされた)が不要になることによって、よ
り広範な選択が可能になると共に、制御アルゴリズムを一層広範に、しかも簡易
に応用することができる。
第5図は、計算の構造を示(,7ていZ)。この計算に1、ソフトウェアでも、
またアナログもしくはデジタルのハードウェアでも実現可能であるが、説明1判
り易くするため、ここではデジタルハードウェアで処理を行なう。前記ハードウ
ェアは、累算器1と、選択器2と、カーネル3の三つの構成要素から成り、前記
カーネル3は、項WQXと、およびXkK対する最後の式とを計算する手段を備
えている。前記カーネルと累算器とは同時に作動する。
入力データxnは、前記周波数領域で分析り、ようどするおる信号、例えばレー
ダからのドツプラー信号、またはエンジンからの振動、の時間サンプルである。
通常0゜k、Nの全てに対して対応する周波数成分Xnが計算される。
但し、用途によって部分集合のみを必要とすることもある。Nとkは、用途に応
じて利用者が選択する。Qも利用者が選択する。その値は、常に(ジュロNであ
゛りて、零であったり、またはkのとる全ての6値と非共通のNと共通の素因数
を含んだりしていてはいけない。(上式(1)の直接形に必要なWのベキを生成
できないため、Qの違法値が再帰形式の上式(2)に対する解となること1」な
い。)判り易くするため、特定のQO値を選択しく例えばQ−1)、おる特定の
寅現における利点を達成してもよい。
第5図に示すように、累算器1は「ロード」、「総和」または「保持」の動作を
行なう。前記「ロード」の動作は、累算器?再び初期設定しなければならない時
、すなわち各Xkの計算連の初めに利用される点Aにおける現入力値xnがロー
ドされ、保持される。「総和」によって、記憶されている値に次のxnが加算さ
れる。「保持」は、何らのロードも伴なわず、ただ現在記憶されている値を保持
するにすぎない。前記データxnは、使用に際しN、におよびQの値に必要なオ
ーダーでいくつかの制御手段(図示せず)の制御を受ける入力である。
前記選択器2は、前記カーネル5への入力に対して「零」、「累算」または「生
データ」を選択するように作動する。「累算」が選択されると、累算器1からの
合計がカーネル3に送られる。「生データ」が選択されると、主入力値xnが経
路4から読出されるが、前記経路4は累算器全迂回する経路である。生データを
選択する機構によって、以下述べるように並列処理が行なわれる。
前記カーネル5も、各Xnの計算連が始まる前に再び初期設定される必要がある
が、これは「ロード」の動作で行なわれる。そうでない場合は、カーネルによっ
て「計算」される、すなわち保持している値(初めは零)にwQが乗算されると
共に、選択器によって選択された値が加算される。このように生成された和によ
って、新規に記憶される値が得られる。
第4図のデータ表には、前記処理装置の各点A、 B、 C。
Dにおける値を示しである。前記光には、計算の各段階における前記処理装置の
三つの構成要素の動作モード本表示されている。但し、この場合N=b、Q=t
である。
段階1で、累算器が(零に)初期設定されると、第1の入力値x5がロードされ
る。段階2では、累算器によって記憶された値x5に次の入力値x3が図示の如
く加算される。段階1〜6で#’1F=sの場合のX3が計算され、次いで累算
器とカーネルが再び初期設定される(「ロード」)が、段階7〜12でFiF=
2の場合のX2が計算される。段階13〜18では、累算器が入力データX。を
ロード、および総和し続けるが、今度は選択器が「生データ」を選択する。すな
わちカーネルにロードされるデータは、前記迂回路4からの生データX。となる
。前記カーネルはこの様KX、iXlするが、この場合F=1なので何ら累算を
必要としない。一方、前記累算器は、F=6の場合の丸環に対するデータf:累
算する。この累算は、カーネルがXlの計算を完了する段階18で終了する。前
記累算器は、その値が再び初期設定されたカーネルにロードされ、点りでXoと
して直接出力されうるまで(段階19)前記値を「保持」する。このへとX、の
並列計算によって、計算速度が増分される。
国際調査報告
bl□・l<+al^〕−1・””””” pC〒/GB 87100297
Claims (6)
- 1.0≦k<Nの範囲で選択されたkの値に対して一連の入力データXo・・・ Xn・・・XN−1から値Xkを計算するが、その場合前記値Xkは、 Xk=N−1Σn=oWnkxn=Woxo+Wkx1+・・Wnkxn+・・ W(N−1)kxN−1となり、かつWnk=Wnk±Nの場合は、Xk=WQ (・・・WQ(WQxN−1+xN−2)+xN−3)・・・)+x1)+xo (但し、QはNと共通な素因数を全く含まない非零整数値であり、Nは選択され たkの値のいずれとも非共通の値である)となる累算再帰処理装置において、前 記装置は選択されたデータ群の総和である総和成分と、およびWQと先行する現 在値との積である積成分との総和を各々示す順次現在値を計算し、かつ記憶する よう構成されており、前記選択されたデータ群の各データ群の数(1つでもよい )はkと共通のそれらのNの素因数を一緒に乗ずることによつて得られるように 構成されているので、いずれのNの非零整数値に対してもXkの値が求められる ことを特徴とする上記累算再帰処理装置。
- 2.特許請求の範囲第1項記載の処理装置において、前記装置は前記現在値を計 算するように構成されたカーネルと、該カーネルと同時に作動して入力データを 総和するように構成された累算器と、および生入力データと前記累算器からの総 和されたデータとから前記カーネルにロードすべきデータを選択するのに適した 選択器とを備えていることを特徴とする上記累算再帰処理装置。
- 3.0≦k<Nの範囲で選択されたkの値に対して一連の入力データXo・・x n・・xN−1から値Xkを計算するが、その場合前記値Xkは Xk=N−1Σn=oWnkxn=Woxo+Wkx1+・・Wnkxn+・・ W(N−1)kxN−1となり、かつWnk=Wnk±Nの場合はXk=WQ( …WQ(WQxN−1+xN−2)+xN−3)・・・)+x1)+xo(但し 、QはNと共通の素因数を全く含まない非零整数値であり、Nは選択されたkの 値のいずれとも非共通の値である)となる累算再帰処理装置において、前記装置 は イ)Qの各段階で0ならびにN−1間にある各mのボリュームに対してn=0か らN−1に対しlnklN=mとなるそれらの項xnを総和し、 ロ)前記総和された各mに対するxn項にWlmQlNを乗じて積項を生じ、か つ ハ)全てのmに渡つて前記積項を総和してXkを生ずることによつてXkを計算 することを特徴とする上記累算再帰処理装置。
- 4.0≦k<Nの範囲内で選択されたkの値に対して一連の入力データXo・・ xn・・xN−1から値Xkを計算するが、その場合、前記値Xkは Xk=N−1Σn=oWnkxn=Woxo+Wkx1+・・Wnkxn+・・ W(N−1)kxN−1となり、かつWnk=Wnk±Nの場合はXk=WQ( ・・・WQ(WQxN−1+xN−2)+xN−3)・・・)+x1)+xo( 但し、QはNと共通の素因数を全く含まない非零整数値であり、Nは選択された kの値のいずれとも非共通の値である)となる累算再帰処理装置において、前記 装置は イ)m=N−1を設定し、 ロ)WQを乗じて積をつくり、 ハ)n=0からN−1に対してlnklN=mとなるそれらの項xnを総和し、 ニ)前記和に前記積を加算して新規に記憶される現在値を生成し、 ホ)m=m−1を設定し、次いで ヘ)m=0まで前記段階ロ)〜ホ)を反復し、記憶された現在値がXkと等しく なる ことによつてXkの値を計算することを特徴とする上記累算再帰処理装置。
- 5.特許請求の範囲第4項記載の処理装置において、前記ロ)〜ホ)の段階の二 つ以上の段階は同時に実行されることを特徴とする上記累算再帰処理装置。
- 6.以上添付の図面を参照してほぼ説明された上記累算再帰処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB868611124A GB8611124D0 (en) | 1986-05-07 | 1986-05-07 | Accumulating recursive computation |
GB8611124 | 1986-05-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01500779A true JPH01500779A (ja) | 1989-03-16 |
Family
ID=10597457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50286487A Pending JPH01500779A (ja) | 1986-05-07 | 1987-05-06 | 累算再帰処理装置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0273921A1 (ja) |
JP (1) | JPH01500779A (ja) |
GB (2) | GB8611124D0 (ja) |
WO (1) | WO1987007053A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548685A (en) * | 1994-01-03 | 1996-08-20 | Motorola, Inc. | Artificial neuron using adder circuit and method of using same |
GB2276960B (en) * | 1993-04-08 | 1997-06-25 | Marconi Gec Ltd | Processor and method for dft computation |
US5390136A (en) * | 1993-06-14 | 1995-02-14 | Motorola, Inc. | Artificial neuron and method of using same |
US5517667A (en) * | 1993-06-14 | 1996-05-14 | Motorola, Inc. | Neural network that does not require repetitive training |
US5553012A (en) * | 1995-03-10 | 1996-09-03 | Motorola, Inc. | Exponentiation circuit utilizing shift means and method of using same |
US5685008A (en) * | 1995-03-13 | 1997-11-04 | Motorola, Inc. | Computer Processor utilizing logarithmic conversion and method of use thereof |
US5644520A (en) * | 1995-05-31 | 1997-07-01 | Pan; Shao Wei | Accumulator circuit and method of use thereof |
US5771391A (en) * | 1995-08-28 | 1998-06-23 | Motorola Inc. | Computer processor having a pipelined architecture and method of using same |
US6054710A (en) * | 1997-12-18 | 2000-04-25 | Cypress Semiconductor Corp. | Method and apparatus for obtaining two- or three-dimensional information from scanning electron microscopy |
-
1986
- 1986-05-07 GB GB868611124A patent/GB8611124D0/en active Pending
-
1987
- 1987-05-06 JP JP50286487A patent/JPH01500779A/ja active Pending
- 1987-05-06 EP EP19870902646 patent/EP0273921A1/en not_active Withdrawn
- 1987-05-06 WO PCT/GB1987/000297 patent/WO1987007053A1/en not_active Application Discontinuation
- 1987-05-06 GB GB08710679A patent/GB2191316A/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
GB2191316A (en) | 1987-12-09 |
EP0273921A1 (en) | 1988-07-13 |
WO1987007053A1 (en) | 1987-11-19 |
GB8710679D0 (en) | 1987-06-10 |
GB8611124D0 (en) | 1986-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3900721A (en) | Serial-access linear transform | |
EP1304797A2 (en) | Digital filter having high accuracy and efficiency | |
JPS6037513B2 (ja) | デジタル回路 | |
JPH01500779A (ja) | 累算再帰処理装置 | |
US4604721A (en) | Computer and method for high speed prime factor transform | |
RU2058659C1 (ru) | Цифровой синтезатор частот | |
EP0529867A2 (en) | Waveform synthesizer | |
JPH0363875A (ja) | 巡回形技術を用いた離散的フーリエ変換の計算方式 | |
US3881100A (en) | Real-time fourier transformation apparatus | |
JPS6336572B2 (ja) | ||
US4587626A (en) | Sum and difference conjugate discrete Fourier transform | |
GB2235315A (en) | Digital signal processing | |
RU2324972C2 (ru) | Устройство для формирования остатка по произвольному модулю от числа | |
US5168456A (en) | Incremental frequency domain correlator | |
Lange et al. | Reconfigurable multiply-accumulate-based processing element | |
US4334277A (en) | High-accuracy multipliers using analog and digital components | |
JP2609630B2 (ja) | 除算器及び除算方法 | |
JPS61112194A (ja) | 電子楽器における計算装置 | |
US4464965A (en) | Autocorrelation tone generator for an electronic musical instrument | |
US5412588A (en) | Digital sine-wave generating circuit | |
JPH0710411Y2 (ja) | 信号発生器 | |
SU922721A2 (ru) | Устройство ортогонального преобразовани по Уолшу | |
JP2843138B2 (ja) | アドレス発生方法及び装置 | |
JPH0535773A (ja) | ベクトル除算方式とその装置 | |
RU2143131C1 (ru) | Сплайн-интерполятор |