JPH0145268B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明はフアクシミリあるいはスキヤナ装置等
の原画を走査して、伝送あるいは記憶装置に記憶
させるための画像信号処理方式に関し、特に入出
力読取画素サイズ可変型、別の表現をすれば走査
線密度可変型の画像走査装置において、出力読取
画素サイズに応じた光学的または機械的な可変型
スリツトを用いずに、単一のビームスポツト径の
みで広範囲な画素サイズの読取に対応できる画像
信号処理方式に関するものである。 従来、連続調原画を任意の入力読取画素サイズ
で読取るためには、下記のような手段が用いられ
てきた。 まず光学レンズ系を用いる方式として、ITV
カメラやフライングスポツトCRTを用い電子的
に走査して、画素寸法を変換する手段があるが、
解像力、明るさ、画面の歪、ノイズ等の面に欠点
があり実用には適さない。 また製版カメラにより倍率変換して適当なスキ
ヤナで走査する方法もあるが、工程が複雑となり
熟練を要する不便さがあつた。 かかる欠点を改善するために、スキヤナで走査
する際に倍率変換する方法も考えられている。一
般には主走査方向に関しては入力画素読取周期
を、副走査方向に関しては送り速度を入力画素サ
イズに応じて可変する方法がある。この場合、入
力読取画素サイズを可変するために、光学的なス
リツトを用いる。第１図はその一例を示してい
る。光源１から発した光は集光レンズ２により駆
動用モータ３で設定される可変スリツト４の面上
で焦点を結ぶ。対物レンズ５は可変スリツト４の
像を原稿６上に結びその反射光は採光レンズ７に
より光電変換素子８に加えられる。可変スリツト
４は画素サイズに応じて連続的に変化する物ある
いは代表値のみをもつた物等があるが、いずれも
光学的、機械的に複雑となるとともに、入力読取
画素サイズの変化範囲が広くなると対応できなく
なる。 また最近では光源としてレーザ光源を用いる場
合が多くなつている。第２図はその一例を示して
いる。レーザ光源９を発した光は駆動用モータ１
０により設定されている可変型ビームエクスパン
ダ１１により適当な光ビームサイズに広げられ対
物レンズ１２により、原稿１３上に入力読取画素
サイズに応じたビームスポツトを結ぶ。その反射
光は採光レンズ１４により光電変換素子１５に加
えられる。可変型ビームエクスパンダ１１は画素
サイズに応じた代表値のみを可変にする物が多
い。この場合も光学的・機械的に複雑、高価にな
る外、入力読取画素サイズの変化範囲が広くなる
と、非常に高価になり実用に適さなかつた。 上記のように従来か行なわれている方法では連
続調原画を任意に入力読取画素サイズで読取るに
は、いずれも問題があり、簡単で精度の高い読取
方式が要望されていた。 本発明は入力読取画素サイズに応じた光学的お
よび機械的な可変型スリツトを用いずに、単一の
ビームスポツト径のみで安価に、かつ広範囲な入
力読取画素サイズの読取ができるようにしたもの
である。 以下図面を用いて本発明の一実施例の構成を説
明する。第３図は本方式の原理を示している。 第３図ａは画素の一辺をａとする正方形の画素
から、画素の一辺を２ａとする正方形の画素まで
の任意のサイズの画素を読取るのに、画素の重心
に、その中心を置く円で表わした光ビームのスポ
ツトで読取ることを表わしている。これを入力読
取画素とする。画素サイズが２ａより大きくなる
と読取誤差が大きくなるので、第３図ｂで示すよ
うに、入力読取画素を４個合わせた形で読み取
り、その平均値を出力読取画素の画像信号レベル
とする。この読取方法では一辺が２ａから４ａま
での画素サイズを読取ることにする。さらに第３
図ｃは一辺が４ａから８ａの画素サイズを、入力
読取画素16個を合わせた形で読取り、また第３図
ｄでは一辺が８ａから１６ａの画素サイズを入力
読取画素64個を合わせた形で読取り、それぞれ平
均値を出力読取画素の画像信号レベルとすること
を示している。 この方式では読取用ビームスポツト径は図に円
で表わした一種類であり、また主走査および副走
査方向の走査線密度は１／ａから１／2aまでの
２倍の可変範囲のみで入力読取画素の一辺がａか
ら１６ａまで16倍の画素サイズの読取りができる
ことを示している。 以下に本発明特有の作用を、第４図、第５図を
用いてさらに詳しく説明する。 なお、第４図は入力読取画素から出力読取画
素を得る概念を示すものである。また、第５図
は読取手段の走査線密度を可変にすることによ
る、入力読取画素サイズの可変範囲を示してい
る。 第４図、第５図において、IX、IYは入力読取
画素サイズ（すなわち、主走査、副走査のサンプ
ルピツチ）、OX、OYは出力読取画素サイズ（す
なわち、主走査、副走査の目的出力ピツチ）、８
０はビームスポツト径を示す。 まず、出力読取画素サイズに応じて OX＝Ｍ・IX、OY＝Ｎ・IY ……(1) となるような、おおまかなＭ、Ｎを定める。 たとえば、第３図の場合には出力読取画素サイ
ズOX、OYが同図ａのａ〜２ａの範囲にあるの
ものに対しては、Ｍ＝Ｎ＝１とする。 同様に、 同図ｂの２ａ〜４ａの範囲……Ｍ＝Ｎ＝２ 同図ｃの２ａ〜４ａの範囲……Ｍ＝Ｎ＝４ 同図ｄの２ａ〜４ａの範囲……Ｍ＝Ｎ＝８ となる。なお、このＭ、Ｎの設定は粗い設定と言
える。すなわち、このＭ、Ｎを設定しても、上記
第１式は完全には満足されない。 そこで次に、上記第１式を満足すべき入力読取
画素サイズIX、IYを決定する。すなわち、第５
図にも示すように、 IXmin≦IX≦IXmax、 IYmin≦IY≦IYmax ……(2) ［但し、IXmin、IXmax、IYmin、IYmaxは、
読取手段のあらかじめ定められた主走査線密度の
範囲をLx₁〜Lx₂（Lx₁＜Lx₂）、また副走査線密度
の範囲をLy₁〜Ly₂（Ly₁＜Ly₂）とすると、 IXmin＝１／Lx₂、IXmax＝１／Lx₁ IYmin＝１／Ly₂、IYmax＝１／Ly₁ と表わすことができる。］ のIX、IYを定め、第１式を満足させる。この
IX、IYに基づき、上記第２式のIX、IYの範囲内
の走査線密度で読取手段を制御すればよい。（な
お、このIX、IYの設定は、上述のＭ、Ｎの設定
に対し、詳細設定と言える。） 以下は、公知の方法により、入力読取画素を複
数個合成し、その算術平均を求めることで、出力
読取画素の画像信号レベルを求めることができ
る。 この方式によれば、読取手段の走査線密度の範
囲を上記第２式にとどめても、実質上はその10倍
以上の読取手段の走査線密度に匹敵させることが
でき、またこの方式で実施した画像を記録した場
合、階調特性や先細部の連続性を維持でき、高品
位の読取変換が可能となる。 上記方式を応用した一例を以下に説明する。第
１表は第３図と対応して書かれており、画素サイ
ズを４段階に分けて読取るようにしている。

【表】 画素サイズは27μから432μまで、すなわち走査
線密度を940ライン／インチ（以下LPIと略す）
から58LPIまでとする。この場合例えば読取用ビ
ームスポツト径を34μとし、入力読取画素の一辺
をａ＝27μから2a＝54μとする。ｌは出力読取画
素サイズの区分用パラメータであり、ｍは出力読
取画素が一次元方向に何個の入力読取画素で構成
されているかを表わし、ｎは出力読取画素が全体
で何個の入力読取画素で構成されているかを表わ
し、次の関係にある。 ｍ＝2^l ｎ＝m² またこの装置では主走査および副走査用の機械
的および電気的機能として、940LPIから470LPI
までの間を要求される走査線密度で走査できれば
良い。読取手段の一部である光学的構成を第６図
に示す。ビーム光源１６を発した光は第２図に示
した原理にもとづくビームエクスパンダ１７を通
り対物レンズ１８で原稿１９上に所定のビームス
ポツトを結ぶ。原稿１９からの反射光は採光レン
ズ２０により光電変換素子２１に加えられる。第
６図の構成は第２図と比較して、構成が非常に簡
単になつていことが解る。 第６図はレーザを光源とした例を示したが、通
常のランプ光源でも簡単になることは同様であ
る。 次に本方式を実現するための光電変換素子以降
の電気回路の一例について以下に図面とともに説
明する。 第７図は本方式の電気回路の構成を、第８図は
本方式の電気回路の信号波形を示す。 第６図の光電変換素子２１の出力信号は第７図
の画像入力信号D₁となる。画像入力信号D₁はサ
ンプルホールド回路３１において主走査線密度に
より決定された画信号サンプリンングパルスC₁
によりサンプリングされて画像サンプル信号D₂
となり、アナログ・デジタル変換器３２に加えら
れる。アナログ・デジタル変換器３２は本実施例
では８ビツト構成のものが使われている。アナロ
グ・デジタル変換器３２は画像サンプリングパル
スC₁により変換動作を開始し、変換を終了する
と画像デジタル化信号D₃とともにアナログ・デ
ジタル変換終了信号C₂を発生する。なお、第６
図の光学系の構成とともに、以上のサンプルホー
ルド回路３１及びアナログ・デジタル変換器３２
の構成により、読取手段が形成される。 次に、画像デジタル化信号D₃はアナログ・デ
ジタル変換終了信号C₂により８ビツトラツチ３
３にラツチされ８ビツトゲート３４により制御さ
れた信号とともに主走査方向加算入力信号D₄，
D₁₀として11ビツト加算器３５に加えられる。加
算結果は主走査方向加算出力信号D₅として加算
結果ラツチ用パルスC₇により、11ビツトラツチ
３６にラツチされ、副走査方向加算入力信号D₆
となり14ビツト加算器３７に加えられるとともに
加算ゲート信号C₆で制御されている前記８ビツ
トゲート３４に加えられている。14ビツト加算器
３７には副走査方向加算入力信号としてD₆の他
にメモリ読出データラツチ用パルスC₈およびメ
モリ読出禁止信号C₉で制御されている14ビツト
ラツチ４１からの出力信号D₁₁も加えられてい
る。14ビツト加算器３７の加算結果は副走査方向
加算出力信号D₇となり、４回路８ビツトセレク
タ３８および14ビツトゲート４２に加えられる。
14ビツトゲート４２はメモリ書込データ制御ゲー
ト信号C₁₀により副走査方向加算出力信号D₇をメ
モリ書込信号D₁₃として画像一時記憶用メモリ４
４に加えられる。画像一時記憶用メモリ４４は主
走査用位相同期パルスC₁₁およびアドレス加算パ
ルスC₁₂で制御されているアドレスカウンタ４３
の出力であるメモリアドレス信号D₁₄とメモリ書
込・読出制御信号C₁₃により制御されており、出
力信号はメモリ読出信号D₁₂として前記14ビツト
ラツチ４１に加えられている。 ４回路８ビツトセレクタ３８は画素サイズ区分
変換信号C₁₄により14ビツトの副走査方向加算出
力信号D₇のうち必要な８ビツト分をとり出して
画素平均化信号D₈として出力する。８ビツトラ
ツチ３９は出力データラツチ信号C₁₅により画素
平均化信号D₈をラツチして、画素出力信号D₉と
して出力データラツチ信号C₁₅とともに出力する。 タイミングパルス発生回路４０はアナログ・デ
ジタル変換終了信号C₂、画素サイズ区分変換信
号C₃、主走査用位相同期パルスC₄およびタイミ
ングパルス発生用同期パルスC₅を入力信号とし
て加算ゲート信号C₆から出力データラツチ信号
C₁₅までのタイミングパルスを発生する。 次に第８図の信号波形とともに電気回路の動作
を説明する。第８図はｌ＝２の場合、すなわち第
３図のｃのように主走査方向に４画素加え込み更
に副走査方向に４走査線分加え込む場合である。
他のｌ＝０、１、３の場合でも加え込む数が違う
のみで、動作は同じである。全ての電気回路はタ
イミングパルス発生用同期パルスC₅に同期して
動作する。また第８図は副走査方向のライン１、
ライン２、ライン４の場合について区分して書か
れている。 どのラインの場合にも画像デジタル化信号D₃
はアナログ・デジタル変換終了信号C₂によつて
８ビツトラツチ３３にラツチされ主走査方向加算
入力信号D₄となる。１つのアナログ・デジタル
変換信号C₂によつて８ビツトラツチ３３にラツ
チされるデータが第３図の入力読取画素に対応し
ている。この入力読取画素に１から順に番号をつ
けて識別することにする。 まずライン１では１番目の画素が加算結果ラツ
チ用パルスC₇で11ビツトラツチ３６にラツチさ
れる時は８ビツトゲート３４は加算ゲート信号
C₆によつて開いていないので、11ビツトラツチ
３６にラツチされるデータは主走査方向加算出力
信号D₄そのものである。これをライン１の入力
読取画素１ということで１(1)とする。 次に２番目の画素が加算結果ラツチパルスC₇
で11ビツトラツチ３６にラツチされる時は８ビツ
トゲート３４は加算ゲート信号C₆によつて開い
ており、主走査方向加算入力信号D₁₀は11ビツト
ラツチ３６にラツチされている１(1)というデータ
が加えられているので、11ビツト加算器３５の出
力は２番目の画素と１番目の画素が加算された結
果となつている。したがつて11ビツトラツチ３６
にはライン１の１番目と２番目の出力読取画素の
加算結果がラツチされる。これを１（１＋２）と
表わすことにする。 同様にして11ビツトラツチ３６には３番目の加
算結果ラツチ用パルスC₇では１（１＋２＋３）
が、また４番目の時は１（１＋２＋３＋４）がラ
ツチされる。４番目の入力読取画素が加算され、
11ビツトラツチ３６にラツチされた後、メモリ書
込・読出制御信号C₁₃とメモリ書込データ制御信
号C₁₀は書込状態となり14ビツト加算器３７の出
力が画像一時記憶用メモリ４４に書込まれる。こ
の時14ビツトラツチ４１はメモリ読出禁止信号
C₉により禁止されているので、14ビツト加算器
３７の出力は副走査方向加算入力信号D₆そのま
まである。したがつて画像一時記憶用メモリ４４
には１（１＋２＋３＋４）というデータが記憶さ
れる。この時アドレスカウンタ４３は主走査用位
相同期パルスC₁₁によりリセツトされて、画像一
時記憶用メモリ４４の１番目の記憶番地になつて
いる。１番目のメモリ書込信号D₁₃が画像一時記
憶用メモリ４４に書込まれると、アドレス発生用
カウンタ４３はアドレス加算パルスC₁₂により１
だけカウントアツプされる。以上でライン１の最
初の画素を構成する４つの入力読取画素の加算値
が画像一時記憶用メモリ４４の１番目の番地に記
憶された。続いて２番目の画素を構成する５番目
から８番目までの入力読取画素を加算して画像一
時記憶用メモリ４４の２番目の番地に記憶するの
であるが、その動作は１番目の画素の場合と同様
である。以下同様にしてライン２の始まりを意味
する次の主走査用位相同期パルスC₁₁が加えられ
るまで続けられる。 ライン２では４番目の加算結果ラツチ用パルス
C₇で11ビツトラツチ３６のライン２の最初の４
つの入力読取画素の加算結果２（１＋２＋３＋４）
がラツチされるまではライン１と同様である。ラ
イン２ではメモリ読出禁止信号C₉は発生しない
ようになつており、11ビツトラツチ３６に加算結
果がラツチされる時にはメモリ読出データラツチ
用パルスC₈により14ビツトラツチ４１には画像
一時記憶用メモリ４４からのメモリ読出信号D₁₂
がラツチされる。この時アドレス発生用カウンタ
４３は主走査用位相同期パルスC₁₁によりリセツ
トされて画像一時記憶用メモリ４４の１番目の記
憶番地になつているのでメモリ読出信号D₁₂はラ
イン１で記憶しておいた１（１＋２＋３＋４）に
なつている。したがつて14ビツト加算器３７には
副走査方向加算入力信号D₆として２（１＋２＋３
＋４）が、同じくD₁₁として１（１＋２＋３＋４）
が加えられており副走査方向加算出力信号D₇は
１（１＋２＋３＋４）＋２（１＋２＋３＋４）とな
つている。この値がメモリ書込データ制御ゲート
信号C₁₀およびメモリ書込・読出制御信号C₁₃によ
り、メモリ書込信号D₁₃画像一時記憶用メモリ４
４に書込まれる。１番目のメモリ書込信号D₁₃が
画像一時記憶用メモリ４４に書込まれるとアドレ
スカウンタ４３はアドレス加算パルスC₁₂により
１だけカウントアツプされ次の読出・書込動作に
備える。以上でライン１とライン２の最初の画素
を構成する８つの入力読取画素の加算値が画像一
時記憶用メモリ４４の１番目の番地に記憶され
た。続いて番目の画素を構成する５番目から８番
目までの入力読取画素の加算結果を画像一時記憶
用メモリ４４の２番目の番地の内容と加算して再
度記憶するのであるがその動作は１番目の画素の
場合と同様である。以下同様にしてライン３の始
まりを意味する次の主走査用位相同期パルスC₁₁
が加えられるまで続けられる。 ライン３では処理されるデータが３番目のライ
ンであり画像一時記憶用メモリ４４に書込まれる
データが３ライン分の12個の入力読取画素の加算
値となること以外はライン２と同様の処理とな
る。 ライン４では４番目の加算結果と画像一時記憶
用メモリ４４からの読取データと加算されるまで
はライン２の動作と同じである。この時14ビツト
加算器３７からの出力である副走査方向加算出力
信号D₇は１（１＋２＋３＋４）＋２（１＋２＋３＋
４）＋３（１＋２＋３＋４）＋４（１＋２＋３＋４）
となつており画素サイズ区分変換信号C₁₄で制御
されている４回路８ビツトセレクタ３８により、
適当なビツトが選択され画素平均化信号D₈とな
り出力データラツチ信号C₁₅で８ビツトラツチ３
９にラツチされ画素出力信号D₉、すなわち出力
読取画素の画像信号レベルとなる。４回路８ビツ
トセレクタ３８は加算された画素信号を入力読取
画素の個数で割つて平均化するための物であり、
本発明の実施例では入力読取画素の個数の比が２
のベキ乗になつているので、画素信号の値を２進
数で表わした時には下のビツトからベキ乗の数だ
けのビツト数を切り捨てれば良い。ｌ＝０からｌ
＝３までの選択されるビツトの発生位置を第９図
に示す。Bn（ｎ＝１、……、14）はビツト位置を
示し、数の小さいほうが下のビツトである。ａは
ｌ＝０の時であり加算する入力読取画素は１個で
あるのでB₁からB₈をそのまま出力する。ｂはｌ
＝１の時であり、加算する入力読取画素は４個で
あるので下から２ビツト切捨ててB₃からB₁₀を選
択して出力する。ｃはｌ＝２の時であり、加算す
る入力読取画素は16個であるので下から４ビツト
切捨ててB₅からB₁₂を選択して出力する。ｄはｌ
＝３の時であり、加算する入力読取画素は64個で
あるので下から６ビツト切捨ててB₇からB₁₄を選
択して出力する。 以上の説明はｌ＝２、すなわち加算する入力読
取画素の数が16個の時を中心に説明したがｌ＝
０、１および３の時でも加算する入力読取画素の
数が違うのみで同様の動作となる。但しｌ＝０の
時は加算する個数が１個の特殊な場合で画像デジ
タル化信号D₃はそのままの形で画素出力信号D₉、
すなわち出力読取画素の画像信号レベルとして出
力される。 以下本発明を画像走査装置に適用した一実施例
に基づいて記載したが、本発明はこの実施例に限
定されるものではなく種々の応用例が考えられ
る。 例えば上記実施例では出力読取画素サイズ区分
を２のベキ乗で４段階に区分し、また画像入力よ
び出力時点でのデータのビツト幅を８ビツトとし
たがこれは任意の区分およびビツト幅で良い。 以上、本発明を画像走査装置に適用することに
より従来困難であつた10倍以上に及ぶ広範囲な走
査線密度に対応できるようになるとともに従来、
複雑で高価であつた走査線密度切換用の機械・光
学部が非常に簡単になるので、小型で安価な信頼
性の高い広範囲の走査線密度可変型の画像走査装
置を実現できる。

【図面の簡単な説明】

第１図は通常のランプ光源を用いた従来の走査
装置を示す概略図、第２図はレーザ光源を用いた
従来の走査装置を示す概略図、第３図ａ〜ｄ、第
４図及び第５図は本発明の画素読取方式の基本原
理を説明する図、第６図は本発明を適用した走査
装置の構成例を示す概略図、第７図は本発明を適
用した走査装置の電気回路の一実施例を説明する
ブロツク図、第８図は第７図の電気回路の信号波
形を説明する図、第９図ａ〜ｄは動作説明図であ
る。 １……ランプ光源、２……集光レンズ、３，１
０……駆動モータ、４……可変型スリツト、５，
１２，１３……対物レンズ、６，１３，１９……
原稿、７，１４，２０……採光レンズ、８，１
５，２１……光電変換素子、９，１６……レーザ
光源、１１……可変型ビーム・エクスパンダ、１
７……ビーム・エクスパンダ、３１……サンプ
ル・ホールド回路、３２……８ビツトアナログ・
デジタル変換器、３３，３９……８ビツトラツ
チ、３４……８ビツトゲート、３５……11ビツト
加算器、３６……11ビツトラツチ、３７……14ビ
ツト加算器、３８……４回路８ビツトセレクタ、
４０……タイミングパルス発生回路、４１……14
ビツトラツチ、４２……14ビツトゲート、４３…
…アドレスカウンタ、４４……画像一時記憶用メ
モリ、C₁……画信号サンプリングパルス、C₂…
…アナログ・デジタル変換終了信号、C₃，C₁₄…
…画素サイズ区分切換信号、C₄，C₁₁……主走査
用位相同期パルス、C₅……タイミングパルス発
生用同期パルス、C₆……加算ゲート信号、C₇…
…加算結果ラツチ用パルス、C₈……メモリ読出
データラツチ用パルス、C₉……メモリ読出禁止
信号、C₁₀……メモリ書込データ制御ゲート信号、
C₁₂……アドレス加算パルス、C₁₃……メモリ書
込・読出制御信号、C₁₅……出力データラツチ信
号、D₁……画像入力信号、D₂……画像サンプル
信号、D₃……画像デジタル化信号、D₄，D₁₀……
主走査方向加算入力信号、D₅……主走査方向加
算出力信号、D₆，D₁₁……副走査方向加算入力信
号、D₇……副走査方向加算出力信号、D₈……画
素平均化信号、D₉……画素出力信号、D₁₂……メ
モリ読出信号、D₁₃……メモリ書込信号、D₁₄…
…メモリアドレス信号。

Claims (1)

1. 【特許請求の範囲】 １ 主走査方向がLx₁〜Lx₂（但し、Lx₁＜Lx₂）、
   副走査方向がLy₁〜Ly₂（但し、Ly₁＜Ly₂）の、あ
   らかじめ定められた範囲内で走査線密度が可変
   で、かつ単一のビームスポツト径で原画を走査す
   る読取手段により得られる入力読取画素の画像信
   号レベルから、出力読取画素としての画像信号レ
   ベルを得る画像信号処理方式において、得るべき
   前記出力読取画素の画素サイズをOX、OYとし
   た場合に、 OX＝Ｍ・IX、OY〜Ｎ・IY １／Lx₂＜IX＜１／Lx₁ １／Ly₂＜IY＜１／Ly₁ （但し、係数Ｍ、Ｎは自然数。IX、IYは前記走
   査線密度に基づく入力読取画素の画素サイズ。）
   となるよう、Ｍ、Ｎ及びIX、IYを求め、その求
   めた入力読取画素の画素サイズIX、IYに基づい
   た走査線密度で前記読取手段により前記原画を走
   査して前記入力読取画素の画像信号レベルを得
   て、その後、 １／Ｍ×Ｎ・_M 〓ⁱ⁼¹ ・_N 〓^j=1 ［入力読取画素の画像信号レベル（ｉ、ｊ）］ の加算平均により領域（Ｍ・IX）×（Ｎ・IY）の
   当該出力読取画素の画像信号レベルを得る画像信
   号処理方式。 ２ Ｍ、ＮはＭ＝Ｎで、かつ１、２、４、８であ
   ることを特徴とする特許請求の範囲第１項記載の
   画像信号処理方式。 ３ 入力読取画素の画素サイズIX、IYの範囲は、 ２・IXmin＝IXmax、 ２・IYmin＝1Ymax で規定されていることを特徴とする特許請求の範
   囲第１項記載の画像信号処理方式。