JPH0141069B2 - - Google Patents
Info
- Publication number
- JPH0141069B2 JPH0141069B2 JP12318182A JP12318182A JPH0141069B2 JP H0141069 B2 JPH0141069 B2 JP H0141069B2 JP 12318182 A JP12318182 A JP 12318182A JP 12318182 A JP12318182 A JP 12318182A JP H0141069 B2 JPH0141069 B2 JP H0141069B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- shot
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 238000012806 monitoring device Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C25/00—Arrangements for preventing or correcting errors; Monitoring arrangements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明はオン信号及びオフ信号をワンシヨツト
信号として制御信号の立上り及び立下りタイミン
グに出力するように構成された時分割多重伝送シ
ステムの端末器に関するものである。
信号として制御信号の立上り及び立下りタイミン
グに出力するように構成された時分割多重伝送シ
ステムの端末器に関するものである。
第１図は一般的な時分割多重伝送システムの概
略構成を示し、中央制御監視装置５から導出され
た信号線６，６に対して多数の端末器７1〜７ｎ
を接続して構成され、中央制御監視装置５は第２
図ａに示すように、１端末当りに、スタートパル
スSP、アドレスデータAD、制御データCD、返
送待期パルスAPをパルス信号として送出してア
ドレスデータADで指定される任意の端末器７1〜
７ｎを呼び出し、この被呼出しの端末器７1〜７
ｎを制御データCDに基いて制御するとともに、
この被呼出し端末器７1〜７ｎから返送待期パル
スAPの期間中に第２図ｂのように返信信号が送
出されるものであり、中央制御監視装置５は上述
の動作を各端末器７1〜７ｎ毎にサイクリツクに
行つている。
略構成を示し、中央制御監視装置５から導出され
た信号線６，６に対して多数の端末器７1〜７ｎ
を接続して構成され、中央制御監視装置５は第２
図ａに示すように、１端末当りに、スタートパル
スSP、アドレスデータAD、制御データCD、返
送待期パルスAPをパルス信号として送出してア
ドレスデータADで指定される任意の端末器７1〜
７ｎを呼び出し、この被呼出しの端末器７1〜７
ｎを制御データCDに基いて制御するとともに、
この被呼出し端末器７1〜７ｎから返送待期パル
スAPの期間中に第２図ｂのように返信信号が送
出されるものであり、中央制御監視装置５は上述
の動作を各端末器７1〜７ｎ毎にサイクリツクに
行つている。
第３図はワンシヨツト信号としてオン信号及び
オフ信号を出力するようにした端末器７1〜７ｎ
の構成例を示し、信号線６から入力する信号は、
信号処理論理部８で信号処理され、番地判別部９
でアドレスデータADと、設定アドレス入力とが
一致するか否かを判別して自己が呼び出されたか
否かを判断し、制御信号判別部１０で制御データ
CDの内容に従つて各制御出力端に制御信号を出
力するとともに、監視入力返送部１１に入力する
各監視入力の状態を返信信号として信号線６上に
返送するものである。また制御信号判別部１０の
制御出力端に出力される制御信号は、オン用及び
オフ用のワンシヨツト回路１，２に入力され、制
御信号の立上り及び立下りのタイミングにワンシ
ヨツト信号としてオン信号及びオフ信号が出力さ
れるようにしてある。第４図はこのオン信号及び
オフ信号の出力回路部分の構成例を示すものであ
つて、ワンシヨツト回路１，２は、IC1，IC2と抵
抗R1，R2とコンデンサC1，C2とより構成され、
IC1，C2はＡ入力端に入力信号があつたときその
入力信号の立上りでトリガされ、Ｂ入力端に入力
信号があつたときその入力信号の立下りでトリガ
されることになるものであつて、そのＱ出力をワ
ンシヨツト回路１，２の出力としている。かくて
両ワンシヨツト回路１，２の出力は、トランジス
タTr1，Tr2のベースに入力され、リレーオンコ
イルRYON又はリレーオフコイルRYOFFを励磁す
るようにしてある。またワンシヨツト回路１，２
の出力パルス時間は、外付けの抵抗R1，R2とコ
ンデンサC1，C2との時定数で設定されるもので
あり、通常第５図に示すように充放電コントロー
ル１２、インバータ１３，１４、バツハ１５，１
６等により構成され、抵抗RxとコンデンサCxと
が外付けされる。かくてこの第５図回路にあつて
は、充放電コントロール回路１２のＡ，Ｂ入力端
に入力する信号の立上り又は立下りにより、コン
デンサCxの電荷を急速に放電した後充電させ、
コンデンサCxの両端に第６図ａのような電圧変
化を得るものであり、この放電から充電の期間に
おいてコンデンサCxの両端電圧をスレツシユホ
ールトレベルVTHで切り取り、第６図ｂに示すよ
うな時間巾T0の出力信号をＱ端子に生じるので
ある。以上より明らかなように、Ｑ端子に出力信
号（Ｈ信号）が生じるのは、コンデンサCxの充
電が完了するまでの間であり、Ｑ端子が“Ｌ”に
なるのはコンデンサCxの充電が完了していると
きである。ところがかかる回路構成の場合、電源
投入時においては、充放電コントロール１２に対
するコントロール入力に関係なく、このコンデン
サCxの充電完了までの間にＱ端子より“Ｈ”信
号が出力されてしまうことになる。そこで一般に
この種の時分割多重伝送システムの設置工事で
は、配線を完了してから電源を印加するのが普通
であるため、上述のような電源印加時における不
要なＱ端子の出力動作は、ワンシヨツト回路１，
２から不測のオン信号又はオフ信号を出力するこ
とを意味し、場合によつては危険な状態を引き起
すおそれがあるものである。
オフ信号を出力するようにした端末器７1〜７ｎ
の構成例を示し、信号線６から入力する信号は、
信号処理論理部８で信号処理され、番地判別部９
でアドレスデータADと、設定アドレス入力とが
一致するか否かを判別して自己が呼び出されたか
否かを判断し、制御信号判別部１０で制御データ
CDの内容に従つて各制御出力端に制御信号を出
力するとともに、監視入力返送部１１に入力する
各監視入力の状態を返信信号として信号線６上に
返送するものである。また制御信号判別部１０の
制御出力端に出力される制御信号は、オン用及び
オフ用のワンシヨツト回路１，２に入力され、制
御信号の立上り及び立下りのタイミングにワンシ
ヨツト信号としてオン信号及びオフ信号が出力さ
れるようにしてある。第４図はこのオン信号及び
オフ信号の出力回路部分の構成例を示すものであ
つて、ワンシヨツト回路１，２は、IC1，IC2と抵
抗R1，R2とコンデンサC1，C2とより構成され、
IC1，C2はＡ入力端に入力信号があつたときその
入力信号の立上りでトリガされ、Ｂ入力端に入力
信号があつたときその入力信号の立下りでトリガ
されることになるものであつて、そのＱ出力をワ
ンシヨツト回路１，２の出力としている。かくて
両ワンシヨツト回路１，２の出力は、トランジス
タTr1，Tr2のベースに入力され、リレーオンコ
イルRYON又はリレーオフコイルRYOFFを励磁す
るようにしてある。またワンシヨツト回路１，２
の出力パルス時間は、外付けの抵抗R1，R2とコ
ンデンサC1，C2との時定数で設定されるもので
あり、通常第５図に示すように充放電コントロー
ル１２、インバータ１３，１４、バツハ１５，１
６等により構成され、抵抗RxとコンデンサCxと
が外付けされる。かくてこの第５図回路にあつて
は、充放電コントロール回路１２のＡ，Ｂ入力端
に入力する信号の立上り又は立下りにより、コン
デンサCxの電荷を急速に放電した後充電させ、
コンデンサCxの両端に第６図ａのような電圧変
化を得るものであり、この放電から充電の期間に
おいてコンデンサCxの両端電圧をスレツシユホ
ールトレベルVTHで切り取り、第６図ｂに示すよ
うな時間巾T0の出力信号をＱ端子に生じるので
ある。以上より明らかなように、Ｑ端子に出力信
号（Ｈ信号）が生じるのは、コンデンサCxの充
電が完了するまでの間であり、Ｑ端子が“Ｌ”に
なるのはコンデンサCxの充電が完了していると
きである。ところがかかる回路構成の場合、電源
投入時においては、充放電コントロール１２に対
するコントロール入力に関係なく、このコンデン
サCxの充電完了までの間にＱ端子より“Ｈ”信
号が出力されてしまうことになる。そこで一般に
この種の時分割多重伝送システムの設置工事で
は、配線を完了してから電源を印加するのが普通
であるため、上述のような電源印加時における不
要なＱ端子の出力動作は、ワンシヨツト回路１，
２から不測のオン信号又はオフ信号を出力するこ
とを意味し、場合によつては危険な状態を引き起
すおそれがあるものである。
本発明は上述の点に鑑みて提供したものであつ
て、不用意にオン信号やオフ信号が出力されるの
を防止し、誤動作による危険の発生のおそれをな
くした時分割多重伝送システムの端末器を提供す
ることを目的とするものである。
て、不用意にオン信号やオフ信号が出力されるの
を防止し、誤動作による危険の発生のおそれをな
くした時分割多重伝送システムの端末器を提供す
ることを目的とするものである。
以下本発明の一実施例を図面により詳述する。
第７図は本発明の一実施例回路を示し、ワンシヨ
ツト回路１，２に夫々対応して第１、第２のアン
ドゲート３，４を設け、これらアンドゲート３，
４の一方の入力端に夫々対応するワンシヨツト回
路１，２のＱ出力を入力するとともに、他方の入
力端に夫々他方のワンシヨツト回路２，１の出
力（反転出力）を入力し、さらにオン信号用のア
ンドゲート３の出力を第３のアンドゲート１７の
一方の入力端に入力し、このアンドゲート１７の
他方の入力端に制御信号を入力するようにしてあ
り、アンドゲート１７の出力をオン用のトランジ
スタTr1のベースに、アンドゲート４の出力をオ
フ用のトランジスタTr2のベースに夫々接続して
ある。またオン用のワンシヨツト回路１の出力時
間巾がオフ用のワンシヨツト回路２の出力時間巾
よりも長くなるようにしてある。
第７図は本発明の一実施例回路を示し、ワンシヨ
ツト回路１，２に夫々対応して第１、第２のアン
ドゲート３，４を設け、これらアンドゲート３，
４の一方の入力端に夫々対応するワンシヨツト回
路１，２のＱ出力を入力するとともに、他方の入
力端に夫々他方のワンシヨツト回路２，１の出
力（反転出力）を入力し、さらにオン信号用のア
ンドゲート３の出力を第３のアンドゲート１７の
一方の入力端に入力し、このアンドゲート１７の
他方の入力端に制御信号を入力するようにしてあ
り、アンドゲート１７の出力をオン用のトランジ
スタTr1のベースに、アンドゲート４の出力をオ
フ用のトランジスタTr2のベースに夫々接続して
ある。またオン用のワンシヨツト回路１の出力時
間巾がオフ用のワンシヨツト回路２の出力時間巾
よりも長くなるようにしてある。
かくてこの第７図実施例回路にあつては、電源
投入の際、第８図のタイムチヤートに示すよう
に、初期状態において両ワンシヨツト回路１，２
のＱ出力は前述のようにともに“Ｈ”となる。そ
こでアンドゲート３，４を設け、夫々他方のワン
シヨツト回路２，１の出力をゲート信号として
所用のオン信号及びオフ信号を得るようにしたも
のであり、これによりオン信号又はオフ信号の一
方が動作中であればその動作中のワンシヨツト回
路１，２の出力は必らず“Ｌ”であるため、他
方のオフ信号又はオン信号の出力動作を禁止する
ことができるものであり、オン信号及びオフ信号
が同時に出力される誤動作を防止できるものであ
る。また一般に両ワンシヨツト回路１の各回路定
数にばらつきが全くなく、出力時間巾が全く同一
である場合には上述の動作により完全に誤動作を
防止できるのであるが、例えば第８図ａにおいて
実線で示すワンシヨツト回路１のコンデンサC1
の端子電圧V1の変化と、同図において破線で示
すワンシヨツト回路２のコンデンサC2の端子電
圧V2の変化との間にばらつきがあるとき、同図
ｂ，ｃのワンシヨツト回路１のＱ，出力と、同
図ｄ，ｅのワンシヨツト回路２のＱ，出力との
間で△ｔの時間差を生じる。従つて前述の出力禁
止を解除した際、時定数が長い方のワンシヨツト
回路１，２は、更に△ｔだけ動作してしまうこと
になるため、オン信号用のワンシヨツト回路１の
方がオフ信号用のワンシヨツト回路よりも長く動
作するように夫々の時定数を設定し、上述の△ｔ
のとき必らずオン信号が出力されるようにしてあ
る。更に上述の△ｔの出力時間に対して、制御信
号そのものをゲート信号として使うため、アンド
ゲート１７を設けてその一方の入力端にアンドゲ
ート３の出力を入力するとともに他方の入力端に
制御信号を入力するようにしたものであり、従つ
て回路電源投入時における制御信号が“Ｌ”のと
きのオン信号の出力動作が禁止され、部品のばら
つきによる誤動作をも防止できるものである。
投入の際、第８図のタイムチヤートに示すよう
に、初期状態において両ワンシヨツト回路１，２
のＱ出力は前述のようにともに“Ｈ”となる。そ
こでアンドゲート３，４を設け、夫々他方のワン
シヨツト回路２，１の出力をゲート信号として
所用のオン信号及びオフ信号を得るようにしたも
のであり、これによりオン信号又はオフ信号の一
方が動作中であればその動作中のワンシヨツト回
路１，２の出力は必らず“Ｌ”であるため、他
方のオフ信号又はオン信号の出力動作を禁止する
ことができるものであり、オン信号及びオフ信号
が同時に出力される誤動作を防止できるものであ
る。また一般に両ワンシヨツト回路１の各回路定
数にばらつきが全くなく、出力時間巾が全く同一
である場合には上述の動作により完全に誤動作を
防止できるのであるが、例えば第８図ａにおいて
実線で示すワンシヨツト回路１のコンデンサC1
の端子電圧V1の変化と、同図において破線で示
すワンシヨツト回路２のコンデンサC2の端子電
圧V2の変化との間にばらつきがあるとき、同図
ｂ，ｃのワンシヨツト回路１のＱ，出力と、同
図ｄ，ｅのワンシヨツト回路２のＱ，出力との
間で△ｔの時間差を生じる。従つて前述の出力禁
止を解除した際、時定数が長い方のワンシヨツト
回路１，２は、更に△ｔだけ動作してしまうこと
になるため、オン信号用のワンシヨツト回路１の
方がオフ信号用のワンシヨツト回路よりも長く動
作するように夫々の時定数を設定し、上述の△ｔ
のとき必らずオン信号が出力されるようにしてあ
る。更に上述の△ｔの出力時間に対して、制御信
号そのものをゲート信号として使うため、アンド
ゲート１７を設けてその一方の入力端にアンドゲ
ート３の出力を入力するとともに他方の入力端に
制御信号を入力するようにしたものであり、従つ
て回路電源投入時における制御信号が“Ｌ”のと
きのオン信号の出力動作が禁止され、部品のばら
つきによる誤動作をも防止できるものである。
本発明は上述のように、両ワンシヨツト回路の
出力を夫々対応する第１、第２のアンドゲートの
一方の入力端に入力するとともに、これら第１、
第２のアンドゲートの他方の入力端に夫々他方の
ワンシヨツト回路の反転出力を入力してあるの
で、オン信号とオフ信号とが同時に出力される不
都合を確実に防止し、また前記制御信号とオン信
号用の上記第１のアンドゲートの出力とを第３の
アンゲートに夫々入力して上記制御信号の入力時
にのみ上記第１のアンドゲートの出力を第３のア
ンドゲートを介して取り出してオン信号を得るよ
うにしてるから、電源投入時のように制御信号が
入力しない状態ではオン信号の出力動作を禁止す
ることができるから、部品のばつきなどがあつて
も不要な動作の発生をも防止できる効果を有する
ものである。
出力を夫々対応する第１、第２のアンドゲートの
一方の入力端に入力するとともに、これら第１、
第２のアンドゲートの他方の入力端に夫々他方の
ワンシヨツト回路の反転出力を入力してあるの
で、オン信号とオフ信号とが同時に出力される不
都合を確実に防止し、また前記制御信号とオン信
号用の上記第１のアンドゲートの出力とを第３の
アンゲートに夫々入力して上記制御信号の入力時
にのみ上記第１のアンドゲートの出力を第３のア
ンドゲートを介して取り出してオン信号を得るよ
うにしてるから、電源投入時のように制御信号が
入力しない状態ではオン信号の出力動作を禁止す
ることができるから、部品のばつきなどがあつて
も不要な動作の発生をも防止できる効果を有する
ものである。
第１図は一般的な時分割多重伝送システムの概
略図、第２図ａ，ｂは同上の伝送波形の波形図、
第３図は同上の端末器のブロツク図、第４図は従
来の端末器の出力回路部の回路図、第５図は同上
のワンシヨツト回路の回路例図、第６図ａ，ｂは
同上のタイムチヤート、第７図は本発明一実施例
の出力回路部の回路図、第８図ａ〜ｅは同上のタ
イムチヤートであり、１，２はワンシヨツト回
路、３，４，１７はアンドゲートである。
略図、第２図ａ，ｂは同上の伝送波形の波形図、
第３図は同上の端末器のブロツク図、第４図は従
来の端末器の出力回路部の回路図、第５図は同上
のワンシヨツト回路の回路例図、第６図ａ，ｂは
同上のタイムチヤート、第７図は本発明一実施例
の出力回路部の回路図、第８図ａ〜ｅは同上のタ
イムチヤートであり、１，２はワンシヨツト回
路、３，４，１７はアンドゲートである。
Claims (1)
- １ 受信された制御信号の立上り及び立下りで
夫々動作するオン用及びオフ用のワンシヨツト回
路を具備し、これらオン用及びオフ用のワンシヨ
ツト回路より夫々オン信号及びオフ信号を出力す
るようにした時分割多重伝送システムの端末器に
おいて、上記両ワンシヨツト回路の出力を夫々対
応する第１、第２のアンドゲートの一方の入力端
に入力するとともに、これら第１、第２のアンド
ゲートの他方の入力端に夫々他方のワンシヨツト
回路の反転出力を入力し、前記制御信号とオン信
号用の上記第１のアンドゲートの出力とを第３の
アンドゲートに夫々入力して上記制御信号の入力
時にのみ上記第１のアンドゲートの出力を第３の
アンドゲートを介して取り出してオン信号を得る
ようにして成ることを特徴とする時分割多重伝送
システムの端末器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12318182A JPS5913494A (ja) | 1982-07-15 | 1982-07-15 | 時分割多重伝送システムの端末器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12318182A JPS5913494A (ja) | 1982-07-15 | 1982-07-15 | 時分割多重伝送システムの端末器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5913494A JPS5913494A (ja) | 1984-01-24 |
| JPH0141069B2 true JPH0141069B2 (ja) | 1989-09-01 |
Family
ID=14854190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12318182A Granted JPS5913494A (ja) | 1982-07-15 | 1982-07-15 | 時分割多重伝送システムの端末器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913494A (ja) |
-
1982
- 1982-07-15 JP JP12318182A patent/JPS5913494A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5913494A (ja) | 1984-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0010882B1 (en) | A switching circuit | |
| EP0184758B1 (en) | Vehicle height adjusting device | |
| US5929672A (en) | Power on reset circuit and one chip microcomputer using same | |
| US5587866A (en) | Power-on reset circuit | |
| US5440220A (en) | Battery discharge control circuit | |
| US4397281A (en) | Electronic control device for an automobile | |
| KR970706144A (ko) | 차량 승객용 전자 안전 장치(Electric safety apparatus for passenger) | |
| US5568342A (en) | Apparatus and method for protecting an amplifier circuit | |
| JPH0141069B2 (ja) | ||
| US3659214A (en) | Pulse regenerating circuit | |
| US7124005B2 (en) | Electronic control unit having hold circuit and method therefor | |
| US4012645A (en) | Timing circuit | |
| JPH0832428A (ja) | リセット回路 | |
| US4452220A (en) | Electronically controlled ignition system | |
| JPH0644032B2 (ja) | 半導体集積回路装置 | |
| JPS6334487B2 (ja) | ||
| JPH0143650Y2 (ja) | ||
| JPH05206811A (ja) | リセット制御回路 | |
| JPH0122367Y2 (ja) | ||
| JPS6349816Y2 (ja) | ||
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JPH0453452B2 (ja) | ||
| JPS6080314A (ja) | ワンシヨツト回路 | |
| JPS6313551Y2 (ja) | ||
| SU1061147A1 (ru) | Устройство дл включени и перезапуска микропроцессора при сбо х питани |