JPH0141037B2 - - Google Patents

Info

Publication number
JPH0141037B2
JPH0141037B2 JP331983A JP331983A JPH0141037B2 JP H0141037 B2 JPH0141037 B2 JP H0141037B2 JP 331983 A JP331983 A JP 331983A JP 331983 A JP331983 A JP 331983A JP H0141037 B2 JPH0141037 B2 JP H0141037B2
Authority
JP
Japan
Prior art keywords
layer
thick film
insulating layer
circuit board
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP331983A
Other languages
English (en)
Other versions
JPS59129455A (ja
Inventor
Heikichi Tanei
Nobuyuki Sugishita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP331983A priority Critical patent/JPS59129455A/ja
Publication of JPS59129455A publication Critical patent/JPS59129455A/ja
Publication of JPH0141037B2 publication Critical patent/JPH0141037B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
〔発明の利用分野〕 本発明は厚膜混成集積回路板に関する。特に、
その高密度小型化を図り得る厚膜混成集積回路板
に関するものである。 〔従来技術〕 厚膜混成集積回路板は通例、セラミツク基板上
に厚膜ペーストをスクリーン印刷し、配線導体や
抵抗体等を形成し、これに半導体素子その他の電
子部品を搭載して構成される。このような厚膜混
成集積回路板は、電子機器の小型化のために広く
用いられている。 ところが計算機やテレビ、ラジオ、ビデオ、ビ
デオカメラその他携帯用音響機器などの小型化が
進むに従い、厚膜混成集積回路にもより一層の小
型化が要求されるようになつて来た。 この要求を満たすため、従来、配線導体ととも
に抵抗体をも多層化した厚膜混成集積回路が製作
されている。これは一般に、第1図に例示する如
き構造になつており、セラミツク基板1上に第1
層配線導体2を形成し、これに接続するように設
けた第1層抵抗体3を絶縁層4で被覆し、その上
に第2層配線導体5を形成し、これを接続するよ
うに第2抵抗体6を設けて成る。 従来は上記絶縁層として、850℃〜950℃で焼成
される結晶化ガラスが使用されていた。このため
第1層抵抗体3はこの結晶化ガラスとの反応及び
高温での再焼成の影響によつて、設計値に対する
抵抗体変動が大きく、従つて抵抗値精度が悪いと
いう欠点があつた。 この欠点を解決する技術として、本発明者ら
は、前記絶縁層として第1層抵抗体と反応しない
低融点結晶化ガラス(鉛元素を含む)を使用する
ことを見い出し、この技術は既に提案済である
(特願昭55−149414号)。 しかしながらこの技術においてもなお、第2層
配線導体の半田付け性が悪く、このため生産歩留
りが悪いという問題点が残つている。 〔発明の目的〕 本発明の目的は、上記した従来技術の欠点・問
題点を一掃して、抵抗値精度が優れ、しかも第2
層配線導体の半田付け性の良好な厚膜混成回路基
板を提供することにある。 〔発明の概要〕 この目的を達成するため、本発明者らは第1層
抵抗体及び第2層抵抗体と反応しない絶縁層材料
を種々検討した。その結果、絶縁層材料として、
550℃〜650℃の結晶化温度を有する鉛元素を含ま
ない結晶化ガラスを使用することにより、この目
的が達成されることが判明した。 即ち一般に、結晶化ガラスの結晶化温度は軟化
点温度付近にあるので、低い結晶化温度をもつ結
晶化ガラスには、そのガラス成分として軟化温度
を低くするための酸化鉛(PbO)が多量に含まれ
ている。この酸化鉛を含んだ結晶化ガラスを前記
絶縁層材料として使用した場合、第2層配線導体
との反応が起こりやすく、かつ第2層配線導体の
半田付け性が悪いことがわかり、よつてかかる知
見に基づいて、上記のことに到達したものであ
る。 このように、本発明の厚膜混成回路板は、その
絶縁層の材料として、550℃〜650℃の結晶化温度
を有し、鉛元素を含まない結晶化ガラスを使用し
て構成する。結晶化温度が550℃よりかなり低い
ものは、組成的に適切なものが作成しにくく、一
方結晶化温度が650℃よりかなり高いものは、絶
縁層の焼成温度も同じく650℃より高くなり、こ
のため第1層抵抗体との反応が起こりやすく、焼
成に伴う抵抗値変化が急激に増大して、実用に供
するのが困難である。よつて結晶化温度として
は、概ね550℃〜650℃の範囲にあるものが最も有
効である。 好ましい実施の態様として、結晶化ガラスの組
成が下記の範囲にあるものを、好適に使用でき
る。その組成は、 SiO2 5〜20(wt%) Al2O3 0.5〜10 ZnO 52〜65 B2O3 15〜30 Na2O/K2O/Li2O 0.1〜2 MgO/CaO/BaO 0.5〜10 TiO2/SnO2 0〜5 F 0〜2 である。 このような組成範囲が好ましい理由を、各成分
毎に記すと、以下の通りである。 SiO2:5%より少ないと熔融時の粘度が低く、
ガラス化しにくい。20%より多いと結晶化温度
が高くなり好ましくない。 Al2O3:0.5%より少ないと適切な粘度特性が得ら
れない。10%より多いと結晶化温度が高くな
る。 ZnO:55%より少ないと十分な結晶化が起らな
い。65%を越えると適切な粘度特性得られな
い。 B2O3:15%より少ないと軟化温度が高くなる。
30%より多いと、結晶化特性が低下する。 R1 2O(Na2O、K2O及び/又はLi2O):フラツクス
剤として用いるが、0.1%より少ないと効果は
期待できない。2%を越えると耐湿性が悪くな
る。 R2O(MgO、CaO及び/又はBaO):ガラス熔解
性向上の目的で使用する。0.5%より少ないと
効果はない。10%より多いと熱膨張係数が大き
くなりすぎ、好ましくない。 R3O2(TiO2及び/又はSnO2):必須成分ではない
が、本成分の導入により化学的耐久性(耐水性
等)の改善効果が有る。5%を越える量を入れ
ても効果は期待できない。 F:フラツクス剤として用いるが、必須成分では
ない。2%を越える量を入れると熱膨張係数が
大きくなりすぎ、好ましくない。 〔発明の実施例〕 以下本発明の具体例に実施例につき、その内の
いくつかを詳細に説明する。 実施例 1 本実施例は、構造的には第1図に断面で示した
一般の厚膜混成集積回路板と同様に具体化するも
のであるが、以下述べる試作においては、絶縁層
4までの形成を行い、主に第1層抵抗体3の抵抗
値変化の調査に供したので、その状態を示す第2
図を参照して説明する。 即ち、この厚膜集積回路板は、セラミツク基板
1上に第1層配線導体2と第1層抵抗体3とを形
成し、これをおおうように絶縁層4を形成し、こ
の絶縁層4の上に第2層配線導体5と第2層抵抗
体6を形成して成り、その内の絶縁層4を、550
℃〜650℃の結晶化温度でしかも鉛元素を含まな
い結晶化ガラスを材料として使用する構成するも
のである。 本例ではかかる結晶化ガラスとして、第1表に
示す各種組成のもの(各々結晶化温度は550℃、
600℃、650℃)を用いて、所期の効を得た。 本例の回路板は、次のようにして製造できる。 96%アルミナ基板1にAg/Pd系導体ペースト
を印刷し、850℃で焼成して、抵抗体の端子(第
1層配線導体)2を形成した。この基板1に、シ
ート抵抗10kΩ/□のRuO2系抵抗ペーストを印
刷し、850℃で焼成し、さらにその上に第1表に
示す各種組成の結晶化ガラスを有機ビヒクル(テ
ルピネオールにエチルセルロースを溶解させたも
の)と混練し、ペースト化したものを印刷し、各
種ガラスに応じて、第2表に示す温度で焼成し
た。これによつて、第1層抵抗体3と、これをお
おう絶縁層4を形成する。 各種結晶化ガラスを被覆した時の第1層抵抗体
3の抵抗体としての変化率を、各ガラス種毎に第
2表に示す。変化率は、ガラス被覆前の抵抗値を
基準とし、ガラス被覆後の抵抗値の変化率として
求めた。 また、本試作では形成に至つていないが、回路
板を完成するには第2層抵抗体6とその端子(第
2層配線導体)5を設けるので、この第2層抵抗
体5の形成を想定して、その形成のための条件と
同じ条件で、つまり結晶化ガラスの焼成後更に
600℃で再焼成し、この時の抵抗値変化率(ガラ
ス被覆前の抵抗値を基準)をも示した。 第2表から明らかなように、本実施例の如く結
晶化ガラスを絶縁層4に用いた場合には、焼成時
の抵抗値変化が少なく、従つて第1層抵抗体に優
れた精度をもつものが得られる。
【表】
【表】 この第2表からわかるように、本実施例によれ
ば、絶縁層の下の第1層抵抗体の抵抗値変化を小
さくでき、ガラス組成No.1のもので−8.0〜−3.0
%、No.2のもので−3.0〜−1.0%、No.3のもので
+9〜+10%の範囲であり、各種ガラス材料すべ
てで考えても、抵抗値変化は±10%以内に抑える
ことができる。従つてその抵抗率変化を見込ん
で、レーザ及びサンドブラストによつてトリミン
グすることにより、高精度の抵抗値を必要とする
抵抗体を多数有する高密度厚膜混成集積回路板を
構成することができる。 実施例 2 本例では主として、第2層配線導体5の半田付
け性の効果を調べた。このため、本例において
は、第3図の如く第2層配線導体5まで形成した
試作品を用いて、各種検査を行つた。 本例においては、次のように試験を行つた。 96%アルミナ基板1に、実施例1で使用したの
と同じ組成のガラスペーストを印刷し、第3表に
示す温度で焼成して、絶縁層4を得た。その後、
Ag/Pd系導体ペースト(ソーダ石灰ガラス基板
用またはほうろう被覆金属基板用として市販され
ているもの)を印刷し、第3表に示す温度で焼成
し、第2層配線導体5を形成した。 この第2層配線導体5の半田付け性を測定し
て、その結果をも第3表に示すものである。 半田付け性は、以下に記す半田拡がりと接着強
度とで評価した。即ち、半田拡がりは、第2層配
線導体に半田フラツクスを塗布した後、半田円柱
(4mm〓、2.5mmt、60Sn/40Pb)を載せ、230℃で
その半田円柱を熔融した時の、その拡がり径であ
る。一方、接着強度は、この第2層配線導体に銅
線(0.5mm〓)を半田付けし、その銅線を引張つた
時、半田付け部がはく離するに要する引張り荷重
である。この双方による、半田付け性の測定結果
を第3表に示してある。 この第3表には、比較のため、絶縁層としての
結晶化ガラスを形成しない場合、つまりアルミナ
基板に直接Ag/Pd系導体ペーストを印刷・焼成
した場合の測定結果も示す。
〔発明の効果〕
上述の如く本発明の厚膜混成集積回路板は、配
線導体とともに抵抗体も多層化することにより小
型化という基本的な要求を満たすとともに、抵抗
値精度が高く、更に第2層配線導体への半田付け
性も良好であるという効果を有するもので、在来
の技術の欠点・問題点を一掃した、きわめて有利
なものということができる。 なお、当然のことではあるが、本発明は図示の
構造や、上記説明の組成物等にのみ限定されるも
のではない。
【図面の簡単な説明】
第1図は一般に高密度厚膜混成集積回路板の断
面図、第2図及び第3図はそれぞれ本発明の各実
施例を説明するための断面構成図である。 1……セラミツク基板、2……第1層配線導
体、3……第1層抵抗体、4……絶縁層、5……
第2層配線導体、6……第2層抵抗体。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツク基板上に第1層配線導体と第1層
    抵抗体とを形成し、これらの少なくとも一部を被
    覆して絶縁層を形成し、さらにこの絶縁層の上に
    第2層配線導体と第2層抵抗体とを形成して成る
    厚膜混成集積回路板において、前記絶縁層の材料
    として、550℃〜650℃の結晶化温度を有し、しか
    も鉛元素を含まない結晶化ガラスを使用すること
    を特徴とする厚膜混成集積回路板。 2 前記結晶化ガラスが重量%表示で、 SiO2 5〜20wt% Al2O3 0.5〜10 ZnO 52〜65 B2O3 15〜30 Na2O K2O Li2O 0.1〜2 MgO CaO BaO 0.5〜10 TiO2 SnO2 0〜5 F 0〜2 の組成を有するものであることを特徴とする特許
    請求の範囲第1項に記載の厚膜混成集積回路板。
JP331983A 1983-01-14 1983-01-14 厚膜混成集積回路板 Granted JPS59129455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP331983A JPS59129455A (ja) 1983-01-14 1983-01-14 厚膜混成集積回路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP331983A JPS59129455A (ja) 1983-01-14 1983-01-14 厚膜混成集積回路板

Publications (2)

Publication Number Publication Date
JPS59129455A JPS59129455A (ja) 1984-07-25
JPH0141037B2 true JPH0141037B2 (ja) 1989-09-01

Family

ID=11554032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP331983A Granted JPS59129455A (ja) 1983-01-14 1983-01-14 厚膜混成集積回路板

Country Status (1)

Country Link
JP (1) JPS59129455A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231903A (ja) * 1985-08-01 1987-02-10 株式会社東芝 絶縁層用材料

Also Published As

Publication number Publication date
JPS59129455A (ja) 1984-07-25

Similar Documents

Publication Publication Date Title
US4650923A (en) Ceramic article having a high moisture proof
JP2952303B2 (ja) 複合型回路装置
US4835038A (en) Substrate coated with multiple thick films
US6436316B2 (en) Conductive paste and printed wiring board using the same
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JP3754748B2 (ja) スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
KR100228147B1 (ko) 절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로
JPH01252548A (ja) ガラスセラミックス組成物
JPH0817671A (ja) 導電性ペースト
JPS6253031B2 (ja)
US4927711A (en) Hybrid circuits and thick film dielectrics used therein
JPH0141037B2 (ja)
JP2898121B2 (ja) 導体ぺーストおよび配線基板
KR0166446B1 (ko) 절연체용 글래스 조성물, 절연체 페이스트, 및 후막 인쇄 회로
JPH03134905A (ja) 銅ペースト
JPH0514363B2 (ja)
JPH0558201B2 (ja)
JPH06342965A (ja) セラミックス回路基板及びその製造方法
JP2941002B2 (ja) 導体組成物
JPS623039A (ja) 絶縁層用材料
JPH0368485B2 (ja)
JPH04328207A (ja) 導体組成物および配線基板
JP2760035B2 (ja) 厚膜回路基板
JPS624354A (ja) 厚膜多層基板の製造方法
JPH0548225A (ja) 導体ペースト