JPH0136689B2 - - Google Patents

Info

Publication number
JPH0136689B2
JPH0136689B2 JP57134767A JP13476782A JPH0136689B2 JP H0136689 B2 JPH0136689 B2 JP H0136689B2 JP 57134767 A JP57134767 A JP 57134767A JP 13476782 A JP13476782 A JP 13476782A JP H0136689 B2 JPH0136689 B2 JP H0136689B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
inp
thermal deformation
diffraction grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57134767A
Other languages
English (en)
Other versions
JPS5925216A (ja
Inventor
Junichi Kinoshita
Hajime Okuda
Yutaka Uematsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP13476782A priority Critical patent/JPS5925216A/ja
Publication of JPS5925216A publication Critical patent/JPS5925216A/ja
Publication of JPH0136689B2 publication Critical patent/JPH0136689B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、蒸気圧の高い元素を含む化合物半導
体基板表面に形状的な加工を施したのちに高温熱
処理するに際して、加工表面形状の熱変形を防止
するようにした方法に関する。
〔発明の技術的背景とその問題点〕 蒸気圧の高い元素を含む化合物半導体結晶、例
えばInP基板上に液相成長法等により結晶成長を
行う場合、結晶成長を行う前の高温待機中に蒸気
圧の高いＰの熱解離によつてInP基板の表面が荒
れてしまう。これを防ぐ手法として従来、基板と
同じInP結晶で基板表面を覆う方法、フオスフイ
ン（PH3）を雰囲気中に流す方法或いはSn―In
―Ｐ融液を用いる方法等の基板表面に燐圧を加え
る方法が用いられている。
しかしながら、この種の方法にあつては次のよ
うな問題があつた。すなわち、表面にＶ字状溝や
回折格子等の加工を施したInP基板上に結晶成長
を行う場合、上述した燐圧を過剰に加える方法を
用いると、結晶成長以前の高温待機中に上記加工
された表面形状が変形を起こし加工の精度が十分
に活かされないと云う問題がある。例えば、第１
図のａに示す如くInP基板２の表面上に周期2000
〔Å〕、深さ500〔Å〕の回折格子を形成したのち、
InP基板２の表面をInP結晶で覆う方法を用いて
水素雰囲気中610〔℃〕、40分の高温待機を行つた
ところ、InP基板１の表面が同図ｂに示す如く平
坦化する事実が判明した。そして、回折格子２の
深さは100〔Å〕以下となつた。発振波長を制御す
る分布帰還型（DFB）レーザ等の作製において
は、回折格子を刻んだInP基板上に結晶成長を行
う必要があるが、この場合熱変形による回折格子
の平坦化のために回折格子による光帰還が起こら
なくなる虞れがある。このように従来、高温待機
中における加工表面状の熱変形が大きな問題とな
つていた。
一方、加工された基板表面にSiO2等の保護膜
を形成することにより加工表面の熱変形を防止す
ることは可能であるが、この場合SiO2膜上で結
晶成長が行われないので、結晶成長を必要とする
プロセスには適用できない。
〔発明の目的〕
本発明の目的は、高温待機中における熱変形を
防止することができ、化合物半導体基板の加工表
面形状を損うことなく所望の高温プロセスを行い
得る化合物半導体の熱変形防止方法を提供するこ
とにある。
〔発明の概要〕
熱変形の生じる原因に関しては明確にはその機
構が解明されていないが、熱解離を起こす元素の
半導体基板に対する分圧が熱変形に大きな影響を
与えることは事実である。前述したInP基板上の
回折格子の高温待機中での熱変形（平坦化）現象
を例にすると、前記第１図ｂに示す如く回折格子
２の凹部にInPの再結晶化が起こることによつて
平坦化が進行していた。この再結晶化が気相中の
Ｐの分圧の介在によるものであるため、再結晶化
を防止するにはInP基板表面に対する雰囲気中の
燐圧を再結晶化が進行する燐圧より小さく抑える
必要がある。また、本発明者等の検討によれば、
従来InPでカバーすることにより、基板表面の大
きな荒れは防止できるが、表面に形状的加工を施
した場合、凸部の表面エネルギーが凹部より高
く、そのため相対的に凸部のＰ飛散が多くなつて
残つたInが凹凸を平坦化するものと考えられる。
本発明はこのような点に着目し、InPや
InGaAsP等の化合物半導体基板の表面に形状的
な加工を施したのち、この半導体基板に高温熱処
理を施すに際し、GaAsで被覆すると共に、上記
半導体基板と被覆材料との間に緩衝空間を設ける
ようにした方法である。
〔発明の効果〕
本発明によれば、形状的な加工が施された基板
表面の熱変形を最小に抑えることができ、加工形
状を損うことなく結晶成長を含む次の高温プロセ
スを行うことができる。したがつて、回折格子を
必要とするDFBレーザ、その他基板表面に形状
的な加工を施す必要のある各種の半導体素子の製
造プロセスに適用して絶大なる効果を発揮する。
〔発明の実施例〕
以下、本発明を（100）InP基板上に回折格子
を形成したのち、水素雰囲気中600〔℃〕、40分の
熱処理を行つた場合の実例により説明する。な
お、本実施例においては高温待機の後に結晶成長
を行いDFBレーザを作製する状況下で行つたも
のである。
まず、InP基板１の表面上に周期2000〔Å〕、深
さ500〔Å〕の回折格子２を形成した。この回折格
子２の形成には２光束干渉法および湿式エツチン
グ法を用いた。次いで、上記InP基板１を第２図
に示す如くカーボングラフアイト製横型スライド
ボート３に形成された凹部４に収容し、その上に
GaAs結晶カバー５を被せた。このとき、InP基
板１とGaAs結晶カバー５との間には100〔μm〕
程度の間〓が存在しており、これらの間に緩衝空
間６が形成される。その後、水素雰囲気中600
〔℃〕、40分の熱処理を行つたところ、InP基板１
上の回折格子２の熱変形は殆んど生じなかつた。
またInP基板１の表面荒れは無視できる程小さい
ものであつた。
一方、従来方法では前記GaAs結晶カバー５の
代りにInP基板１からの燐の熱解離を防ぐ目的で
InP結晶カバーを用いているのであるが、この場
合本実施例と同一条件下で高温放置を行つたとこ
ろ、InP基板１上の回折格子２はInPの再結晶化
によつて前記第１図ｂに示す如く平坦化されるの
が確認された。
このように本実施例によれば、InP基板１の構
成元素である蒸気圧の高いＰを含まず、かつ処理
温度で分解しない安定な材料よりなるGaAs結晶
カバー５を用い、InP基板１の表面を覆うと共に
基板１とカバー５との間に緩衝空間６を形成して
いるので、基板１表面におけるＰの分圧をInPの
再結晶化が進行する分圧より僅かに小さくするこ
とが可能である。したがつて、InP基板１上に再
結晶化する元素の供給源が基板１表面からのみと
なり、緩衝空間６の体積によつてInP基板２の表
面の熱変形を極めて小さくすることができる。ま
た、GaAsカバーにより形状的加工部の熱変形が
防止できるメカニズムの詳細は明確ではないが、
Asが影響しているものと考えられる。そして、
本実施例のように続いて連続多層結晶成長を行う
場合、この結晶成長後も回折格子２が保存される
ので、回折格子２の光帰還が極めて強いDFBレ
ーザを作製することが可能である。また、InP基
板１の表面を除く部分をボート３で密着保護して
いるので、基板２自身からの熱解離を最小にする
ことができる等の効果を奏する。
なお、本発明は上述した実施例に限定されるも
のではない。例えば、高温放置時の雰囲気として
アルゴンと水素との混合気体を用いてもよい。こ
の場合、アルゴン原子がInP基板からのＰの拡散
を抑えて熱解離を防ぐため、より一層効果的であ
る。さらに、回折格子の不必要な基板表面領域を
SiO2膜等で密着保護することにより、InPからの
Ｐの熱解離をより少なくすることが可能である。
また、InP基板に限らずInGaAsP、その他Ｐを含
有する各種の化合物半導体に適用することが可能
である。さらに、加工形状も回折格子に限らずＶ
字状溝、その他の形状に適用することが可能であ
る。要するに本発明は、その要旨を逸脱しない範
囲で、種々変形して実施することができる。
【図面の簡単な説明】
第１図ａ，ｂは従来方法の問題点を説明するた
めのものでａはInP基板上に回折格子を形成した
状態を示す断面図、ｂは上記InP基板を熱処理し
た後の状態を示す断面図、第２図は本発明の一実
施例を説明するためのものでボートの凹部にInP
基板を収容保持しその上部をGaAs結晶カバーで
覆つた状態を示す断面図である。 １…InP基板（化合物半導体基板）、２…回折
格子、３…スライドボート、４…凹部、５…
GaAs結晶カバー（被覆材料）、６…緩衝空間。

Claims (1)

  1. 【特許請求の範囲】 １ Ｐを含有する化合物半導体層の表面に形状的
    な加工を施したのちこの化合物半導体層に熱処理
    を施すに際し、前記化合物半導体層の加工表面を
    所定体積の空間を介してGaAs結晶で被覆するこ
    とを特徴とする化合物半導体の熱変形防止方法。 ２ 前記化合物半導体層は、その加工表面以外を
    熱解離を起こし難い結晶或いは非晶質で密着保護
    されることを特徴とする特許請求の範囲第１項記
    載の化合物半導体の熱変形防止方法。 ３ 前記化合物半導体層は、InP層若しくは
    InGaAsP層であることを特徴とする特許請求の
    範囲第１項記載の化合物半導体の熱変形防止方
    法。 ４ 前記形状的な加工は、回折格子を形成するこ
    とを特徴とする特許請求の範囲第１項記載の化合
    物半導体の熱変形防止方法。
JP13476782A 1982-08-03 1982-08-03 化合物半導体の熱変形防止方法 Granted JPS5925216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13476782A JPS5925216A (ja) 1982-08-03 1982-08-03 化合物半導体の熱変形防止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13476782A JPS5925216A (ja) 1982-08-03 1982-08-03 化合物半導体の熱変形防止方法

Publications (2)

Publication Number Publication Date
JPS5925216A JPS5925216A (ja) 1984-02-09
JPH0136689B2 true JPH0136689B2 (ja) 1989-08-02

Family

ID=15136082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13476782A Granted JPS5925216A (ja) 1982-08-03 1982-08-03 化合物半導体の熱変形防止方法

Country Status (1)

Country Link
JP (1) JPS5925216A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0486235B1 (en) * 1990-11-14 1996-05-15 Konica Corporation Color image forming method
US5234783A (en) * 1991-12-16 1993-08-10 Eastman Kodak Company Method of selectively glossing toner images
FR2982071B1 (fr) * 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49110271A (ja) * 1973-02-21 1974-10-21
JPS5513909B2 (ja) * 1972-09-27 1980-04-12

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513909U (ja) * 1978-07-07 1980-01-29

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513909B2 (ja) * 1972-09-27 1980-04-12
JPS49110271A (ja) * 1973-02-21 1974-10-21

Also Published As

Publication number Publication date
JPS5925216A (ja) 1984-02-09

Similar Documents

Publication Publication Date Title
JPS58501014A (ja) ＩｎＧａＡｓＰ／ＩｎＰヘテロ構造中の光学的平担面の選択性エツチング法
GB2144337A (en) Process for epitaxial growth
JPH0136689B2 (ja)
US4073676A (en) GaAs-GaAlAs semiconductor having a periodic corrugation at an interface
US4902644A (en) Preservation of surface features on semiconductor surfaces
CA1292548C (en) Preservation of surface features on semiconductor surfaces
JPS6348438B2 (ja)
Schilling et al. Deformation‐free overgrowth of reactive ion beam etched submicron structures in InP by liquid phase epitaxy
US4629532A (en) Method of growing InGaAsP on InP substrate with corrugation
JPH0217519B2 (ja)
US4662983A (en) Multiple meltback procedure for LPE growth on InP
US4468258A (en) Method of controlling the partial pressure of at least one substance mixture or mixture of substances
JPS6355232B2 (ja)
KR940007591B1 (ko) 화합물 반도체를 이용한 광전소자의 제조방법
JPS61111522A (ja) 液相エピタキシヤル成長装置
JPH02148873A (ja) 半導体装置の製造方法
JP2751954B2 (ja) 化合物半導体微細パターンの形成方法
JPH0330288B2 (ja)
JPH058568B2 (ja)
JPH0214320B2 (ja)
JPH0310222B2 (ja)
JPH0538062Y2 (ja)
JPS6216517A (ja) 化合物半導体の製造方法
JPS6021956B2 (ja) 半導体層の液相成長方法
JPS5943815B2 (ja) エピタキシヤル成長法