JPH01321706A - 定電流発生回路 - Google Patents
定電流発生回路Info
- Publication number
- JPH01321706A JPH01321706A JP63154900A JP15490088A JPH01321706A JP H01321706 A JPH01321706 A JP H01321706A JP 63154900 A JP63154900 A JP 63154900A JP 15490088 A JP15490088 A JP 15490088A JP H01321706 A JPH01321706 A JP H01321706A
- Authority
- JP
- Japan
- Prior art keywords
- current
- mos
- constant current
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＬＳＩ内部で使用する定電流源に関するもので
あり、特に外部低電位電源近傍で定電流を発生するのに
有効な定電流発生回路に関する。
あり、特に外部低電位電源近傍で定電流を発生するのに
有効な定電流発生回路に関する。
［従来の技術］
外部低電位電源（ＶｔＥ＝−５，２Ｖ）近傍で定電流を
発生する従来の定電流発生回路には例えば特願昭６２−
５２０８０に示されたものがある。これを第６図に示す
。
発生する従来の定電流発生回路には例えば特願昭６２−
５２０８０に示されたものがある。これを第６図に示す
。
第６図の定電流発生回路は、第１の定電流源１゜ＭＯＳ
カレントミラー回路２、およびバイポーラ・カレントミ
ラー回路３で構成される。
カレントミラー回路２、およびバイポーラ・カレントミ
ラー回路３で構成される。
第１の定電流ＷＡ１では、抵抗Ｒ２と直列接続されたダ
イオードＤ１〜Ｄ３の一定の両端電圧がＶＥＥとバイポ
ーラトランジスタＱ４のベースとの間に与えられること
により定電流Ｉｌ、を発生している。
イオードＤ１〜Ｄ３の一定の両端電圧がＶＥＥとバイポ
ーラトランジスタＱ４のベースとの間に与えられること
により定電流Ｉｌ、を発生している。
定電施工。の電流値は、バイポーラトランジスタＱ４の
エミッタに接続された抵抗Ｒ８により調整できる。
エミッタに接続された抵抗Ｒ８により調整できる。
カレントミラー回路は、例えば同一電源に結線された入
力、出力のトランジスタのゲート同志を接続し、また入
力トランジスタのゲートとドレインを接続するなどによ
り、入力トランジスタに所要電流を流すに伴い出力トラ
ンジスタの電流を所定電流に制御することを可能にする
ものである。
力、出力のトランジスタのゲート同志を接続し、また入
力トランジスタのゲートとドレインを接続するなどによ
り、入力トランジスタに所要電流を流すに伴い出力トラ
ンジスタの電流を所定電流に制御することを可能にする
ものである。
第６図におけるＭＯＳカレントミラー回路２はＭＯＳト
ランジスタＴ２に流れる電流■。をＭＯＳトランジスタ
Ｔ工に伝達し、ＭＯＳトランジスタＴ□により定電施工
、をバイポーラトランジスタＱ１に供給する。
ランジスタＴ２に流れる電流■。をＭＯＳトランジスタ
Ｔ工に伝達し、ＭＯＳトランジスタＴ□により定電施工
、をバイポーラトランジスタＱ１に供給する。
バイポーラ・カレントミラー回路３は、バイポーラトラ
ンジスタＱ□に流れる電施工□をバイポーラトランジス
タＱ２に伝達し、バイポーラトランジスタＱ２のコレク
タより定電施工２を発生する。
ンジスタＱ□に流れる電施工□をバイポーラトランジス
タＱ２に伝達し、バイポーラトランジスタＱ２のコレク
タより定電施工２を発生する。
しかし所定電流の定電流を得るのに好適な上記の定電流
回路にも次のような問題があり、その解決を要する課題
あった。
回路にも次のような問題があり、その解決を要する課題
あった。
［発明が解決しようとする課題］
上記の回路において、ＭＯＳカレントミラー回路を構成
するＭＯＳトランジスタＴ１．Ｔ、の電流・電圧特性（
ドレイン電流対ドレイン電圧）が飽和領域において傾き
を持つ場合、ＭＯＳトランジスタＴ、のドレイン電圧ｖ
２がＭＯＳトランジスタＴ１のドレイン電圧Ｖ工より大
きくなると、各ＭＯＳトランジスタのチャネル幅を等し
くしても、ＭＯＳトランジスタＴ１に流れる電施工、が
ＭＯＳトランジスタＴ２に流れる電流Ｉ０に等しくなら
なくなり、所定電流による定電流源を得るうえで不都合
な問題があった。
するＭＯＳトランジスタＴ１．Ｔ、の電流・電圧特性（
ドレイン電流対ドレイン電圧）が飽和領域において傾き
を持つ場合、ＭＯＳトランジスタＴ、のドレイン電圧ｖ
２がＭＯＳトランジスタＴ１のドレイン電圧Ｖ工より大
きくなると、各ＭＯＳトランジスタのチャネル幅を等し
くしても、ＭＯＳトランジスタＴ１に流れる電施工、が
ＭＯＳトランジスタＴ２に流れる電流Ｉ０に等しくなら
なくなり、所定電流による定電流源を得るうえで不都合
な問題があった。
この問題はカレントミラー回路にＭＯＳトランジスタを
用いた場合に限らない。
用いた場合に限らない。
本発明はトランジスタのカレントミラー回路におけるこ
のような問題を解決し、変動の小さい定電流源を外部低
電源近傍で得る定電流発生回路を提供することを目的と
する。
のような問題を解決し、変動の小さい定電流源を外部低
電源近傍で得る定電流発生回路を提供することを目的と
する。
［課題を解決するための手段］
上記の目的を達成するため本発明では、トランジスタで
構成したカレントミラー回路の入力に定電流源を接続し
、該カレントミラー回路の出力に定電流出力を供給する
定電流発生回路において、上記カレントミラー回路の出
力を負荷素子を介して出力することとした。
構成したカレントミラー回路の入力に定電流源を接続し
、該カレントミラー回路の出力に定電流出力を供給する
定電流発生回路において、上記カレントミラー回路の出
力を負荷素子を介して出力することとした。
負荷素子は、外部電源電圧の電圧変動や温度変動または
その組合せ等に対応して所定の定電流出力を得るために
抵抗やダイオード素子を用いるなど適宜選択し得る。
その組合せ等に対応して所定の定電流出力を得るために
抵抗やダイオード素子を用いるなど適宜選択し得る。
［作 用コ
本発明でトランジスタで構成したカレントミラー回路の
出力を負荷素子を介して出力することとしたことは、カ
レントミラー回路の入力および出力トランジスタの電圧
・電流特性を同一条件に設定することを可能にするもの
で、したがってカレントミラー回路の入力電流を定電流
にすることで出力を所定電流の定電流にすることを可能
にするものである。
出力を負荷素子を介して出力することとしたことは、カ
レントミラー回路の入力および出力トランジスタの電圧
・電流特性を同一条件に設定することを可能にするもの
で、したがってカレントミラー回路の入力電流を定電流
にすることで出力を所定電流の定電流にすることを可能
にするものである。
負荷素子として、外部電源電圧の電圧変動や温度変動ま
たはその組合せ等に対応して所定の定電流出力を得るた
めに抵抗やダイオード素子を用いるなど適宜選択するこ
とにより所要の上記の設定が可能になる。
たはその組合せ等に対応して所定の定電流出力を得るた
めに抵抗やダイオード素子を用いるなど適宜選択するこ
とにより所要の上記の設定が可能になる。
［実施例］
第１図は外部低電位電源近傍で定電流を発生する定電流
発生回路への本発明の実施例であって、負荷素子を抵抗
Ｒ１で実現した回路である。
発生回路への本発明の実施例であって、負荷素子を抵抗
Ｒ１で実現した回路である。
第１の定電流ＷＸ１、ＭＯＳカレントミラー回路２、お
よびバイポーラ・カレントミラー回路３からなる。
よびバイポーラ・カレントミラー回路３からなる。
第１の定電流源１およびＭＯＳカレントミラー回路２は
従来回路と同一回路であり、バイポーラトランジスタＱ
４のコレクタがＭｏＳトランジスタＴ１．Ｔ２のゲート
およびＭＯＳトランジスタＴ２のドレインに接続されて
いる。ＭＯＳトランジスタＴ１のドレインは抵抗Ｒ３に
接続され、抵抗Ｒ１を介してバイポーラ・カレントミラ
ー回路のバイポーラトランジスタＱ１のコレクタに定電
流Ｉ、／を供給している。バイポーラ・カレントミラー
回路３も従来回路と同一回路であり、バイポーラトラン
ジスタＱ１に流れる電流１１′をバイポーラトランジス
タＱ２に伝達し、バイポーラトランジスタＱ２のコレク
タより定電施工２′を発生している。
従来回路と同一回路であり、バイポーラトランジスタＱ
４のコレクタがＭｏＳトランジスタＴ１．Ｔ２のゲート
およびＭＯＳトランジスタＴ２のドレインに接続されて
いる。ＭＯＳトランジスタＴ１のドレインは抵抗Ｒ３に
接続され、抵抗Ｒ１を介してバイポーラ・カレントミラ
ー回路のバイポーラトランジスタＱ１のコレクタに定電
流Ｉ、／を供給している。バイポーラ・カレントミラー
回路３も従来回路と同一回路であり、バイポーラトラン
ジスタＱ１に流れる電流１１′をバイポーラトランジス
タＱ２に伝達し、バイポーラトランジスタＱ２のコレク
タより定電施工２′を発生している。
第１図において本発明の動作説明を行なう。
以下では、バイポーラトランジスタＱいＱ２のエミッタ
面積が等しい場合について説明する。バイポーラトラン
ジスタのエミッタ面積が異なる場合は、供給電流はエミ
ツタ面積比に比例するため同様に説明できる。
面積が等しい場合について説明する。バイポーラトラン
ジスタのエミッタ面積が異なる場合は、供給電流はエミ
ツタ面積比に比例するため同様に説明できる。
第１の定電流源１で定電施工。が発生すると、ＭＯＳカ
レントミラー回路のダイオード接続されたＭｏＳトラン
ジスタＴ、のドレイン電圧ｖ２が。
レントミラー回路のダイオード接続されたＭｏＳトラン
ジスタＴ、のドレイン電圧ｖ２が。
しきい値電圧近傍に設定される。このときＭＯＳトラン
ジスタＴ１のゲート電圧にも、ＭＯＳトランジスタＴ２
のゲート電圧が印加される。ＭＯＳトランジスタＴ１の
ドレインには、抵抗Ｒ１が接続されているため、ＭＯＳ
トランジスタＴ４のドレイン電圧Ｖ□がＭＯＳトランジ
スタＴ２のドレイン電圧ｖ２と等しくなるように抵抗値
を設定すれば、ＭＯＳトランジスタＴ１に流れる電流１
１′をＭＯＳトランジスタＴ２に流れる電流Ｉ０に等し
くすることができる。バイポーラトランジスタＱ２に流
れる電流Ｂｌは、カレントミラー接続によりバイポーラ
トランジスタＱ８に流れる電流１ 、ｔに等しい電流を
発生することができる。
ジスタＴ１のゲート電圧にも、ＭＯＳトランジスタＴ２
のゲート電圧が印加される。ＭＯＳトランジスタＴ１の
ドレインには、抵抗Ｒ１が接続されているため、ＭＯＳ
トランジスタＴ４のドレイン電圧Ｖ□がＭＯＳトランジ
スタＴ２のドレイン電圧ｖ２と等しくなるように抵抗値
を設定すれば、ＭＯＳトランジスタＴ１に流れる電流１
１′をＭＯＳトランジスタＴ２に流れる電流Ｉ０に等し
くすることができる。バイポーラトランジスタＱ２に流
れる電流Ｂｌは、カレントミラー接続によりバイポーラ
トランジスタＱ８に流れる電流１ 、ｔに等しい電流を
発生することができる。
第２図は抵抗Ｒ１を挿入した場合のＭＯＳカレントミラ
ー回路の電流値の外部電源変動依存性を示したものであ
る。縦軸は、ＭＯＳカレントミラー回路の出力電流値工
、ｌと入力電流値■。の誤差を示したものであり、横軸
は、外部電源電圧を示したものである。第２歯よりＭＯ
Ｓカレントミラー回路とバイポーラ・カレントミラー回
路の間に抵抗Ｒ１を挿入することにより、ＭＯＳカレン
トミラー回路の電流伝達誤差を１０％以下に抑えること
ができる。
ー回路の電流値の外部電源変動依存性を示したものであ
る。縦軸は、ＭＯＳカレントミラー回路の出力電流値工
、ｌと入力電流値■。の誤差を示したものであり、横軸
は、外部電源電圧を示したものである。第２歯よりＭＯ
Ｓカレントミラー回路とバイポーラ・カレントミラー回
路の間に抵抗Ｒ１を挿入することにより、ＭＯＳカレン
トミラー回路の電流伝達誤差を１０％以下に抑えること
ができる。
第３図は本発明の第２の実施例であって、温度変動によ
る定電流源の変動を抑えるために、負荷素子として直列
接続されたダイオードＤ４〜Ｄ、を接続した回路である
。
る定電流源の変動を抑えるために、負荷素子として直列
接続されたダイオードＤ４〜Ｄ、を接続した回路である
。
まず、温度が低温側に変動した場合を説明する。
第１の定電流源１の電流値工。は、ダイオードＤ１〜Ｄ
３の接合電圧が大きくなるため増加する。
３の接合電圧が大きくなるため増加する。
定電流源１．が増加すると、ＭＯＳカレントミラー回路
のＭＯＳトランジスタＴ２のドレイン電圧およびＭＯＳ
トランジスタＴＬ、Ｔ２のゲート電圧ｖ２が負側に大き
くなる。このとき、ＭＯＳトランジスタＴ１のドレイン
に接続されたダイオードＤ４．Ｄ、の接合電圧が大きく
なるため、ＭｏＳトランジスタＴ工のドレイン電圧Ｖ工
の負電圧が小さくなり、ＭＯＳトランジスタＴ１に流れ
る電流が抑制される。
のＭＯＳトランジスタＴ２のドレイン電圧およびＭＯＳ
トランジスタＴＬ、Ｔ２のゲート電圧ｖ２が負側に大き
くなる。このとき、ＭＯＳトランジスタＴ１のドレイン
に接続されたダイオードＤ４．Ｄ、の接合電圧が大きく
なるため、ＭｏＳトランジスタＴ工のドレイン電圧Ｖ工
の負電圧が小さくなり、ＭＯＳトランジスタＴ１に流れ
る電流が抑制される。
つぎに、温度が高温側に変動した場合を説明する。
第１の定電流源１の電流値■。は、ダイオードＤ１〜Ｄ
３の接合電圧が小さくなるため減少する。
３の接合電圧が小さくなるため減少する。
定電流源工。が減少すると、ＭＯＳカレントミラー回路
のＭＯＳトランジスタＴ２のドレイン電圧およびＭＯＳ
トランジスタＴいＴ２のゲート電圧ｖ２の負電圧小さく
なる。このとき、ＭＯＳトランジスタＴ１のドレインに
接続されたダイオードＤ４．Ｄｓの接合電圧が小さくな
るため、ＭＯＳトランジスタＴ１のドレイン電圧ｖ１が
負側に大きくなり、ＭＯＳトランジスタＴ工に流れる電
施工、′が増加する。
のＭＯＳトランジスタＴ２のドレイン電圧およびＭＯＳ
トランジスタＴいＴ２のゲート電圧ｖ２の負電圧小さく
なる。このとき、ＭＯＳトランジスタＴ１のドレインに
接続されたダイオードＤ４．Ｄｓの接合電圧が小さくな
るため、ＭＯＳトランジスタＴ１のドレイン電圧ｖ１が
負側に大きくなり、ＭＯＳトランジスタＴ工に流れる電
施工、′が増加する。
第４図はＭＯＳカレントミラー回路の電流値の温度変動
依存性を示したものである。縦軸は、ＭｏＳカレントミ
ラー回路の出力電流値１．／と入力電流値工。の誤差を
示したものであり、横軸は温度を示したものである。第
４図より、ＭＯＳカレントミラー回路とバイポーラ・カ
レントミラー回路の間にダイオードを挿入することによ
り誤差が小さくなり、温度変動によるＭＯＳカレントミ
ラー回路の電流伝達特性を約５％以下に抑えられること
がわかる。また、ダイオードを挿入することにより、誤
差が正の傾きを持つことがわかる。これは、第１の定電
流源工。が温度の上昇とともに減少するため、カレント
ミラー電流Ｉ□′が定電流を発生していることを意味し
ている。
依存性を示したものである。縦軸は、ＭｏＳカレントミ
ラー回路の出力電流値１．／と入力電流値工。の誤差を
示したものであり、横軸は温度を示したものである。第
４図より、ＭＯＳカレントミラー回路とバイポーラ・カ
レントミラー回路の間にダイオードを挿入することによ
り誤差が小さくなり、温度変動によるＭＯＳカレントミ
ラー回路の電流伝達特性を約５％以下に抑えられること
がわかる。また、ダイオードを挿入することにより、誤
差が正の傾きを持つことがわかる。これは、第１の定電
流源工。が温度の上昇とともに減少するため、カレント
ミラー電流Ｉ□′が定電流を発生していることを意味し
ている。
第５図は、第３図に示す定電流発生回路の定電流値工２
′の電源電圧・温度変動依存性を示したものである。縦
軸は、バイポーラ・カレントミラー回路の出力電流値■
、Ｉと第１の定電流源工。の誤差を示したものであり、
横軸は温度を示したものであり、パラメータは電源電圧
である。第３図の定電流発生回路を用いることにより、
第１の定電流源との誤差を１５％以内に抑えることがで
きる。
′の電源電圧・温度変動依存性を示したものである。縦
軸は、バイポーラ・カレントミラー回路の出力電流値■
、Ｉと第１の定電流源工。の誤差を示したものであり、
横軸は温度を示したものであり、パラメータは電源電圧
である。第３図の定電流発生回路を用いることにより、
第１の定電流源との誤差を１５％以内に抑えることがで
きる。
なお、第１図におけるトランジスタの使い方は図示のも
のに限るものではない。例えばカレントミラー回路３は
ＮＭＯＳトランジスタで置き換えられるし、カレントミ
ラー回路２はＰＮＰパイポ−ラトランジスタで置き換え
られる。また定電流発生回路としてはカレントミラー回
路３を省略することもできる。
のに限るものではない。例えばカレントミラー回路３は
ＮＭＯＳトランジスタで置き換えられるし、カレントミ
ラー回路２はＰＮＰパイポ−ラトランジスタで置き換え
られる。また定電流発生回路としてはカレントミラー回
路３を省略することもできる。
［効 果］
以上説明したように、本発明によれば、トランジスタの
カレントミラー回路により、変動の小さな定電流源が得
られる０本回路は、外部電源電圧が小さくなった場合の
バイポーラ差動１９ＴＩＩｉＴ回路の定電流源として有
用である。
カレントミラー回路により、変動の小さな定電流源が得
られる０本回路は、外部電源電圧が小さくなった場合の
バイポーラ差動１９ＴＩＩｉＴ回路の定電流源として有
用である。
第１図は本発明の第１の実施例であり、第２図は第１図
に示す定電流発生回路の電流値の電源変動依存性を示し
たものである。第３図は本発明の第２の実施例であり、
第４図、第５図は第３図に示す定電流発生回路の電流値
の温度・電源変動依存性を示したものであり、第６図は
従来の定電流発生回路である。 １・・・第１の定電流源 ２・・・ＭＯＳカレントミラー回路 ３・・・バイポーラ・カレントミラー回路Ｔ１〜Ｔ２・
・・ＭｏＳトランジスタ Ｑ□〜Ｑ４・・・バイポーラトランジスタＲ工〜Ｒ３・
・・負荷抵抗 Ｄ工〜Ｄ５・・・ダイオード
に示す定電流発生回路の電流値の電源変動依存性を示し
たものである。第３図は本発明の第２の実施例であり、
第４図、第５図は第３図に示す定電流発生回路の電流値
の温度・電源変動依存性を示したものであり、第６図は
従来の定電流発生回路である。 １・・・第１の定電流源 ２・・・ＭＯＳカレントミラー回路 ３・・・バイポーラ・カレントミラー回路Ｔ１〜Ｔ２・
・・ＭｏＳトランジスタ Ｑ□〜Ｑ４・・・バイポーラトランジスタＲ工〜Ｒ３・
・・負荷抵抗 Ｄ工〜Ｄ５・・・ダイオード
Claims (1)
- トランジスタで構成したカレントミラー回路の入力に定
電流源を接続し、該カレントミラー回路の出力に定電流
出力を供給する定電流発生回路において、上記カレント
ミラー回路の出力を負荷素子を介して出力することを特
徴とする定電流発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154900A JP2740650B2 (ja) | 1988-06-24 | 1988-06-24 | 定電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154900A JP2740650B2 (ja) | 1988-06-24 | 1988-06-24 | 定電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01321706A true JPH01321706A (ja) | 1989-12-27 |
| JP2740650B2 JP2740650B2 (ja) | 1998-04-15 |
Family
ID=15594416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154900A Expired - Lifetime JP2740650B2 (ja) | 1988-06-24 | 1988-06-24 | 定電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740650B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349307A (en) * | 1992-02-19 | 1994-09-20 | Nec Corporation | Constant current generation circuit of current mirror type having equal input and output currents |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146111A (ja) * | 1982-02-24 | 1983-08-31 | Yokogawa Hokushin Electric Corp | 定電流回路 |
-
1988
- 1988-06-24 JP JP63154900A patent/JP2740650B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146111A (ja) * | 1982-02-24 | 1983-08-31 | Yokogawa Hokushin Electric Corp | 定電流回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349307A (en) * | 1992-02-19 | 1994-09-20 | Nec Corporation | Constant current generation circuit of current mirror type having equal input and output currents |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2740650B2 (ja) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
| JP3287001B2 (ja) | 定電圧発生回路 | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JPH0621727A (ja) | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス | |
| US5583425A (en) | Voltage comparator with controlled output current proportional to difference voltage | |
| KR101443178B1 (ko) | 전압제어회로 | |
| JPH0365716A (ja) | 定電圧回路 | |
| JP2000124744A (ja) | 定電圧発生回路 | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| CN112306129B (zh) | 参考电压产生电路 | |
| JPH01321706A (ja) | 定電流発生回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2830578B2 (ja) | 定電流発生回路 | |
| JP3644156B2 (ja) | 電流制限回路 | |
| JPH01288911A (ja) | ＢｉＣＭＯＳ基準電圧発生器 | |
| JPH0413692Y2 (ja) | ||
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JP2545374B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| JP2797767B2 (ja) | 半導体集積回路 | |
| JPH0415716A (ja) | 定電圧源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |