JPH01316881A - Image processing device - Google Patents
Image processing deviceInfo
- Publication number
- JPH01316881A JPH01316881A JP14938588A JP14938588A JPH01316881A JP H01316881 A JPH01316881 A JP H01316881A JP 14938588 A JP14938588 A JP 14938588A JP 14938588 A JP14938588 A JP 14938588A JP H01316881 A JPH01316881 A JP H01316881A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image processing
- processing
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000006870 function Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
- 238000003706 image smoothing Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、画像処理分野における画像処理装置に関し
、特に複数の画像処理を柔軟に行なうことができる画像
処理装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing apparatus in the field of image processing, and particularly to an image processing apparatus that can flexibly perform a plurality of image processes.
第3図は従来の画像処理装置の構成図で、同図において
、(1)は装置全体を制御するため各種演算動作を行な
うc P U 、 (2)はメインメモリ、(3)は
画像取り込み用のカメラ、(4)は該カメラ(3)にて
取り込まれたアナログ信号の画像をディジタル信号に変
換するA/D変換器、 (5)は上記カメラ (3)か
ら取り込まれたA/D変換されたディジタル信号を格納
するフレームメモリ、 (6)は後述するD/A変換器
(7)にて変換された画像のディジタル信号処理画像と
して表示するモニタ、 (7)はフレームメモリ (5
)に格納されたディジタル信号をアナログ信号に変換す
るD/A変換器、(8)は上記フレームメモリ (5)
のフレームメモリデータに基づく描画表示をコントロー
ルするグラフィックプロセッサ、(9)はイメージメモ
リ、(12)はイメージメモリの画像データの画像処理
を行なう画像処理ユニット群(1〜n)である。Figure 3 is a block diagram of a conventional image processing device. In the figure, (1) is the CPU that performs various arithmetic operations to control the entire device, (2) is the main memory, and (3) is the image capture device. (4) is an A/D converter that converts the analog signal image captured by the camera (3) into a digital signal; (5) is the A/D converter captured from the camera (3); A frame memory that stores the converted digital signal, (6) a monitor that displays the converted image as a digital signal processed image by a D/A converter (7), which will be described later, and (7) a frame memory (5
) is a D/A converter that converts the digital signal stored in (8) into an analog signal, and (8) is the frame memory (5).
(9) is an image memory; (12) is an image processing unit group (1 to n) that performs image processing of image data in the image memory;
次に、上記従来装置の動作について説明する。Next, the operation of the above conventional device will be explained.
まず、CP U (1)の指令によりグラフィックプロ
セッサ (8)が画像の入力制御を行ない、カメラ(3
)、A/D変換器(4) を経て入力画像はフレームメ
モリ (5)へ取り込まれる。この取り込まれた画像デ
ータはイメージメモリ (9)へ転送され、画像処理ユ
ニット群(IL)〜(12□)で種々の画像処理が施さ
れる。この場合、画像処理ユニット群(121)〜(1
2,)はユニット1つに対して1種類の画像処理、例え
ば画像の平滑化等に限られn種類の画像処理が必要なら
ばn個の画像処理ユニットが必要となる。First, the graphic processor (8) performs image input control according to instructions from the CPU (1), and controls the input of the camera (3).
), the input image is taken into the frame memory (5) via the A/D converter (4). The captured image data is transferred to the image memory (9) and subjected to various image processing in the image processing unit group (IL) to (12□). In this case, the image processing unit group (121) to (1
2) is limited to one type of image processing per unit, such as image smoothing, and if n types of image processing are required, n image processing units are required.
またこの画像処理ユニットはこの場合処理速度の向上の
ためハードウェアによって実現されている。上記画像処
理が終了後画像データはイメージメモリ (9)へ格納
され、必要ならばフレームメモリ (5)への転送後、
グラフィックプロセッサ (8)の制御下でD/A変換
器 (7)を経てモニタ (5)へ画像を表示する。Further, this image processing unit is realized by hardware in this case to improve processing speed. After the above image processing is completed, the image data is stored in the image memory (9), and if necessary, after being transferred to the frame memory (5),
The image is displayed on the monitor (5) via the D/A converter (7) under the control of the graphics processor (8).
(発明が解決しようとする課題)
従来の画像処理装置は以上のように構成されているので
、幾つもの画像処理ユニットをハードウェアで作成せね
ばならず、装置規模も大きく、コストも高価になるなど
の課題があった。(Problems to be Solved by the Invention) Since the conventional image processing device is configured as described above, it is necessary to create several image processing units using hardware, resulting in a large device size and high cost. There were issues such as:
この発明は上記のような課題を解消するためになされた
もので、画像処理ユニットの規模を小さくできるととも
に、画像処理機能をライブラリとして豊富にとりそろえ
られ、しかも動的にこのライブラリを実行できる画像処
理装置を得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and it is possible to reduce the scale of the image processing unit, provide a rich library of image processing functions, and dynamically execute this library. The purpose is to obtain equipment.
〔課題を解決するための手段)
この発明に係る画像処理装置は、画像処理ユニットのロ
ジック回路を入力画像を標本化、量子化して画像のディ
ジタル信号に処理する各種処理データを処理データ記憶
手段に格納し、該処理データ記憶手段から各処理データ
を読出して上記入力画像を画像処理手段にて処理する構
成である。[Means for Solving the Problems] An image processing apparatus according to the present invention includes a logic circuit of an image processing unit that samples and quantizes an input image and processes various processing data into a digital signal of the image in a processing data storage means. The input image is processed by the image processing means by storing each processing data and reading each processing data from the processing data storage means.
(作用)
この発明における画像処理手段は、処理データ記憶手段
の処理データをダウンロードすることで所望の画像処理
回路を生成し、このダウンロードをcpuの制御下で動
的に行ない、種々の画像処理回路をプログラムコード化
すれば、1つの画像処理ユニットで、いくつもの処理を
実現できる。(Function) The image processing means in the present invention generates a desired image processing circuit by downloading the processing data in the processing data storage means, dynamically performs this download under the control of the CPU, and generates a desired image processing circuit by downloading the processing data from the processing data storage means. By converting this into program code, a single image processing unit can perform multiple processes.
(実施例)
以下、この発明の一実施例を第1図に基づいて説明する
。この第1図に本実施例に係る画像処理装置のブロック
構成図を示し、同図においてCPtJ(1)、メインメ
モリ (2)、カメラ (3)、A/D変換器(4)、
モニタ (5)、D/A変換器(6)、フレームメモリ
(7)、グラフィックプロセッサ (8)、イメージ
メモリ (9)でその作用は前記第3図に記載の従来技
術と同様である。(Example) Hereinafter, an example of the present invention will be described based on FIG. 1. FIG. 1 shows a block configuration diagram of the image processing device according to the present embodiment, in which CPtJ (1), main memory (2), camera (3), A/D converter (4),
The functions of the monitor (5), D/A converter (6), frame memory (7), graphic processor (8), and image memory (9) are similar to those of the prior art shown in FIG. 3 above.
上記第1図において本実施例に係る画像処理装置は、前
記従来装置において取り込まれた画像が上記イメージメ
モリ (9)に転送されて格納され、この格納された画
像データを読出すと共に、画像処理のプログラムコード
を読出して、プログラムコードに基づき画像データを処
理する画像処理ユニット(10)と、該画像処理ユニッ
ト(10)の各種処理プログラムであるプログラムコー
ドを格納する外部プログラム用メモリ(11)とを追加
する構成である。In FIG. 1, the image processing device according to the present embodiment transfers and stores the image captured in the conventional device to the image memory (9), reads out the stored image data, and performs image processing. an image processing unit (10) that reads a program code and processes image data based on the program code; and an external program memory (11) that stores program codes that are various processing programs for the image processing unit (10). This is a configuration that adds .
この場合、画像処理ユニット(10)には外部プログラ
ム用メモリ(11)から所望のプログラムコードを前も
ってダウンロードしておく必要がある。また1つの処理
毎にダウンロードを行なえば1つの画像処理ユニット(
10)で種々の画像処理が実現できる。更に画像処理ユ
ニット(lO)は複数であってもよい。In this case, it is necessary to download the desired program code to the image processing unit (10) from the external program memory (11) in advance. Also, if you download each process, one image processing unit (
10), various image processing can be realized. Furthermore, there may be a plurality of image processing units (lO).
上記画像処理ユニット(lO)は第3図に詳細ブロック
構成図を示し、同図において、入力データ用ラッチ(1
3)に入力された画像データがプログラマブルロジック
アレイ部(14)へ適当なタイミングで取り込まれ、こ
のプログラマブルロジックアレイ部(14)に外部プロ
グラム用メモリ(11)より予めプログラムコードがダ
ウンロードされており、このプログラムコードに基づき
画像データが画像処理される。The detailed block diagram of the image processing unit (lO) is shown in FIG.
The image data input to 3) is taken into the programmable logic array section (14) at an appropriate timing, and a program code is downloaded in advance to this programmable logic array section (14) from the external program memory (11). The image data is subjected to image processing based on this program code.
また、プログラムロジックアレイ部(14)は市販のチ
ップ、例えばロジック・セル・アレイ(LCA)をその
まま利用して簡単に構成できるものである。Further, the program logic array section (14) can be easily constructed by using a commercially available chip, for example, a logic cell array (LCA) as it is.
上記プログラマブルロジックアレイ部(14)より出力
された画像データは、出力データ用ラッチ(15)に出
力され、適当なタイミングでイメージメモリ (9)ヘ
ライトされる。The image data outputted from the programmable logic array section (14) is outputted to the output data latch (15) and written to the image memory (9) at an appropriate timing.
なお、上記実施例ではプログラマブルロジックアレイ部
(14)のプログラムによる可変なハードウェア回路を
画像処理ユニットに利用したが、高速処理が必要な種々
のハードウェアモジュール群、例えばプログラマブルコ
ントローラ(シーケンサ)等にも利用できる。In the above embodiment, the programmable hardware circuit of the programmable logic array section (14) was used as the image processing unit, but various hardware module groups that require high-speed processing, such as a programmable controller (sequencer), etc. Also available.
(発明の効果)
以上のように、この発明によれば、画像処理ユニットを
プログラマブルにハードウェア回路を変化できるように
構成したので、装置を柔軟でかつコンパクトで、しかも
安価なものにできる効果がある。(Effects of the Invention) As described above, according to the present invention, since the image processing unit is configured so that the hardware circuit can be changed in a programmable manner, the device can be made flexible, compact, and inexpensive. be.
第1図はこの発明の一実施例に係る画像処理装置のブロ
ック構成図、第2図は第1図記載の実施例における画像
処理ユニットのブロック構成図、第3図は従来の画像処
理装置のブロック構成図である。
(1)・・・CPU。
(2)・・・メインメモリ、
(3) ・・・カメラ、
(4)・・・A/D変換器、
(5)・・・モニタ、
(6)・・・D/A変換器、
(7)・・・フレームメモリ、
(8)・・・グラフィックプロセッサ、(9)・・・イ
メージメモリ、
(10)・・・画像処理ユニット、
(11)・・・外部プログラムメモリ。
なお、図中同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram of an image processing device according to an embodiment of the present invention, FIG. 2 is a block diagram of an image processing unit in the embodiment shown in FIG. 1, and FIG. 3 is a block diagram of a conventional image processing device. FIG. 2 is a block configuration diagram. (1)...CPU. (2)...Main memory, (3)...Camera, (4)...A/D converter, (5)...Monitor, (6)...D/A converter, ( 7) Frame memory, (8) Graphic processor, (9) Image memory, (10) Image processing unit, (11) External program memory. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
処理する画像処理装置において、上記入力画像の各処理
データを格納する処理データ記憶手段と、該処理データ
記憶手段から各処理データを読出して上記入力画像を処
理する画像処理手段とを備える構成としたことを特徴と
する画像処理装置。An image processing device that samples and quantizes an input image and processes it into a digital signal of the image includes a processed data storage means for storing each processed data of the input image, and a processed data storage means for reading each processed data from the processed data storage means and processing the above-mentioned processed data. An image processing device comprising: an image processing means for processing an input image.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14938588A JPH01316881A (en) | 1988-06-17 | 1988-06-17 | Image processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14938588A JPH01316881A (en) | 1988-06-17 | 1988-06-17 | Image processing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01316881A true JPH01316881A (en) | 1989-12-21 |
Family
ID=15473972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14938588A Pending JPH01316881A (en) | 1988-06-17 | 1988-06-17 | Image processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01316881A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010331A (en) * | 2003-01-30 | 2011-01-13 | Qualcomm Inc | Modular architecture having reusable front end for processing digital video data |
-
1988
- 1988-06-17 JP JP14938588A patent/JPH01316881A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010331A (en) * | 2003-01-30 | 2011-01-13 | Qualcomm Inc | Modular architecture having reusable front end for processing digital video data |
US8804000B2 (en) | 2003-01-30 | 2014-08-12 | Qualcomm Incorporated | Modular architecture having reusable front end for processing digital video data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6288723B1 (en) | Method and apparatus for converting data format to a graphics card | |
JPH0728643A (en) | Method and apparatus for operating digital-signal processor | |
JPH01316881A (en) | Image processing device | |
JPH01321574A (en) | Memory device | |
JP2842930B2 (en) | Instruction readout circuit used in test processor of semiconductor integrated circuit test equipment | |
US6741294B2 (en) | Digital signal processor and digital signal processing method | |
JP3341164B2 (en) | Programmable controller | |
JP2652973B2 (en) | Image processing device | |
KR910005782B1 (en) | Computer graphic image processing apparatus | |
JPS62143165A (en) | Electronic calculator with formula storage function | |
JP2658525B2 (en) | Terminal device with pseudo keyboard input function | |
JPH05314256A (en) | Image data processor | |
JPH05266060A (en) | Matrix arithmetic circuit | |
JPH01316845A (en) | Image processing device | |
JPS62135958A (en) | Simulation system | |
JPS638846A (en) | Picture memory controller | |
JPH0567228A (en) | Data processing terminal equipment | |
JPH0668055A (en) | Digital signal processor | |
KR900010509A (en) | With programmable control | |
JPH01169655A (en) | Command acquisition controller | |
GB2210760A (en) | Image rotation circuit | |
JPH0683947A (en) | Image processor | |
JPH04139928A (en) | History data processing system | |
JPH05266178A (en) | Data processor | |
JPH06237377A (en) | Picture information processing unit |