JPS62143165A - Electronic calculator with formula storage function - Google Patents

Electronic calculator with formula storage function

Info

Publication number
JPS62143165A
JPS62143165A JP28401885A JP28401885A JPS62143165A JP S62143165 A JPS62143165 A JP S62143165A JP 28401885 A JP28401885 A JP 28401885A JP 28401885 A JP28401885 A JP 28401885A JP S62143165 A JPS62143165 A JP S62143165A
Authority
JP
Japan
Prior art keywords
display
data
signal
formula
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28401885A
Other languages
Japanese (ja)
Inventor
Yuko Kato
祐幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP28401885A priority Critical patent/JPS62143165A/en
Publication of JPS62143165A publication Critical patent/JPS62143165A/en
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To completely display numerical formula data by providing a display specifying means, a mode state deciding means and a display selecting means. CONSTITUTION:A control part 14 sets up an editing mode signal to be inputted a set terminal S of a latch part 19 and a display instruction signal to be inputted to an AND circuit 20 to '0' and '1' respectively through an address part 12 and a ROM 13. Since no signal is inputted to both the set terminal S and reset terminal R of the latch part 19, the latch part 19 holds a state outputting a signal '0' from a terminal Q and a multiplexer 24 selects input data from an input terminal on the B side. When the control part 14 specifies an address to read out numerical formula data stored in the common memory 18, the read numerical formula data are sent to a display register 21 through a multiplexer 24 as display data and displayed on a display part 25. Consequently, the numerical formula data can be completely displayed on the display part 25.

Description

【発明の詳細な説明】 [発明の技術分野j この発明は、式記憶殿能を備えた小型電子式計算機に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention j] This invention relates to a small electronic calculator with formula storage capability.

[従来技術とその問題点] l!I易なプログラムにより数式を代入し記憶させるこ
とのできる小型電子式計算機が製品化されている。この
種の小型電子式計算ハでは、式メモリに記憶させた数式
を編集する編集モード時、あるいは、記憶させた数式デ
ータをただ単に表示部に表示させる表示モード時いずれ
の場合においても、式メモリに記憶した数式データを一
度編集バツクアメモリに記憶させ、この編集バッファメ
モリの記憶する数式データを続出して表示部に表示させ
るようにしていた。
[Prior art and its problems] l! Small-sized electronic calculators have been commercialized that can be used to substitute and store mathematical formulas using easy-to-use programs. In this type of small electronic calculator, the formula memory is used in either the edit mode to edit the formula stored in the formula memory or the display mode to simply display the stored formula data on the display. The formula data stored in the edit buffer memory is once stored in the edit buffer memory, and the formula data stored in the edit buffer memory is successively displayed on the display section.

しかしながら上記編集バッファメモリは、通常記憶客層
の小さいメモリで構成されている。そのため、式メモリ
から読出した数式データが編集バッファメモリの記憶容
量より大きなものであった場合、たとえ表示モード時で
あっても、編集バッファメモリは当然その全てを記憶す
ることができないので、表示部には式メモリから読出し
た数式データの一部しか表示されないこととなってしま
う。
However, the editing buffer memory is usually configured with a small memory size. Therefore, if the formula data read from the formula memory is larger than the storage capacity of the edit buffer memory, the edit buffer memory cannot store all of it even in display mode, so the display section Only a portion of the formula data read from the formula memory will be displayed.

[発明の目的] この発明は上記のような実情に鑑みてなされたもので、
記憶した数式データのデータ量が編集バソファの記憶容
量を越える場合であってもその数式データを欠けること
なく完全に表示部に表示させることのできる式記憶芸能
を備えた小型電子式計算機を提供することを目的とする
[Object of the invention] This invention was made in view of the above-mentioned circumstances.
To provide a small electronic calculator equipped with a formula memory performance capable of completely displaying the formula data on a display section without missing even if the amount of stored formula data exceeds the storage capacity of an editing bath sofa. The purpose is to

[発明の要点コ この発明は、表示モード時においてはメモリから読出さ
れた数式データを、編集バッファメモリを介さずに、直
接表示用のレジスタに送出し、表示部に表示させるよう
にしたものである。
[Key Points of the Invention] In the present invention, in the display mode, the formula data read from the memory is directly sent to the display register without going through the editing buffer memory, and is displayed on the display section. be.

[発明の実施例] 以下図面を参照してこの発明の一実論例を説明する。[Embodiments of the invention] A practical example of the present invention will be described below with reference to the drawings.

まず第1図によりその回路構成を説明す、る。First, the circuit configuration will be explained with reference to FIG.

同図において11はキー人力部である。このキー人力部
11には、数値キーやファンクションキー、アルファベ
ットキーの他に、「数式」キー、数式を記憶設定させる
ストアキーく図ではrsTOJと表わすン、記憶した数
式を呼出すリコールキー(図ではrRcLJと表わす)
が設けられる。これらキー人力部11のキーを操作する
と、そのキー入力信号はアドレス部12に送られる。こ
のアドレス部12は、キー人力部11からのキー人力信
号に応じてROM13にアドレス指定信号を送出する。
In the figure, 11 is a key human power section. In addition to numerical keys, function keys, and alphabet keys, this key manual section 11 includes a "mathematical formula" key, a store key (represented as rsTOJ in the figure) for storing and setting formulas, and a recall key (represented as rsTOJ in the figure) for recalling stored formulas (in the figure). (expressed as rRcLJ)
is provided. When these keys of the key manual section 11 are operated, the key input signal is sent to the address section 12. The address unit 12 sends an address designation signal to the ROM 13 in response to a key input signal from the key input unit 11.

ROM13は、アドレス部12からのアドレス指定信号
に応じて1iIIiII命令を制御部14に出力する一
方、アドレス部12に次アドレス指定信号を送出する。
The ROM 13 outputs the 1iIIIiII instruction to the control unit 14 in response to the address designation signal from the address unit 12, and also sends the next address designation signal to the address unit 12.

制御部14は、RO’M13の制御命令により、アドレ
スバス15を介して演算時の数値データを記憶する演算
用レジスタ16、式記憶のための編集データを記憶する
編集用バッファメモリ17、数式データと数値データを
記憶する共用メモリ18のそれぞれにアドレス指定信号
を送出すると共に、ラッチ部19のリセット端子Rに式
表示モード信号を、同ラッチ部19のセット端子Sにi
集モード信号を、アンド回路20に表示命令を、そして
、表示用レジスタ21にwrite信号を出力する。演
算用レジスタ16は、データバス22を介して上記編集
用バッフ7メモリ17、共用メモリ18及び演算部23
に接続される。演算部23は、演算用レジスタ1Gの記
憶する数値データや編集用バッファメモリ17の記憶す
る編集データを用いて演算を実行し、その演算結果デー
タを演算用レジスタ16に送り返す。上記ラッチ部19
は、制御部14からのセット端子S、リセット端子Rへ
の入力に応じて、Q端子から出力信号を上記アンド回路
20及びマルチプレクサ24に送出する。上記編集用バ
ッフ7メモリ17は、アンド回路20の出力信号をwr
ite信号として、データバス22を介して送られてく
るデータを保持し、その保持データを表示データとして
上記マルチプレクサ24のへ側入力端子に送出する。ま
た、上記共用メモリ18に記憶される数式データ及び数
値データも、表示データとしてマルチプレクサ24のB
 I11入力端子に送出される。マルチプレクサ24は
、上記ラッチ部19のQ端子からの信号をセレクト信号
A/Bとし、編集用バッファメモリ11あるいは共用メ
モリ18から送られてくる表示データを選択して上記表
示用レジスタ21に出力する。そして、表示用レジスタ
21は、上記制御部14からのwrite信号に従って
マルチプレクサ24の選択し出力した表示データを保持
し、表示部25に表示させる。
The control unit 14 controls, via the address bus 15, a calculation register 16 that stores numerical data at the time of calculation, an editing buffer memory 17 that stores editing data for storing formulas, and a formula data according to the control command of the RO'M 13. At the same time, an address designation signal is sent to the shared memory 18 that stores numerical data, and an expression display mode signal is sent to the reset terminal R of the latch section 19, and an i is sent to the set terminal S of the latch section 19.
It outputs a collection mode signal, a display command to the AND circuit 20, and a write signal to the display register 21. The calculation register 16 is connected to the editing buffer 7 memory 17, the shared memory 18, and the calculation unit 23 via the data bus 22.
connected to. The calculation unit 23 executes calculations using the numerical data stored in the calculation register 1G and the edited data stored in the editing buffer memory 17, and sends the calculation result data back to the calculation register 16. The latch part 19
sends an output signal from the Q terminal to the AND circuit 20 and multiplexer 24 in response to inputs from the control section 14 to the set terminal S and reset terminal R. The editing buffer 7 memory 17 stores the output signal of the AND circuit 20 as wr.
It holds the data sent via the data bus 22 as the ite signal, and sends the held data to the forward input terminal of the multiplexer 24 as display data. Further, the mathematical formula data and numerical data stored in the shared memory 18 are also displayed at B of the multiplexer 24.
Sent to the I11 input terminal. The multiplexer 24 uses the signal from the Q terminal of the latch unit 19 as a select signal A/B, selects display data sent from the editing buffer memory 11 or the shared memory 18, and outputs it to the display register 21. . Then, the display register 21 holds the display data selected and output by the multiplexer 24 in accordance with the write signal from the control section 14, and displays it on the display section 25.

次に上記実施例の動作について説明する。Next, the operation of the above embodiment will be explained.

まず編集モード時の動作を示す。キー人力部11の数値
キーやアルファベットキー、ファンクションキーの中の
四則演算キーなど数式データ、a2値データの代入のた
めのキーを操作すると、これらのキー人力信号はアドレ
ス部12に送られ、アドレス部12がこれに応じてRO
M13のアドレス指定を行なう。ROM13は、アドレ
ス部12からのアドレス指定によりキー人力部11で操
作されたキーに対応するデータを読出して制御部14に
送出する。ここで制御部14は、ROM13からの入力
に従い、編集用バッファメモリ17にデータを書込むべ
くアドレス指定を行なうと共に、ラッチ部19のセット
端子Sへの編集モード信号と表示用レジスタ21へのw
r i te信号を“1′°とする。これによりラッチ
部19のQ端子からの出力信号が゛1パとなり、アンド
回路20及びマルチプレクサ24に送られる。マルチプ
レクサ24では、このラッチ部19からのセレクト信号
によりAg1llの入力端子を選択するようになるもの
で、その結果、編集用バッファメモリ17の保持するデ
ータが選択され、表示用レジスタ21に出力される。そ
して、表示用レジスタ21では、このマルチプレクサ2
4で選択された編集用バッファメモリ17のデータを制
御部14からのwr r te倍信号従って保持し、表
示部25に表示させる。
First, we will show the operation in edit mode. When keys for substitution of mathematical data or a2 value data such as numeric keys, alphabet keys, and four arithmetic operation keys among the function keys of the key input unit 11 are operated, these key input signals are sent to the address unit 12, and the address Section 12 responded to this by RO.
Specify the address of M13. The ROM 13 reads out data corresponding to a key operated by the manual key section 11 according to the address designation from the address section 12 and sends it to the control section 14 . Here, the control section 14 specifies an address to write data into the editing buffer memory 17 according to the input from the ROM 13, and also sends an editing mode signal to the set terminal S of the latch section 19 and w to the display register 21.
The r i te signal is set to "1'°. As a result, the output signal from the Q terminal of the latch section 19 becomes "1" and is sent to the AND circuit 20 and the multiplexer 24. The multiplexer 24 receives the signal from the latch section 19. The input terminal of Ag1ll is selected by the select signal, and as a result, the data held in the editing buffer memory 17 is selected and output to the display register 21.The display register 21 then selects the input terminal of Ag1ll. multiplexer 2
The data in the editing buffer memory 17 selected in step 4 is held according to the wr r te signal from the control section 14 and displayed on the display section 25 .

ここで共用メモリ18に記憶された数式データを表示さ
せるべくキー人力部11のリコールキーを操作すると、
そのキー人力によりアドレス部12.80M13を介し
て制御部14がラッチ部19のセット端子Sへの編集モ
ード信号をII Q II、アンド回路20への表示命
令の信号を゛1パとする。ラッチ部19では、セット端
子S及びリセット端子Rのいずれにも信号が入力されな
くなるために、それまでの状態、すなわち、Q端子から
の信号“1パを出力する状態を保持する。そのため、ア
ンド回路20は。
Here, when the recall key of the key human power section 11 is operated to display the mathematical formula data stored in the shared memory 18,
Through the key input, the control section 14 sends the edit mode signal to the set terminal S of the latch section 19 to IIQII and the display command signal to the AND circuit 20 to IPA through the address section 12.80M13. In the latch section 19, since no signal is input to either the set terminal S or the reset terminal R, the previous state, that is, the state in which the signal "1P" is output from the Q terminal is maintained. The circuit 20 is.

制御部14及びラッチ部1つからの入力が共に′1′。Both inputs from the control section 14 and one latch section are '1'.

となるので、編集用バッファメモリ17へのwr r 
te倍信号出力を1°゛とする。編集用バッフ1メモリ
17では、アンド回路20からのwr i te倍信号
従って、それまで保持していた編集データに代わって共
用メモリ18の記憶する数式データを書込むと共に、こ
れを表示データとしてマルチプレクサ24に出力する。
Therefore, wr r to the editing buffer memory 17
The te multiplied signal output is assumed to be 1°. In the editing buffer 1 memory 17, in response to the wr i te multiplication signal from the AND circuit 20, the formula data stored in the shared memory 18 is written in place of the editing data held up until then, and this is sent to the multiplexer as display data. Output to 24.

このマルチプレクサ24は、上記ラッチ部1つの09’
M子からの信号が′1″となっているために、A側の入
力端子を選択しており、その結果、編集用バッファメモ
リ17の表示データがマルチプレクサ24を介して表示
用レジスタ21に送られる。
This multiplexer 24 is connected to 09' of one of the latch sections.
Since the signal from the M child is ``1'', the input terminal on the A side is selected, and as a result, the display data in the editing buffer memory 17 is sent to the display register 21 via the multiplexer 24. It will be done.

そして、表示用レジスタ21は送られてきた表示データ
を保持し、表示部25に表示させる。
Then, the display register 21 holds the sent display data and displays it on the display section 25.

次いで表示モード時の動作を示す。キー人力部11の「
a式」キー、ファンクションキーの中の「=」キー等、
数式に対する処理を指定するキーが操作した場合、その
キー人力によりアドレス部12、ROM13を介して制
御部14が編集用バッファメモリ17のアドレス指定を
行なう。これにより編集用バッファメモリ17に保持さ
れたデータが演篩部23に送られ、数式の展開や演算が
実行されて、その結果のデータが共用メモリ18に書込
まれる。
Next, the operation in display mode will be explained. Key Human Resources Department 11's ``
``a expression'' key, ``='' key among function keys, etc.
When a key designating a process for a mathematical formula is operated, the control unit 14 specifies the address of the editing buffer memory 17 via the address unit 12 and ROM 13 using the key manually. As a result, the data held in the editing buffer memory 17 is sent to the sieve unit 23, where the expansion of the mathematical formula and calculations are executed, and the resulting data is written into the shared memory 18.

制御部14は、ここでラッチ部19のリセット端子Rへ
の式表示モード信号を1゛とする。これに従ってラッチ
部19のQ端子からの出力信号がII OIIとなり、
マルチプレクサ24がB副入力端子に入力される共用メ
モリ18からの表示データを選択するようになる。その
結果、上記処理の結果、共用メモリ18に書込まれたデ
ータが読出され、マルチプレクサ24を介して表示用レ
ジスタ21に送られ、表示部25に表示されるようにな
る。
The control section 14 now sets the expression display mode signal to the reset terminal R of the latch section 19 to 1'. Accordingly, the output signal from the Q terminal of the latch section 19 becomes II OII,
The multiplexer 24 selects the display data from the shared memory 18 that is input to the B sub-input terminal. As a result, the data written in the shared memory 18 as a result of the above processing is read out, sent to the display register 21 via the multiplexer 24, and displayed on the display section 25.

ここで共用メモリ18に記憶された数式データを表示さ
せるべくキー人力部11のリコールキーを操作すると、
そのキー人力によりアドレス部12、ROM13を介し
て制御部14がラッチ部19のセット端子Sへの編集モ
ード信号を” o ” 、アンド回路20への表示命令
の信号を゛1パとする。ラッチ部19では、セット端子
S及びリセット端子Rのいずれにも信号が入力されなく
なるために、それまでの状態、すなわち、Q端子からの
信号パ0°°を出力する状態を保持する。したがって、
マルチプレクサ24は上記の状態と同じくB側の入力端
子からの入力データを選択するようになる。そこで制御
部14が共用メモリ18に記憶されている数式データを
読出すためにアドレス指定を行なうと、読出された数式
データが表示データとして上記マルチプレクサ24を介
して表示用レジスタ21に送られ、表示部25に表示さ
れるようになる。
Here, when the recall key of the key human power section 11 is operated to display the mathematical formula data stored in the shared memory 18,
Through the key input, the control section 14 via the address section 12 and ROM 13 sets the edit mode signal to the set terminal S of the latch section 19 to "o" and sets the display command signal to the AND circuit 20 to "1". In the latch unit 19, since no signal is input to either the set terminal S or the reset terminal R, the latch unit 19 maintains the previous state, that is, the state in which the signal P0° from the Q terminal is output. therefore,
The multiplexer 24 comes to select the input data from the B-side input terminal as in the above state. Therefore, when the control unit 14 specifies an address in order to read the mathematical formula data stored in the shared memory 18, the read mathematical formula data is sent as display data to the display register 21 via the multiplexer 24, and is displayed. section 25.

C発明の効果] 以上詳記したようにこの発明によれば、表示モード時に
は記憶した数式データを編集バッファメモリを介さずに
直接表示用のレジスタに送出し、表示部に表示させるよ
うにしたので、記憶した数式データのデータ量が編集バ
ッファの記憶容量を越える場合であってもその数式デー
タを欠けることなく完全に表示部に表示させることので
きる式記憶数面を備えた小型電子式計算数を提供するこ
とができる。
C Effects of the Invention] As detailed above, according to the present invention, in the display mode, the stored mathematical formula data is directly sent to the display register without going through the editing buffer memory, and is displayed on the display section. , a small electronic calculator equipped with a formula storage number screen that can display the formula data completely on the display without missing even if the amount of stored formula data exceeds the storage capacity of the editing buffer. can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例の回路構成を示すブロック
図である。 11・・・キー人力部、12・・・アドレス部、13・
・・ROM、14・・・制御部、15・・・アドレスバ
ス、16・・・演算用レジスタ、17・・・編集用バッ
ファメモリ、18・・・共用メモリ、19・・・ラッチ
部、21・・・表示用レジスタ、22・・・データバス
、23・・・演算部、24・・・マルチプレクサ、25
・・・表示部。
FIG. 1 is a block diagram showing the circuit configuration of an embodiment of the present invention. 11...Key personnel department, 12...Address department, 13.
ROM, 14... Control unit, 15... Address bus, 16... Arithmetic register, 17... Editing buffer memory, 18... Shared memory, 19... Latch unit, 21 ...Display register, 22...Data bus, 23...Arithmetic unit, 24...Multiplexer, 25
...Display section.

Claims (1)

【特許請求の範囲】[Claims] 数式データを記憶可能な式記憶機能を備えた小型電子式
計算機において、記憶した数式データの表示を指定する
表示指定手段と、モード状態を判定する判定手段と、こ
の判定手段により表示モードと判定された際に上記表示
指定手段に応じて読出された数式データを選択して表示
メモリに送出し、表示部に表示させる表示選択手段とを
具備したことを特徴とする式記憶機能を備えた小型電子
式計算機。
A small electronic calculator equipped with a formula storage function capable of storing formula data, comprising a display specifying means for specifying display of the stored formula data, a determining means for determining a mode state, and a display mode determined by the determining means. A small electronic device having a formula storage function, characterized in that the display selection means selects the formula data read out according to the display specifying means and sends it to the display memory and displays it on the display section when the formula data is read out according to the display specifying means. Formula calculator.
JP28401885A 1985-12-17 1985-12-17 Electronic calculator with formula storage function Pending JPS62143165A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28401885A JPS62143165A (en) 1985-12-17 1985-12-17 Electronic calculator with formula storage function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28401885A JPS62143165A (en) 1985-12-17 1985-12-17 Electronic calculator with formula storage function

Publications (1)

Publication Number Publication Date
JPS62143165A true JPS62143165A (en) 1987-06-26

Family

ID=17673232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28401885A Pending JPS62143165A (en) 1985-12-17 1985-12-17 Electronic calculator with formula storage function

Country Status (1)

Country Link
JP (1) JPS62143165A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416632U (en) * 1990-05-31 1992-02-12
JP2008250438A (en) * 2007-03-29 2008-10-16 Casio Comput Co Ltd Mathematical equation arithmetic unit and mathematical equation arithmetic program
JP2016177489A (en) * 2015-03-19 2016-10-06 カシオ計算機株式会社 Calculation processing apparatus and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416632U (en) * 1990-05-31 1992-02-12
JP2008250438A (en) * 2007-03-29 2008-10-16 Casio Comput Co Ltd Mathematical equation arithmetic unit and mathematical equation arithmetic program
JP2016177489A (en) * 2015-03-19 2016-10-06 カシオ計算機株式会社 Calculation processing apparatus and program

Similar Documents

Publication Publication Date Title
EP0068882B1 (en) A crt display device with a picture-rearranging circuit
JPS62143165A (en) Electronic calculator with formula storage function
JPH03204687A (en) Presentation device
JPS63106280U (en)
JP3323526B2 (en) Digital signal processor
JPH0610392Y2 (en) Display control circuit
JP3317819B2 (en) Control method for two-port access of single-port RAM
JPS60217401A (en) Program loader
JPS6136841A (en) Input and output device
JP2735873B2 (en) Electronics
JPH0668055A (en) Digital signal processor
JPS62216077A (en) Address generator
JPH01211050A (en) Processor having external memory
JPH03257504A (en) Sequence controller
JPH01225990A (en) Memory controller
JPH0216665A (en) Data transfer equipment
JPH01145730A (en) Data destination control system
JPH0196743A (en) Monitor device
JPS6253850B2 (en)
JPS60118884A (en) Image modification controller
JPS6238942A (en) Microprogram controller
JPS58169260A (en) Display for stored data
JPH04288657A (en) Small-sized electronic computer
JPH02118989A (en) Read only memory circuit
JPS60100214A (en) Checking device of program controller