JPH01316838A - コンピュータシステム - Google Patents

コンピュータシステム

Info

Publication number
JPH01316838A
JPH01316838A JP14936288A JP14936288A JPH01316838A JP H01316838 A JPH01316838 A JP H01316838A JP 14936288 A JP14936288 A JP 14936288A JP 14936288 A JP14936288 A JP 14936288A JP H01316838 A JPH01316838 A JP H01316838A
Authority
JP
Japan
Prior art keywords
module
reset
diagnosis
signal
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14936288A
Other languages
English (en)
Inventor
Shuichi Abe
秀一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14936288A priority Critical patent/JPH01316838A/ja
Publication of JPH01316838A publication Critical patent/JPH01316838A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はコンピュータシステムのに係り、特に中央制御
部からのリセット信号により各モジュールが自己の状態
の初期化(以下自己診断という)を行ない、これら各モ
ジュールの自己診断の終了を中央制御部が時間監視によ
って確認するコンピュータシステムのに関する。
(従来の技術) 従来、中央制御部からのリセット信号により各モジュー
ルが自己診断を行ない、これら各モジュールの自己診断
の終了を中央制御部が時間監視によって行なうコンピュ
ータシステムのにおいては、リセット信号例えばシステ
ム全体をリセットするシステムリセット信号を中央制御
部が出力すると、このシステムリセット信号により各モ
ジュールがそれぞれ自己診断を行なう。そしてこれら全
ての自己診断が終了するまで中央制御部が時間監視を行
なっている。自己診断を行なう時間は各モジュールによ
って異なるため、中央制御部が監視する時間は、一番長
い自己診断の時間に合わせなければならない。
ある特定のモジュールだけをリセットしたい場合を考慮
して、システム全体をリセットするシステムリセット信
号を出力するのではなく、特定のモジュールだけをリセ
ットするリセットコマンド機能を追加することが可能で
ある。この場合においても、中央制御部の監視時間を一
定にすると、やはり自己診断の一番長いモジュールの終
了時間に合わせなければならない。従って、他の自己診
断時間のより短いモジュールをリセットするときには、
これらのモジュールの自己診断時間と中央制御部の監視
時間との間に差が生じ、モジュールが使用可となるまで
この時間差分だけ無駄に待たなければならない。
また、中央制御部の監視時間を一定にせずにそれぞれの
モジュールの自己診断時間に合わせて監視時間を決める
と、モジュ′−ル数が多くなるほど監視タイマも多く必
要となり、制御的に複雑になってしまう。
(発明が解決しようとする課題) このように上記従来の各モジュールの自己診断の終了を
中央制御部が時間監視によって行なうコンピュータシス
テムにおいては、リセットコマンド機能を追加した場合
、 1、中央制御部の監視時間を一定にすると、それぞれ自
己診断時間の異なるモジュールの自己診断終了時間との
間に生じる時間差分が無駄になる、2、中央制御部の監
視時間をそれぞれのモジュールの自己診断時間に合わせ
ることは、その制御のための回路が複雑になり困難であ
る、等の問題があった。
本発明は上記事情を考慮してなされたもので、複雑な回
路を設けることなく、各モジュールの自己診断の時間差
に基づく無駄な時間を減少させ、最小時間でモジュール
を使用可能にし、システムの効率を高めるコンピュータ
システムを提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明によるコンピュータシステムは、中央制御部が出
力するリセット信号により各モジュールが自己診断を行
ない、これら各モジュールの自己診断の終了を前記中央
制御部が時間監視によって確認するコンピュータシステ
ムのリセット装置において、特定のモジュールだけをリ
セットするリセットコマンド信号を出力するリセットコ
マンド制御手段と、前記リセットコマンド信号により前
記特定のモジュールを選別し自己診断を実行させるリセ
ット選別手段と、前記選別された特定のモジュールの自
己診断の終了によりレディアテンション信号を出力する
レディアテンション制御手段と、このレディアテンショ
ン制御手段からのレディアテンション信号を受信して前
記特定のモジュールの自己診断の終了を確認するレディ
アテンション受信手段とを有することを特徴とする。
(作 用) 本発明によれば、リセットコマンド信号によりリセット
された特定のモジュールにて自己診断が終了すればレデ
ィアテンション信号が出力され、これをレディアテンシ
ョン受信手段が受けてそのモジュールの自己診断の終了
を確認する。従って、中央制御部ではレディアテンショ
ン受信手段での終了確認により直ちに次の処理に移行す
ることができ、無駄時間が無くしかも多数の監視タイマ
を設ける必要もない。
(実施例) 本発明に係わるコンピュータシステムの一実施例のブロ
ック図を第1図に示す。
CPU (中央制御部)1が、バス2を介して、プログ
ラムやデータ等の格納されたメモリ3および複数の機能
モジュールと接続されて一般的なコンピュータシステム
が構成されている。ここでは機能モジュールとしてl1
0(入出力)モジュール4を1個だけ図示する。
CPUIは必要に応じてI10モジュール4やその他の
各機能モジュールにリセット信号を発する。このリセッ
ト信号には、電源投入時のP CL R(Power 
 On  C1ear )信号やシステム全体をリセッ
トするシステムリセット信号や特定のモジュールのみを
リセットするリセットコマンド信号等の種類がある。こ
れら各種のリセット信号のうちリセットコマンド信号は
、CPU1に設けられているリセットコマンドコントロ
ーラ5によって出力制御される。
CPUIから発せられたリセット信号は、I10人出カ
モジュール4に設けられているリセットセレクタ6によ
って受信さる。リセットセレクタ6は、受信したリセッ
ト信号がPCLR信号かシステムリセット信号かそれと
もリセットコマンド信号かを識別すると共にこれを保持
する。
リセットセレタ6での識別の結果がPCLR信号、シス
テムリセット信号又は自モジュールに対するリセットコ
マンド信号の場合には、I10モジュール4は自己診断
を実行する。そしてその自己診断が終了すると、リセッ
トセレクタ6によって識別されたリセット信号がリセッ
トコマンド信号である場合には、夏10モジュール4に
設けられたレディアテンション(Ready  Att
ention )コントローラ7からレディアテンショ
ン信号が発せられる。なおこの間は、CPU1はI10
モジュール4の存在を無視して他の仕事を行なっている
レディアテンションコントローラ7から発せられたレデ
ィアテンション信号は、CPU1に設けられているレデ
ィアテンションレシーバ8によって受信される。このレ
ディアテンション信号の受信によってCPUIはI10
モジュール4の自己診断が終了したことを確認し、I1
0モジュール4を使用可能にする。
また、CPUIにはタイマ9が設けられている。
このタイマ9は、リセット信号がリセットコマンド信号
以外の場合に、従来と同様にして、各モジュールの自己
診断が全て終了するまでの時間監視を行なう。
次に、リセット信号を受けたI10モジュール4の動作
を第2図に示すフローチャートを用いて説明する。
I10モジュール4はCPUIから発せられたリセット
信号を受け、リセットセレクタ6によってそのリセット
信号がPCLR信号かシステムリセット信号かそれとも
自モジュールに対するリセットコマンド信号かを識別す
る。その結果が肯定であれば、I10モジュール4は自
己診断を実行すると共に、自己診断が終了するまでリセ
ット信号をリセットセレクタ6に保持しておく (ステ
ップ1)。
自己診断が終了すると(ステップ2)、前記保持されて
いるリセット信号がリセットコマンド信号であるかどう
かの判断が行われる(ステップ3)。
リセット信号がリセットコマンド信号であると認識され
ると、レディアテンションコントローラ7からレディア
テンション信号がCPUIのレディアテンションレシー
バ8に出力される(ステップ4)。そしてレディアテン
ション信号の受信によってI10モジュール4の自己診
断の終了を確認したCPUIから次の処理の実行指令が
送られてくるのを待つ待機状態となる(ステップ5)。
ステップ3において、リセット信号がリセットコマンド
信号でな(PCLR信号やシステムリセット信号である
と、レディアテンション信号は出力されず、一方、CP
UIはタイマ9によって各モジュールの自己診断の終了
を時間監視している。
この場合、プログラムはステップ5にジャンプし、I1
0モジュール4を含む各モジュールは、CPUIから実
行指令が送られてくるのを待つ待機状態となる(ステッ
プ5)。
このように上記実施例によれば、特定のモジュールだけ
をリセットするリセットコマンド機能を有し、このリセ
ットコマンド信号に対してモジュールの自己診断終了後
にその自己診断終了を知らせるレディアテンション信号
をCPUに発する手段をモジュール側に設けることによ
り・それぞれのモジュールの異なる自己診断時間の時間
差分がシステムに影響を与えないようにし、最小時間で
モジュールの使用を可能にすることができる0従って、
システムの効率を高めることができる。
また、それぞれのモジュールの自己診断時間に合わせて
多くの監視時間を決めるやる必要もないために、回路的
にも複雑にならずに済む。
〔発明の効果〕
以上の通り本発明によれば、複雑な回路を設けることな
く、リセットにおける各モジュールの自己診断の時間差
に基づく無駄な時間を減少させて最小時間でモジュール
を使用可能にし、従ってシステムの効率を高めることが
できる。
【図面の簡単な説明】
第1図は、本発明に係るコンピュータシステムの一実施
例を示すブロック図、第2図は、第1図の実施例の動作
を説明するためのフローチャートである。 1・・・CPU、2・・・バス、3・・・メモリ、4・
・弓10モジュール、5・・・リセットコマンドコント
ローラ、6・・・リセットセレクタ、7・・・レディア
テンションコントローラ、8・・・レディアテンション
レシーバ、9・・・タイマ。 出願人代理人  佐  藤  −雄 第り図

Claims (1)

  1. 【特許請求の範囲】 中央制御部が出力するリセット信号により各モジュール
    が自己診断を行ない、これら各モジュールの自己診断の
    終了を前記中央制御部が時間監視によって確認するコン
    ピュータシステムにおいて、特定のモジュールだけをリ
    セットするリセットコマンド信号を出力するリセットコ
    マンド制御手段と、 前記リセットコマンド信号により前記特定のモジュール
    を選別して自己診断を実行させるリセット選別手段と、 前記選別された特定のモジュールの自己診断の終了によ
    りレディアテンション信号を出力するレディアテンショ
    ン制御手段と、 このレディアテンション制御手段からのレディアテンシ
    ョン信号を受信して前記特定のモジュールの自己診断の
    終了を確認するレディアテンション受信手段と を有することを特徴とするコンピュータシステム。
JP14936288A 1988-06-17 1988-06-17 コンピュータシステム Pending JPH01316838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14936288A JPH01316838A (ja) 1988-06-17 1988-06-17 コンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14936288A JPH01316838A (ja) 1988-06-17 1988-06-17 コンピュータシステム

Publications (1)

Publication Number Publication Date
JPH01316838A true JPH01316838A (ja) 1989-12-21

Family

ID=15473477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14936288A Pending JPH01316838A (ja) 1988-06-17 1988-06-17 コンピュータシステム

Country Status (1)

Country Link
JP (1) JPH01316838A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104950835A (zh) * 2014-03-25 2015-09-30 横河电机株式会社 过程控制系统和过程控制方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104950835A (zh) * 2014-03-25 2015-09-30 横河电机株式会社 过程控制系统和过程控制方法
EP2942680A1 (en) * 2014-03-25 2015-11-11 Yokogawa Electric Corporation Process control system and process control method
CN104950835B (zh) * 2014-03-25 2018-10-02 横河电机株式会社 过程控制系统和过程控制方法

Similar Documents

Publication Publication Date Title
US4663730A (en) Sequence controller
EP0497380B1 (en) Microcomputer having a watchdog timer
EP0127440B1 (en) Integrated circuit device incorporating a data processing unit and a rom storing applications program therein
US5101342A (en) Multiple processor data processing system with processors of varying kinds
US5321830A (en) Reset method when adaptor module is faulty and computer system executing same
JPH01316838A (ja) コンピュータシステム
JP2877095B2 (ja) マルチプロセッサシステム
US6286096B1 (en) System for preventing a CPU from an input of a power source until the completion of transferring BIOS data from a hard disk to a main memory
EP0166391B1 (en) Sequence controller
JPS5854418A (ja) 割込み処理方式
JPH05346810A (ja) プログラマブルコントローラの出力異常処理方式
JPH08179857A (ja) リセット回路
KR20000027903A (ko) 무선가입자망 단말에서의 와치독 타이머 리셋 처리 장치 및 방법
JPH02730B2 (ja)
JP3348177B2 (ja) プログラマブルコントローラ
JP2006134025A (ja) データ設定装置
JP2968321B2 (ja) データ処理装置
JP2901714B2 (ja) プログラマブルコントローラ
JP5045168B2 (ja) 周辺デバイス制御装置及び方法
JPS6232500B2 (ja)
JPH0236971B2 (ja)
JPH02189667A (ja) マイクロコンピュータの制御回路
JPH02189666A (ja) マイクロコンピュータの制御回路
JPH0581150A (ja) チヤネル機能試験方式
JPH0756617B2 (ja) 情報処理システムの電源制御装置