JPH01310573A - 半導体基板用低抗体及びその形成方法 - Google Patents
半導体基板用低抗体及びその形成方法Info
- Publication number
- JPH01310573A JPH01310573A JP14238788A JP14238788A JPH01310573A JP H01310573 A JPH01310573 A JP H01310573A JP 14238788 A JP14238788 A JP 14238788A JP 14238788 A JP14238788 A JP 14238788A JP H01310573 A JPH01310573 A JP H01310573A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- semiconductor substrate
- implanted
- dopant
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 title abstract description 6
- 239000002019 doping agent Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims description 37
- 238000002513 implantation Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- -1 S i Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 241000283986 Lepus Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体基板内に形成する抵抗体及びその形成方
法に関する。
法に関する。
半導体装置、例えば半導体集積回路の構成要素である抵
抗体を半導体基板上に形成する際、従来は半導体基板の
所定の領域に、所定の1種mlの導電型を有するドーパ
ントをイオン注入していた。
抗体を半導体基板上に形成する際、従来は半導体基板の
所定の領域に、所定の1種mlの導電型を有するドーパ
ントをイオン注入していた。
そしてこのようにして形成された抵抗層の抵抗値はイオ
ン注入領域の大きさ、イオン注入の深さ及びイオン注入
量(ドーズ量)等に依存し、第4図に示す寸法を有する
抵抗層の抵抗値は以下のようになる。
ン注入領域の大きさ、イオン注入の深さ及びイオン注入
量(ドーズ量)等に依存し、第4図に示す寸法を有する
抵抗層の抵抗値は以下のようになる。
R(抵抗値)= (ρxL)/ (Wx t)−(1)
但し、ρは抵抗層の抵抗率を示す。
但し、ρは抵抗層の抵抗率を示す。
ここで、形成された抵抗層の断面積を一定とすると、注
入されたドーパントのドーズ量と半導体基板に形成され
た抵抗のシート抵抗値との関係は第2図に示すようにな
る。なお、この図では縦軸にシート抵抗値の逆数をとっ
ている。注入するドーパントのドーズ量を増やすとシー
ト抵抗値が下がることがこの第2図かられかる。これら
の関係に基づき、P型、N型のいずれか一方のドーパン
トを半導体基板にイオン注入し、所望の抵抗値を有する
抵抗体を形成していた。
入されたドーパントのドーズ量と半導体基板に形成され
た抵抗のシート抵抗値との関係は第2図に示すようにな
る。なお、この図では縦軸にシート抵抗値の逆数をとっ
ている。注入するドーパントのドーズ量を増やすとシー
ト抵抗値が下がることがこの第2図かられかる。これら
の関係に基づき、P型、N型のいずれか一方のドーパン
トを半導体基板にイオン注入し、所望の抵抗値を有する
抵抗体を形成していた。
一方、広い温度範囲で安定な性能を示す半導体装置が求
められている。したがって、半導体装置の一構成要素で
ある抵抗体の抵抗値も広い温度範囲で一定であることが
要求されている。
められている。したがって、半導体装置の一構成要素で
ある抵抗体の抵抗値も広い温度範囲で一定であることが
要求されている。
そこで、本件発明者はイオン打ち込みエネルギーと注入
するドーパントのドーズ量を変え、ある所定の温度で同
じシート抵抗値を有する抵抗層を形成し、これらの抵抗
層のシート抵抗値の温度依存性を調べた。そして、第3
図に示す結果が得られた。この第3図で、直線AはGa
As基板に低い加速電圧、例えば50KeVでドーパン
ト(Si)のドーズ量を多くして形成した抵抗層の温度
依存性を示し、直線Bは高い加速電圧、例えば180K
eVでドーパント(St)のドーズ量を少なくして形成
した抵抗層の温度依存性を示している。この図から推測
すると抵抗層のシート抵抗値の温度依存性はイオン注入
するドーパントのドーズ量を多くすると低くなり、すな
わち、注入するドーパントのドーズ量を多くして抵抗層
を形成すると広い範囲で安定したしと抵抗値を有する抵
抗体が得られることが推測される。
するドーパントのドーズ量を変え、ある所定の温度で同
じシート抵抗値を有する抵抗層を形成し、これらの抵抗
層のシート抵抗値の温度依存性を調べた。そして、第3
図に示す結果が得られた。この第3図で、直線AはGa
As基板に低い加速電圧、例えば50KeVでドーパン
ト(Si)のドーズ量を多くして形成した抵抗層の温度
依存性を示し、直線Bは高い加速電圧、例えば180K
eVでドーパント(St)のドーズ量を少なくして形成
した抵抗層の温度依存性を示している。この図から推測
すると抵抗層のシート抵抗値の温度依存性はイオン注入
するドーパントのドーズ量を多くすると低くなり、すな
わち、注入するドーパントのドーズ量を多くして抵抗層
を形成すると広い範囲で安定したしと抵抗値を有する抵
抗体が得られることが推測される。
しかし、イオン注入すべきドーパントのドーズ量を多く
すると、先に説明したように、抵抗層のシート抵抗値が
下がってくる。そのため、ある程度の高い抵抗値を得る
ためには、第4図に示す抵抗体の形状でL/(Wxt)
を大きくする必要がある。ここで、tはドーパントの打
ち込み深さに関係し、従ってイオン注入の加速電圧によ
って定まる。従って、L/Wを大きくする必要があるが
、そのためには、Lを大きく、Wを小さくする必要があ
る。ここで高い抵抗値を有する抵抗体を得ようとすると
、抵抗体の形状は非常に細長くなり、半導体基板の加工
精度及び半導体装置上に占める面積等を考えれば限界が
ある。そのため、半導体装置上に広い温度範囲で安定し
た高い抵抗値を有する抵抗体を形成することが難しかっ
た。
すると、先に説明したように、抵抗層のシート抵抗値が
下がってくる。そのため、ある程度の高い抵抗値を得る
ためには、第4図に示す抵抗体の形状でL/(Wxt)
を大きくする必要がある。ここで、tはドーパントの打
ち込み深さに関係し、従ってイオン注入の加速電圧によ
って定まる。従って、L/Wを大きくする必要があるが
、そのためには、Lを大きく、Wを小さくする必要があ
る。ここで高い抵抗値を有する抵抗体を得ようとすると
、抵抗体の形状は非常に細長くなり、半導体基板の加工
精度及び半導体装置上に占める面積等を考えれば限界が
ある。そのため、半導体装置上に広い温度範囲で安定し
た高い抵抗値を有する抵抗体を形成することが難しかっ
た。
本発明は上記問題点を解決し、広い温度範囲で変動が少
なく、かつ高い抵抗値を有する半導体基板用抵抗体及び
その製造方法を提供することを目的とする。
なく、かつ高い抵抗値を有する半導体基板用抵抗体及び
その製造方法を提供することを目的とする。
そこで本件発明者は、半導体基板上の抵抗層の抵抗値が
上記式(1)のρ(抵抗率)に依存し、この抵抗率ρが
以下の式(2)で定まり、P型、N型の両方のドーパン
トをイオン注入することにより、ドーパントのドーズ量
が多くかつ高い抵抗率が得られることに着目した。
上記式(1)のρ(抵抗率)に依存し、この抵抗率ρが
以下の式(2)で定まり、P型、N型の両方のドーパン
トをイオン注入することにより、ドーパントのドーズ量
が多くかつ高い抵抗率が得られることに着目した。
(1/ρ)−IN (−q)tte +Pqμh l
・・・・・・ (2) ここで、Nは電子のキャリア濃度、Pは正孔のキャリア
濃度、μeは電子の移動度、μhは正孔の移動度、qは
電子の電荷量を示す。
・・・・・・ (2) ここで、Nは電子のキャリア濃度、Pは正孔のキャリア
濃度、μeは電子の移動度、μhは正孔の移動度、qは
電子の電荷量を示す。
本発明の半導体基板用抵抗体では、半導体基板内の所定
の抵抗体形成領域に形成される抵抗体であって、前記抵
抗体形成領域には当該抵抗体の形成のため意図的にドー
プされたP型及びN型のドーパントが共存して高抵抗と
なっていることことを特徴とする。
の抵抗体形成領域に形成される抵抗体であって、前記抵
抗体形成領域には当該抵抗体の形成のため意図的にドー
プされたP型及びN型のドーパントが共存して高抵抗と
なっていることことを特徴とする。
更に本発明の半導体基板用抵抗体の形成方法では、半導
体基板の所定の領域に第1導電型ドーパントをイオン注
入する第1イオン注入工程と、前記所定の領域に前記第
1イオン注入工程で注入した第1導電型ドーパントの注
入深さと同じ注入深さに第2導電型ドーパントをイオン
注入する第2イオン注入工程とを含むことを特徴とする
。
体基板の所定の領域に第1導電型ドーパントをイオン注
入する第1イオン注入工程と、前記所定の領域に前記第
1イオン注入工程で注入した第1導電型ドーパントの注
入深さと同じ注入深さに第2導電型ドーパントをイオン
注入する第2イオン注入工程とを含むことを特徴とする
。
更に本発明の半導体基板用抵抗体の形成方法では、半導
体基板の所定の領域に禁制帯の中央付近に深い不純物準
位を形成するようなイオンを所定の深さにイオン注入す
る第1イオン注入工程と、前記所定の領域に第1導電型
のドーパントを前記所定の深さに到達するようにイオン
注入する第2イオン注入工程と、前記所定に領域に第2
導電型のドーパントを前記所定の深さに到達するように
イオン注入する第3イオン注入工程を含むことを特徴と
する。
体基板の所定の領域に禁制帯の中央付近に深い不純物準
位を形成するようなイオンを所定の深さにイオン注入す
る第1イオン注入工程と、前記所定の領域に第1導電型
のドーパントを前記所定の深さに到達するようにイオン
注入する第2イオン注入工程と、前記所定に領域に第2
導電型のドーパントを前記所定の深さに到達するように
イオン注入する第3イオン注入工程を含むことを特徴と
する。
本発明では、半導体基板内に2種類の導電型のドーパン
トをイオン注入することにより、ドーズ量を増やし、抵
抗値の温度依存性を低く抑えると共に、高い抵抗値を有
する抵抗層を形成している。
トをイオン注入することにより、ドーズ量を増やし、抵
抗値の温度依存性を低く抑えると共に、高い抵抗値を有
する抵抗層を形成している。
以下図面を参照しつつ本発明に従う実施例について説明
する。
する。
第1図(a)は本発明に従う実施例の抵抗体の形成工程
の工程図を示す。
の工程図を示す。
この形成は、マスキング工程1と第1イオン注入工程2
と第2イオン注入工程3とより構成される。マスキング
工程1では半導体基板上に抵抗体を形成する領域以外に
イオンが注入されないようにマスクをかける。この工程
1ではフォトリソグラフィ技術を利用し、絶縁層をマス
クとして形成し窓部を形成する。第1イオン注入工程2
では、先のマスキング工程1で形成した窓部(抵抗体を
形成する領域)に第1の導電型のドーパント、例えばN
型のドーパントを所定の深さに注入する。
と第2イオン注入工程3とより構成される。マスキング
工程1では半導体基板上に抵抗体を形成する領域以外に
イオンが注入されないようにマスクをかける。この工程
1ではフォトリソグラフィ技術を利用し、絶縁層をマス
クとして形成し窓部を形成する。第1イオン注入工程2
では、先のマスキング工程1で形成した窓部(抵抗体を
形成する領域)に第1の導電型のドーパント、例えばN
型のドーパントを所定の深さに注入する。
このN型ドーパントは半導体基板がSi基板のときはA
s、P等であり、半導体基板がGaAs基板のときはS
i、Se等である。第2イオン注入工程では、先の窓部
に第1イオン注入工程でN型ドーパントを注入した深さ
とほぼ同じ深さとなるように第2の導電型のドーパント
、例えばP型のドーパントをイオン注入する。P型のド
ーパントとしては、半導体基板がSi基板であるときは
B。
s、P等であり、半導体基板がGaAs基板のときはS
i、Se等である。第2イオン注入工程では、先の窓部
に第1イオン注入工程でN型ドーパントを注入した深さ
とほぼ同じ深さとなるように第2の導電型のドーパント
、例えばP型のドーパントをイオン注入する。P型のド
ーパントとしては、半導体基板がSi基板であるときは
B。
Ga等であり、半導体基板がGaAs基板のときはBe
、Mg等である。
、Mg等である。
このようにして、N型ドーパント及びP型ドーパントの
両方をイオン注入することにより、抵抗層を形成すると
、その抵抗層の抵抗率は上記式(2)より、N型ドーパ
ントのドーズ量とP型ドーパントのドーズ量との差に依
存する。従って、これらのドーパントのドーズ量を第1
及び第2イオン注入工程で調節することにより所望の抵
抗値を存する抵抗体を得ることができる。
両方をイオン注入することにより、抵抗層を形成すると
、その抵抗層の抵抗率は上記式(2)より、N型ドーパ
ントのドーズ量とP型ドーパントのドーズ量との差に依
存する。従って、これらのドーパントのドーズ量を第1
及び第2イオン注入工程で調節することにより所望の抵
抗値を存する抵抗体を得ることができる。
また、この第1及び第2イオン注入工程2.3でのドー
パント注入深さは、はぼ同じにしなくてはならない。こ
れは、この深さが異なってしまうと、抵抗層の中に、抵
抗値の低い領域、すなわち、PSNのいずれかのドーパ
ントのみが存在する領域が出来てしまい、この領域にお
いて電気的に短絡することになる。そのため、高い抵抗
値を有する抵抗体を実現できないからである。
パント注入深さは、はぼ同じにしなくてはならない。こ
れは、この深さが異なってしまうと、抵抗層の中に、抵
抗値の低い領域、すなわち、PSNのいずれかのドーパ
ントのみが存在する領域が出来てしまい、この領域にお
いて電気的に短絡することになる。そのため、高い抵抗
値を有する抵抗体を実現できないからである。
この状態を第2図を用いて説明する。第2図(a)にP
、Hのドーパントの注入深さが異なった場合を示す。こ
の図において、曲線CはP型ドーパントを注入したとき
のキャリア濃度と基板表面からの深さとの関係を示し、
曲線りはN型ドーパントを注入したときのキャリア濃度
と基板表面からの深さと関係を示す。この図に示すよう
に、PSN型ドーパントの注入深さがΔΩだけ異なって
しまうと、この注入深さが異なった領域Eにおいて、N
のドーパントのみ存在することになり、この領域Eで電
気的な短絡が生じてしまうからである′。
、Hのドーパントの注入深さが異なった場合を示す。こ
の図において、曲線CはP型ドーパントを注入したとき
のキャリア濃度と基板表面からの深さとの関係を示し、
曲線りはN型ドーパントを注入したときのキャリア濃度
と基板表面からの深さと関係を示す。この図に示すよう
に、PSN型ドーパントの注入深さがΔΩだけ異なって
しまうと、この注入深さが異なった領域Eにおいて、N
のドーパントのみ存在することになり、この領域Eで電
気的な短絡が生じてしまうからである′。
そこで、この様なドーパントそれぞれの注入深さを一致
させるには、第1イオン注入工程2でのドーパントの注
入深さと同じ深さとなるように、第2イオン注入工程3
で、数回に別けてP型ドーパントのイオン注入を行う。
させるには、第1イオン注入工程2でのドーパントの注
入深さと同じ深さとなるように、第2イオン注入工程3
で、数回に別けてP型ドーパントのイオン注入を行う。
このようにすることにより第1イオン注入工程2でイオ
ン打ち込みしたN型ドーパントの注入深さと、第2イオ
ン注入工程3でイオン打ち込みしたP型ドーパントの注
入深さを同じにすることができる。
ン打ち込みしたN型ドーパントの注入深さと、第2イオ
ン注入工程3でイオン打ち込みしたP型ドーパントの注
入深さを同じにすることができる。
このようにしてイオン打ち込みを行った状態を第2図(
b)に示す。この図において、曲線F及びGはそれぞれ
、P型ドーパント及びN型ドーパントの基板表面からの
深さとキャリア濃度の関係を示している。そして、第2
図(C)の曲線Hは第2図(b)に示す関係における活
性キャリアの濃度と基板表面からの深さとの関係を示す
。そして、この曲線Hにより囲まれる斜線部■の活性キ
ャリアの量が電気伝導に寄与するのである。そして、こ
の活性キャリアの量は、N型ドーパントのドーズ量とP
型ドーパントのドーズ量との差に依存し、この差が抵抗
値を決定する要素の1つとなる。
b)に示す。この図において、曲線F及びGはそれぞれ
、P型ドーパント及びN型ドーパントの基板表面からの
深さとキャリア濃度の関係を示している。そして、第2
図(C)の曲線Hは第2図(b)に示す関係における活
性キャリアの濃度と基板表面からの深さとの関係を示す
。そして、この曲線Hにより囲まれる斜線部■の活性キ
ャリアの量が電気伝導に寄与するのである。そして、こ
の活性キャリアの量は、N型ドーパントのドーズ量とP
型ドーパントのドーズ量との差に依存し、この差が抵抗
値を決定する要素の1つとなる。
本発明は上記実施例に限定されるものでなく、種々の変
形例が考えられ得る。
形例が考えられ得る。
具体的には、上記実施例では、まず、N型ドーパントを
イオン注入し、次にP型ドーパントを注入しているが、
この順序に限定されず、逆の順番でドーパントを注入し
てもよい。
イオン注入し、次にP型ドーパントを注入しているが、
この順序に限定されず、逆の順番でドーパントを注入し
てもよい。
更に、上記実施例では、第1及び第2イオン注入工程で
の注入プロファイルを一致させるようにしているが、こ
の代わりに、まず、半導体基板に形成した窓部に禁制帯
の中央付近に不純物準位を形成するようなイオン、例え
ばCrイオン1水素イオン等を打ち込み、この後に、第
1イオン注入工程でN型のドーパントを打ち込み、第2
イオン注入工程でP型のドーパントを先に打ち込んだN
型ドーパントの領域に重なるように打ち込んでもよい。
の注入プロファイルを一致させるようにしているが、こ
の代わりに、まず、半導体基板に形成した窓部に禁制帯
の中央付近に不純物準位を形成するようなイオン、例え
ばCrイオン1水素イオン等を打ち込み、この後に、第
1イオン注入工程でN型のドーパントを打ち込み、第2
イオン注入工程でP型のドーパントを先に打ち込んだN
型ドーパントの領域に重なるように打ち込んでもよい。
Crイオン等を打ち込んだ部分では結晶が破壊されたり
して、たとえドーパントを打ち込んでも、導電層は形成
されない。そのため、このようにイオン打ち込みを行う
ことにより、実質的に第1及び第2イオン注入工程で打
ち込んだ注入深さが一致することになる。この方法の原
理を第3図を用いて説明する。第3図において、曲線J
及びKはそれぞれ、P型ドーパント及びN型ドーパント
を注入したときの基板表面からの深さと、キャリア濃度
との関係を示している。この第3図に示す例では、その
注入深さがΔpだけずれてしまっている。この状態で抵
抗として使用すると電気的短絡が生じ、所望の抵抗値を
得ることができない。しかし、第3図の斜線部のごとく
領域の中心あたりにピークをもつように禁制帯の中央付
近に不純物準位を形成するようなイオン、例えばCr等
を注入しであることにより、トラップが形成され、事実
上P、N型ドーパントの注入深さがそろった状態になる
。
して、たとえドーパントを打ち込んでも、導電層は形成
されない。そのため、このようにイオン打ち込みを行う
ことにより、実質的に第1及び第2イオン注入工程で打
ち込んだ注入深さが一致することになる。この方法の原
理を第3図を用いて説明する。第3図において、曲線J
及びKはそれぞれ、P型ドーパント及びN型ドーパント
を注入したときの基板表面からの深さと、キャリア濃度
との関係を示している。この第3図に示す例では、その
注入深さがΔpだけずれてしまっている。この状態で抵
抗として使用すると電気的短絡が生じ、所望の抵抗値を
得ることができない。しかし、第3図の斜線部のごとく
領域の中心あたりにピークをもつように禁制帯の中央付
近に不純物準位を形成するようなイオン、例えばCr等
を注入しであることにより、トラップが形成され、事実
上P、N型ドーパントの注入深さがそろった状態になる
。
上記のように構成することにより、広い温度範囲(−5
5℃〜125℃)において、安定した高い抵抗値を有す
る抵抗体を半導体基板上に形成できる。
5℃〜125℃)において、安定した高い抵抗値を有す
る抵抗体を半導体基板上に形成できる。
第1図は、本発明に従う実施例の抵抗体の製造工程の工
程図、第2図は、ドーパントと注入深さの関係を示す図
、第3図は、イオン打ちこみ深さを実質的に一致させる
方法を説明するための図、第4図は、イオン注入による
ドーズ量とシート抵抗値の関係を示す図、第5図は、イ
オン注入により抵抗層を形成したときの、注入条件とシ
ート抵抗値の温度依存性を示す図、及び第6図は、抵抗
体の抵抗値を決定するパラメータを説明する図である。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
寺 崎 史 朗本発明の工
程 第】図 ドーパントのキャリア濃度 (a) 注入深さとキャリア濃度 第2図 (b) 注入深さ; 第 活性キャリア濃度 (c) ヒキャリア濃度 2図 ドーズ量((m〜2) シート抵抗値とドーズ量との関係 第 4 図 温度(に) シート抵抗の温度依存性 第 5 図
程図、第2図は、ドーパントと注入深さの関係を示す図
、第3図は、イオン打ちこみ深さを実質的に一致させる
方法を説明するための図、第4図は、イオン注入による
ドーズ量とシート抵抗値の関係を示す図、第5図は、イ
オン注入により抵抗層を形成したときの、注入条件とシ
ート抵抗値の温度依存性を示す図、及び第6図は、抵抗
体の抵抗値を決定するパラメータを説明する図である。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
寺 崎 史 朗本発明の工
程 第】図 ドーパントのキャリア濃度 (a) 注入深さとキャリア濃度 第2図 (b) 注入深さ; 第 活性キャリア濃度 (c) ヒキャリア濃度 2図 ドーズ量((m〜2) シート抵抗値とドーズ量との関係 第 4 図 温度(に) シート抵抗の温度依存性 第 5 図
Claims (1)
- 【特許請求の範囲】 1、半導体基板内の所定の抵抗体形成領域に形成される
抵抗体であって、前記抵抗体形成領域には当該抵抗体の
形成のため意図的にドープされたP型及びN型のドーパ
ントが共存して高抵抗となっていることを特徴とする半
導体基板用抵抗体。 2、半導体基板の所定の領域に第1導電型ドーパントを
イオン注入する第1イオン注入工程と、前記所定の領域
に前記第1イオン注入工程で注入した第1導電型ドーパ
ントの注入深さと同じ注入深さに第2導電型ドーパント
をイオン注入する第2イオン注入工程とを含む半導体基
板用抵抗体の形成方法。 3、半導体基板の所定の領域に禁制帯の中央付近に不純
物準位を形成するようなイオンを所定の深さにイオン注
入する第1イオン注入工程と、前記所定の領域に第1導
電型のドーパントを前記所定の深さに到達するようにイ
オン注入する第2イオン注入工程と、 前記所定に領域に第2導電型のドーパントを前記所定の
深さに到達するようにイオン注入する第3イオン注入工
程を含む半導体基板用抵抗体の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14238788A JPH01310573A (ja) | 1988-06-08 | 1988-06-08 | 半導体基板用低抗体及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14238788A JPH01310573A (ja) | 1988-06-08 | 1988-06-08 | 半導体基板用低抗体及びその形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01310573A true JPH01310573A (ja) | 1989-12-14 |
Family
ID=15314179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14238788A Pending JPH01310573A (ja) | 1988-06-08 | 1988-06-08 | 半導体基板用低抗体及びその形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01310573A (ja) |
-
1988
- 1988-06-08 JP JP14238788A patent/JPH01310573A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7700453B2 (en) | Method for forming hyper-abrupt junction varactors | |
US6812086B2 (en) | Method of making a semiconductor transistor | |
US6475887B1 (en) | Method of manufacturing semiconductor device | |
KR100473901B1 (ko) | SiGe층을포함하는반도체전계효과디바이스 | |
US8049276B2 (en) | Reduced process sensitivity of electrode-semiconductor rectifiers | |
EP0198335B1 (en) | Graded extended drain concept for reduced hot electron effect | |
JPH08203842A (ja) | 半導体装置の製造方法 | |
KR100272067B1 (ko) | Pnp 디바이스를 위한 p 매립층의 제조방법 | |
JP2010056558A (ja) | 半導体デバイス | |
JPH0620131B2 (ja) | 電界効果トランジスタとその製造方法 | |
JP2003168797A (ja) | 半導体装置及びその製造方法 | |
JP2997377B2 (ja) | 半導体装置及びその製造方法 | |
US20170194417A1 (en) | Methods for producing polysilicon resistors | |
US6624476B1 (en) | Semiconductor-on-insulator (SOI) substrate having selective dopant implant in insulator layer and method of fabricating | |
KR100821494B1 (ko) | 상보형 금속 산화 반도체 디바이스용 이중 게이트 구조 제조 방법 | |
EP0213972A1 (en) | Method for shifting the threshold voltage of DMOS transistors | |
US20080308904A1 (en) | P-doped region with improved abruptness | |
JPH09219520A (ja) | トランジスタ及びその製造方法 | |
JPH01310573A (ja) | 半導体基板用低抗体及びその形成方法 | |
JPH1070272A (ja) | 半導体装置及びその製造方法 | |
US6747336B2 (en) | Twin current bipolar device with hi-lo base profile | |
JP2001332697A (ja) | 半導体抵抗素子を有する半導体装置とその製造方法 | |
JPH0770543B2 (ja) | トランジスタの製造方法 | |
JPH03173441A (ja) | 半導体装置の製造方法 | |
JPH10321881A (ja) | 可変容量ダイオードの製造方法 |