JPH01309506A - Ｂｓコンバータの増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はＢＳ（衛星放送）コンバータに係り、特にこ
のＢＳコンバータ内で用いられる増幅回路に関する。

「従来の技術」 ＢＳ（衛星放送）コンバータのブロックダイヤグラムを
第３図に示す。ＢＳコンバータは入力端ｌｌに１２ＧＨ
ｚ帯のＢＳ信号が入力される。そして、これはＲＦ（高
周波）増幅回路１．２および３で高周波増幅される。そ
して、ＲＦ増幅回路３から出力されるＲＦ倍信号、ＩＩ
ＧＨｚ帯で発振させた高安定の局部発振器５の発振出力
と、混合器４で混合され、その差の周波数の１ＧＩ（ｚ
帯のＩＦ（中間周波）信号が取り出される。そして、こ
のＩ　Ｆ信号はｌＦ増幅回路６．７および８でＩＦ’増
幅され、出力端２１に出力される。

さて、上述のＲＦ増幅回路１，２および３は、１２ＧＨ
ｚ帯の信号を低雑音で増幅する必要性からＦＦＴが使用
されるのが一般的であり、この特性が周囲環境の影響で
劣化しないようにするために、バイアス安定化回路が用
いられる。

第４図は、上述したＲＦ増幅回路１の構成を示す回路図
である。この図において、１ａはＲＦ増幅用Ｆ　Ｅ　Ｔ
　Ｑ　＋をソース接地して構成されるＦＥＴ増幅回路で
あり、１ｂはＦＥＴＱｌのドレインのバイアスを安定さ
せるためのバイアス安定化回路である。

以下、このバイアス安定化回路１’ｂの構成を説明する
。第４図において、電源＋ＶＤＤおよび一■ＤＤは、図
示してない三端子レギュレータによって供給される。Ｑ
２はＰＮＰ　トランジスタであり、Ｆ　Ｅ　Ｔ　Ｑ　＋
のバイアス安定用トランジスタである。

抵抗Ｒ１と抵抗Ｒ２は、トランジスタＱ、にベースバイ
アスを与えるバイアス抵抗である。抵抗Ｒ３はＦ　Ｅ　
Ｔ　Ｑ　、のドレイン電流検出用抵抗である。

また、抵抗Ｒ４およびＦＥＴ増幅回路Ｉａ内の抵抗Ｒ５
は、ＦＥＴＱ、のゲートバイアス用抵抗である。

次に、このバイアス安定化回路１ｂの動作を説明する。

まず、トランジスタＱ２のベース（ｄ点）には、バイア
ス抵抗Ｒ３およびＲ３によってバイアスが加えられる。

このため、トランジスタＱ、は導通し、エミッタ（ｂ点
）の電圧はコレクタ（ｄ点）ｊ二〇〇、６Ｖ高い電圧に
固定される。そして、ｂ点、０点の電位差は一定となり
、Ｒ３には定電流が流れ、これかトランジスタＱ２のエ
ミッタ電流、ＦＥＴＱ、のドレイン電流となる。

ざて、周囲環境の変化によりドレイン電流ＩＤが増大し
ようとすると、ｂ点、Ｃ点間に流れる電流も増大しよう
とし、ｂ点の電位を下げようとする。

この結果、ｂ点とａ点の電位差が小さくなり、トランジ
スタＱ２のエミッタ電流は小さくなろうとする。これに
Ｊこりａ点の電位がよりマイナス側へ移動し、ＦＥＴＱ
、のゲート・ソース間の電位差が負方向に変化し、第５
図に示すようにドレイン電流ＩＤを小さくする方向（矢
印Ｍ方向）へ働く。以上の結果ＦＥＴＱＩのドレイン電
流ＩＤは常に安定することになる。

「発明が解決しようとする課題」 ところで、ＢＳコンバータはＢＳ受信アンテナの直後に
とりつけられる。ＢＳ受信アンテナは設置を容易にする
ため小型化が要求され、それに伴なってＢＳコンバータ
も小型化か要求される。しかしながら、」二連したＲＦ
増幅回路およびＩＦ増幅回路を備えた１３ｓコンバータ
は、使用素子数が多く小型化が難しいという問題があっ
た。

この発明は上述した事情に鑑みてなされたもので、少な
い素子数で小型であり、かつ、低価格なりＳコンバータ
を実現することができる！３３コンバータの増幅回路を
提供することを目的としている。

「課題を解決するための手段」 この発明は、ＢＳ信号を増幅して出力するＲ　Ｆ増幅回
路と、前記ｒ（Ｆ増幅回路の出力信号を周波数変換して
ＩＦ倍信号出力する周波数変換回路と、前記ｒＦ信号を
増幅するＩＦ’増幅回路とからなるＢＳコンバータにお
いて、前記ＲＦ増幅回路を構成するＲＦ増幅用１？ＥＴ
のドレイン電流の変動を抑圧するバイアス安定用トラン
ジスタを用いて、前記ＩＦ増幅回路を構成したことを特
徴としている。

「作用」 上記構成によれば、ＲＦ増幅回路では、ＢＳ信号が増幅
されて出力される。一方、ＲＦ増幅回路内のＲＦ増幅用
ＦＥＴのドレイン電流変動を抑圧するためのバイアス安
定用トランジスタによって構成されるＩＦ増幅回路では
、ＩＦ’信号が増幅されて出力される。

「実施例」 以下、図面を参照して本発明の一実施例について説明す
る。

第１図は、この発明の一実施例によるＢＳコンバータの
増幅回路の構成を示す回路図である。なお、この図にお
いて、前述した第４図と対応する部分には同一の符号を
付けて、その説明を省略する。

ＩｃはＦＥＴＱＩのバイアス安定化回路前ＩＦ増幅回路
である。以下、このバイアス安定化回路能ＩＦ増幅回路
１ｃの構成を説明する。トランジスタＱ２は、ＦＥＴＱ
Ｉのバイアス安定用トランジスタとＩＦ増幅用トランジ
スタとを兼ねる。トランジスタＱ２のベース（ｄ点）は
結合コンデンサＣｃ、を介してＩＦ信号入力端１３に接
続される。また、トランジスタＱ、のコレクタ（ａ点）
は結合コンデンサＣＣ２を介してＩＦ信号出力端１４に
接続されると共に、高周波阻止用コイルＬ　、および抵
抗Ｒ５を介して、Ｆ　Ｅ　Ｔ　Ｑ　＋のゲートに接続さ
れる。また、コイルＬ　、および抵抗Ｒ５の接続点と接
地との間には接地用コンデンサＣＩが介挿される。

次に、このＢＳコンバータの増幅回路の動作を説明する
。まず、ＢＳ信号入力端１１から人力されたＢＳ信号は
、Ｆ　Ｅ　Ｔ　Ｑ　＋で増幅され、出力端１２に出力さ
れる。一方、ＩＦ信号入力端１３に入力されたＩＦ’信
号は、トランジスタＱ２によって増幅され、ＩＦ信号出
力端１４に出力される。

ここで、トランジスタＱ２のコレクタ（ａ点）とＦＥ’
Ｔ　Ｑ　＋のゲートとの間には、コイルし、があり、か
つ、コイルＬ１のＦＥＴＱＩ側はコンデンサＣ３を介し
て接地されている。従って、ａ点のＩＦ’信号とＦ　Ｅ
　Ｔ　Ｑ　＋のゲートのＢＳ信号とは高周波的に絶縁さ
れるので、Ｆ　Ｅ　Ｔ　Ｑ　＋によるＲＦ増幅とトラン
ジスタＱ、によるＩＦ増幅とは互いに干渉することなく
独立に行イつれる。なお、トランジスタＱ２におけるＦ
　Ｅ　Ｔ　Ｑ　、のバイアス安定化の動作は、前述した
第４図の回路と変わらないので、ここでの重複した説明
は省略する。

第２図は、第１図の増幅回路を用いたＢＳコンバータの
ブロックダイヤグラムである。この図に示すように、第
１図の増幅回路によって、ＲＦ増幅回路１ａとＩＦ増幅
回路ＩＣの両方を実現することができる。勿論、ＲＦ増
幅回路２ａとＩＦ増幅回路２ｃ、ＲＰ増幅回路３ａとＩ
Ｆ増幅回路３Ｃも第１図の増幅回路によって実現可能で
ある。

「発明の効果」 以上説明したように、この発明によれば、ＲＦ増幅回路
を構成するＲ　Ｐ増幅用ＦＥＴのドレイン電流の変動を
抑圧するバイアス安定用トランジスタを用いて、ＩＦ増
幅回路を構成したので、所要素子数が少なくてすみ、小
型で低価格のＢＳＳコン パークを実現することができる効果が得られる。

【図面の簡単な説明】

― 第１図はこの発明の一実施例によるＢＳコンバータの増
幅回路の構成を示す回路図、第２図は第１図の増幅回路
を用いたＢＳコンバータの構成を示すブロックダイヤグ
ラム、第３図は従来のＢＳコンバータの構成を示すブロ
ックダイヤグラム、−７＝ 第４図は従来のＢＳコンバータのＲＦ増幅回路の構成を
示す回路図、第５図は第４図におけるＦＥＴＱ、のドレ
イン電流特性を示す図である。 Ｑ、・・・・・・ＲＦ増幅用ＦＥＴ５Ｑ２・・・・・・
バイアス安定用筆ＩＦ増幅用トランジスタ。 出願人　　アルプス電気株式会社 代表者　　片開　勝太部

Claims (1)

【特許請求の範囲】
1. ＢＳ信号を増幅して出力するＲＦ増幅回路と、前記ＲＦ
   増幅回路の出力信号を周波数変換してＩＦ信号を出力す
   る周波数変換回路と、前記ＩＦ信号を増幅するＩＦ増幅
   回路とからなるＢＳコンバータにおいて、前記ＲＦ増幅
   回路を構成するＲＦ増幅用ＦＥＴのドレイン電流の変動
   を抑圧するバイアス安定用トランジスタを用いて、前記
   ＩＦ増幅回路を構成したことを特徴とするＢＳコンバー
   タの増幅回路。