JPH01307372A - ビデオカメラ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ビデオカメラ装置に関し、特に露出時間を可
変とした撮影等、特殊撮影を行なうビデオカメラ装置に
関する。

［従来の技術］ 従来、可変露出ビデオカメラ装置としては、特開昭５９
−３７７７８号公報記載のように、可変同期信号により
制御される蓄積型撮像素子から読出される、連続あるい
は間欠的な画像信号を、−度すべて画像メモリに記憶し
、４１準同期（４号で読出す方式が知られていた。この
方式では、被写体が暗い場合撮像素子から数）゛イール
ドに１回の割合で間欠的に読み出すことにより、数フイ
ールド期間に亘る撮像面への蓄積作用で感度を高めるよ
うにし、被写体が明るくなる程、上記間欠読出し間隔を
短くし、通常の明るさでは、撮像素子からの読み出しを
連続的に行なっている。

［発明が解決しようとする課題］ しかし、上記従来技術では、標準撮像時においても、−
旦１画像メモリに記憶しこれを読み出すようにしている
ため、画像メモリはいつも動作させて置かねばならず、
消費電力が増加する問題があった。

そこで、本発明者等は、まず、標準撮影時には画像メモ
リを介することなく、撮像素子からの画像信号をそのま
ま利用回路に出力することを考えた。この場合、標準撮
像時には、使用されない画像メモリへの電源を切断する
ことにより、消費電力を節減することが考えられるが、
実験によると。

画像メモリへの電源を切断した場合には、次に特殊撮影
モードに切換えるため画像メモリの電源を投入しても、
投入から実際に動作するまでに立−Ｌ−り時間による遅
れがあることがわかった。

従って１本発明の第１の目的は、この種の特殊撮影機能
を備えたビデオカメラ装置において、標準撮像時の消費
電力を減少させると共に；標準撮影モードと特殊撮影モ
ードの切替えが速やかに行なうことができるようにする
ことにある。

また、上記従来技術では、画像信号がメモリ回路を通過
する際に施される信号処理のため、信号に遅延が生じて
いた。このため、標準撮影モード時に前記メモリ回路を
介さないようにすると、標準撮影時と特殊撮影時とで画
像信号間に時間差が生じ、そのモード切替えの際に画像
の時間ずれが生じる問題があった。

本発明の第２の目的は、特殊撮影時に画像メモリへ入力
された画像信号を標準撮影時に比べて実質的に遅延なく
読出すことができるビデオカメラ装置を提供することに
ある。

さらに上記従来技術では、映像ブランキング期間におい
ても画像メモリへの記憶を行なわなければならず、メモ
リ古歌が増加していた。

本発明の第３の目的は、上記特殊操影機能を備えたビデ
すカメラ装置において、必要なメモリ容量を減少させる
ことにある。

［課題を解決するための手段］ 上記第１の目的を達成するため１本発明のビデオカメラ
装置は、画像メモリの入力信号と出力信号のいずれか一
方を選択可能な信号切替スイッチを設け、標準撮像時に
おいては画像メモリの入力信号を選択し、画像メモリの
駆動パルスを停止するように構成する。

上記第２の目的を達成するため、本発明のビデオカメラ
装置は、上記信号切替スイッチに入力する２信号の位相
を一致させるため、２信号のうちいずれか一方の信号を
遅延させる遅延回路を設けるように構成する。

また、上記第３の目的を達成するため１本発明のビデオ
カメラ装置は、画像メモリの書込みを映像期間のみとし
、ブランキング期間においては。

メモリ動作を停止し、メモリ出力端をハイインピーダン
ス状態とし、メモリとその出力側のＤ／Ａ変換器の間に
プルダウン又はプルアップ抵抗を接続するように構成す
る。

［作用］ １記構成に基づく作用を説明する。

上記第１の構成によって、標準撮像時においては、信号
切替スイッチにより画像メモリの人力信号を選択し１画
像メモリ部への駆動パルスを停止することで、消費電力
を減らすことが可能になる。

この場合、画像メモリへの電源はオンのままであるが、
電源オンのため消費される（洩れる）電力は、駆動パル
スが印加されることで消費される電力に比べて小さい（
半分以下である）。一般に、画像メモリとしてダイナミ
ックＲＡＭを用いた場合、駆動パルスの周波数及び電圧
をｆ及びＶ、画像メモリの入力容量をＣとすると、消＊
電力Ｗは。

ｆ−ｃ−■２に比例する。Ｓ　ＲＡ　Ｍでも同様のこと
がいえる。又、メモリの前後に用いるＡ／Ｄ及びＤ／Ａ
変換器についても、同様に、駆動パルスを停止すること
により、電力消費を節減できる。

また、上記第２の構成によって１画像メモリの入力から
出力までの遅延差（通常の標準方式のテレビジョン方式
の場合、この遅延差は０．２μｌｌｌ５程度ある。）を
補正する遅延補正回路を、切替スイッチの、いずれか一
方の入力端に設けるようにしたので、標準撮像時から間
欠撮像時へ、もしくはその逆の間欠撮像時がら標準撮像
時の切替をスムースに行なうことが可能になる。

更に、上記第３の構成によって、ブランキング期間にお
いては１画像メモリの出力端をハイインピーダンス状態
にし、プルアップまたはプルダウン抵抗で確定した任意
の値にすることで、ブランキング内のメモリ書込みを不
要とし、メモリ容量を減らすことが可能になる。

［実施例］ 以下第１図を用いて、本発明の一実施例を説明する。同
図において１０１はレンズ、１０２は撮像素子、１０３
は可変同期信号発生回路、１０４は前段信号処理回路、
１０５はＡ／Ｄ変換器、１０６は画像メモリ、１０７は
Ｄ／Ａ変換器、１０８は開動パルス生成回路、１０９は
標準同期信号発生回路、１１０は後段信号処理回路、１
１１は信号切替スイッチであり、レンズ１０１によって
撮像素子１０２へ受光面に結像された被写体の光信号は
、光電変換され、前段信号処理回路１０４を介して画像
信号となり、Ａ／Ｄ変換器１０５でディジタル変換され
、画像メモリ１０６に記憶される。また後段信号処理回
路１１０は、（ａ号切替スイッチ１１１により選択され
た前段信号処理回路１０４の出力信号、または、Ｄ／Ａ
変換器１０７の出方信号のいずれか一方の信号処理を行
なった後、標準ＴＶ信号として出力する。

以下第２図のパルスタイミングチャートも用いて、標準
撮像時と間欠撮像時の動作を説明する。

通常の明るさを有する被写体の撮像時のように。

標準撮像時においては、可変同期信号発生回路１０３か
ら出力される撮像素子の読出パルスは同図（ｂ）のよう
に標準同期信号（ａ）と同等のパルスを出力し、同パル
スにより制御される撮像素子１０２からは同図（ｅ）に
示すごとく毎フィールド画素信号が出力される。そして
４ｎ号切替スイッチ１１１により前記画素信号を前段信
号処理回路１０４を介して選択し、信号処理を行なった
後、標準ＴＶ信号（ｄ）として出力する。この場合、Ａ
／Ｄ変換８１１０５、メモリ回路１０６およびＤ／Ａ変
換器１０７は全く必要としないため、駆動パルス生成回
路１０８は駆動パルスの一部、またはすべての出力を停
止し、消費電力を減少させている。次に、暗い被写体の
撮像時のような、間欠撮像時においては、可変同期信号
発生回路１０３は同図（ｅ）のように間欠的に読出パル
スを出力し、同パルスにより撮像素子１０２からは（ｆ
）に示すごとく間欠的に画素信号が出力される。そして
、画素信号は前段信号処理回路１０４およびＡ／Ｄ変換
器１０５を介してメモリ回路１０６に記憶され、同図（
ｇ）のごとく画像の補間を行なった後、信号切替スイッ
チ１１１を介して、後段信号処理回路１１０により標準
ＴＶ信号（ｈ）として出力される。本実施例によれば、
このように撮像素子からの（３号・の読出しを従来の１
フイ一ルド間隔（１八。秒）より長くすることで、ビデ
オカメラの見かけ上の感度を良くすることを可能とし、
さらに標準撮像時には消費電力を低くできる。

第３図に第２の実施例を示す。同図において。

１０１〜１１０は第１の実施例で示したものと同一のも
のであり、２０１はディジタル信号切替スイッチである
。本実施例の第１の実施例との相違点は、ディジタル信
号切替スイッチ２０１がＡ／Ｄ変換器１０５の出力信号
または１画像メモリ１０６の出力信号のいずれか一方を
選択することである。

本実施例においては、標準撮像時には画像メモリ１０６
が不要となるため、駆動パルス生成回路１０８は画像メ
モリ１０６に供給する駆動パルスの一部、またはすべて
を停止し、消＊電力を減少することが可能となる。

第４図に、第３の実施例を示す。同図（Ａ）は本実施例
の構成を示し、同図（Ｂ）は各部分における信号波形の
タイミングを水平走査単位で示したものである。３０１
は人力してから読出すまでの遅延時間がτであるメモリ
回路、３０２は遅延回路、３０３は信号切替スイッチで
あり、切替スイッチ３０３は、標準撮像時には前段信号
処理回路１０４の出力画像信号（ａ）を遅延回路３０２
を介して選択し、また、メモリ回路３０１を使用する間
欠撮像等の特殊撮像時には、メモリ回路３旧を通過した
画像信号を選択し後段信号処理回路１１０を介して標準
ＴＶ信号として出力する。

本実施例によれば、遅延回路３０２の遅延時間をメモリ
回路３０１の水平期間に関する遅延時間と同じτにする
ことで、切替スイッチ３０３により標準撮像時から特殊
撮像時（もしくはその逆の特殊撮像時から標準撮像時）
への切替を行なう場合において、信号遅延差による画面
のずれが生じない。

第５図に、第４の実施例を示す。同図（Ａ）は本実施例
の構成を示し、同図ＣＢ）は各部分における信号波形の
タイミングをフィールド単位で示したものである。４０
１は入力して読出すまでの遅延時間がτであるメモリ回
路、４０２は遅延回路、４０３は信号切替スイッチであ
り、切替スイッチ４０３は標準撮像時には前段信号処理
回路＋０４の出力画像信号（、）を選択し、また、メモ
リ回路４０１を使用する特殊撮像時には、メモリ回路・
１０１を通過した画像信号を遅延回路４０２を介して選
択し・後段信号処理回路１１０により標準ＴＶ信号で出
力する。

本実施例によれば、遅延回路４０２の遅延時間をＶ−τ
　（ｖ：１フイ一ルド期間）にすることで。

水平走査方向の遅延が等価的に零になり、切替スイッチ
４０３により標準撮像時がら特殊ｗｔ偉時（もしくはそ
の逆の特殊撮像時がら標準撮像時）への切替を行なう場
合において画面のずれが生じない。

第６図に、第５の実施例を示す。同図（Ａ）は本実施例
の構成、同図（Ｂ）はメモリ回路の詳細、同図（Ｃ）は
各部分における信号波形のタイミングをそれぞれ示した
ものである。５０１はメモリ回路。

５０２は信吐切替スイッチであり、５０３〜５０７はメ
モリ回路５０１の内部構成を示し、５０３は入力信号の
前処理回路、５０４はＡ／Ｄ変換器、５０５は書込みと
読出しの動作が非同期で可能な画像メモリ、５０６はＤ
／Ａ変換器、５０７は信号の後処理回路であり、τ、は
メモリ回路５０１の入力端から画像メモリ５０５の入力
端までの遅延時間、τ２は画像メモリ５０５の出力端か
らメモリ回路５０１の出力端までの遅延時間、τ、はて
、とて□の合計の遅延時間を示す。

上記回路において、信号切替スイッチ５０２は。

標準撮像時には前段信号処理回路１０４の出力画像信号
（ａ）を選択し出力する。また、特殊撮像時においては
、メモリ回路５０１に入力した画像信号に対し前処理回
路５０３により各種信号処理を行ない、Ａ／Ｄ変換器５
０４でディジタル変換を行ない、これを画像メモリ５０
５に記憶し、その後、適当なタイミングで画像メモリ５
０５から読出した信号に対し、Ｄ／Ａ変換器５０６によ
りアナログ変換を行ない、後処理回路５０７および信号
切替スイッチ５０２を介して後段信号処理回路１１０に
より標準ＴＶ信号で出力する。

上記回路において、仮に画像メモリ５０５の書込み開始
と読出し開始を同じタイミング（時間ｔｗ）で行なうと
すると、第６図（ｂ）　、　（Ｃ）に示すごとく、τ、
＋τ、＝τ、の信号遅延がメモリ回路５０１の内部で起
こり、標準撮像時から特殊撮像時（もしくは特殊撮像時
から標準撮像時）への切替を行なう場合に画面のズレが
生じる。

本実施例によれば、同図（ｄ）のごとく画像メモ１Ｊ５
０５の信号読出し開始のタイミングを、書込み開始のタ
イミング（時間シ、）よりτ、たけ先行して（絶対時間
としては、（１フィールド−τ、）だけ遅らせて）行な
うことで（時間し、）メモリ回路Ｓｏｌの出力画像信号
のタイミングは同図（、）に示すごとく、入力画像信号
（ａ）と一致し、標準撮像時から特殊撮像時（もしくは
特殊撮像時から標準撮像時）への切替を行なう場合にお
いても画面のズレが生じない。

第７図に第６の実施例を示す。同図は第６図に示す回路
の前処理回路５０３．および後処理回路５０７の内部を
具体的に表わしたものであり、６０１は前段増幅器、６
０２は前段ローパスフィルタ、６０３は後段ローパスフ
ィルタ、６０４は後段増幅器である。同図において、前
段信号処理回路１０４から出力された画像信号は前段増
幅器６０１により、Ａ／Ｄ変換器５０４の入力仕様まで
増幅された後、ローパスフィルタ６０２を介してディジ
タル変換され画像メモリ５０５に記憶される。また画像
メモリ５０５から読出された画像信号はＤ／Ａ変換ｎ５
０６によりアナログ変換され、ローパスフィルタ６０３
で波形整形を受けた後、後段増幅器６０４により前段信
号処理回路１０４から出力された画像信号と同じ振幅ま
で増幅され出力される。

一般に画像信号が増幅、およびローパス、さらにＡ／Ｄ
変換、Ｄ／Ａ変換などの各種信号処理を施される場合に
おいて、必ず信号の遅延を生じ。

上記回路の場合、前段増幅器６０１．前段ローパスフィ
ルタ６０２．及びＡ／Ｄ変換器５０４で生じる遅延時間
の合計τ□とＤ／Ａ変換器５０６、後段ローパスフィル
タ６０３、及び、後段増幅器６０４で生じる遅延時間の
合計τよを加算したて。

の遅延時間が生じる。

本実施例によれば、画像メモリ５０５の信号読出し開始
のタイミングを書込み開始のタイミングよりτ、だけ先
行して行なうことで、切替スイツチ５０２両端の遅延時
間差を零にすることが可能になる。

また信号読出し開始のタイミングと蓄込み＋５１１始の
タイミングを自由に設定可能とすることで、増幅器やロ
ーパスフィルタの変更、または回路追加などによる遅延
時間の変化にも対応可能となる。

第８図に第７の実施例を示す。同図に示す回路は標準撮
像時における信号切替スイッチ５０２の信号取出場所を
前段ローパスフィルタ６０２の出力端とした点で第７図
と異なるが、他は第７図に示した回路と同一のものであ
る。

本実施例によれば１画像メモリ５０５の信号読出し開始
のタイミングを書込み開始のタイミングよりτ１°　（
τ、′＝τ、＋τ２　τ、’　：Ａ／Ｄ変換器５０４で
生じる遅延時間）だけ先行して行なうことで切替スイッ
チ５０２両端の遅延時間差を零にすることが可能になる
。

第９図を用いて、第８の実施例を説明する。同図（Ａ）
は本実施例の構成、同図（Ｂ）は輝度信号用メモリ回路
の詳細、同図（Ｃ）は色差信号用メモリ回路の詳細を示
したものであり、８０１は輝度信号と色差信号を分離し
て出力する前段信号処理回路、８０２，８０３はメモリ
回路、８１４゜８１５は信号切替スイッチ、８１６は輝
度信号と色差信号を別々に処理できる後段信号処理回路
であり、８０４〜８１３はメモリ回路８０２および８０
３の内部構成を示し、８０４は輝度信号用メモリ回路、
８０５および８１０はＡ／Ｄ変換器、８０６および８１
１は書込みと読出しの動作が非同期で可能な画像メモリ
、８０７および８１２はＤ／Ａ変換器、８０８は輝度信
号用後処理回路、８０９は色差信号用前処理回路、　８
１３は色差信号用後処理回路で、τ、〜τ７は各々の回
路通過時に生じる遅延時間であり、通常輝度信号と色差
イ、１号では回路の違いにより遅延時間が異なる。

本実施例によると１画像メモリ８０６および８１，１の
信号読出し開始のタイミングを書込み開始のタイミング
よりτ、＋τ、（ｍ度用画像メモリ８０６の場合）また
はで、十τ７（色差用画像メモリ８１Ｆの場合）だけ先
行させることで、メモリ回路８０２および８０３で生じ
る遅延を零にすることが可能になり、信号切替スイッチ
８１４および８１５の切替時において画面ずれ、または
色ずれが起こらない。

第１０図に第９の実施例を示す。同図は第５図に示す第
４の実施例にメモリ回ｇ４０１に供給する駆動パルスを
任意の期間停止させるパルス停止スイッチ９０１を追加
したカメラである。

同回路において、信号切替スイッチ４０３は第４の実施
例で示したごとく、標準撮像時には前段信号処理回路１
０４の出力画像信号を選択し、またメモリ回路４０１を
使用する特殊撮像時には、メモリ回路４０１を通過した
画像信号を遅延回路４０２を介して選択し、後段信号処
理回路１１０により標準ＴＶ信号として出力する。

本実施例によれば、メモリ回路４０１を使用しない４Ｉ
！ｌＩ準撮像時に、パルス停止スイッチ９０１をオフさ
せ、メモリ回路４０１に供給するメモリ駆動パル、スの
少なくとも１つを停止させることで、消費電力を減少さ
せることが可能になる。

第１１図に第１０の実施例を示す。第１１図（Ａ）は本
実施例の構成、同図（Ｂ）はメモリ回路の詳細、同図（
Ｃ）は各部分の信号波形をそれぞれ示す、同図（Ａ）に
示す回路は、前段信号処理回路１０４の出力信号をメモ
リ回路１００！に記憶し、しかる後に読出すことを目的
としたビデオカメラ装置である。同図（Ｂ）において１
００２〜１００５はメモリ回路１００１の内部構成を示
し、１００２はＡ／Ｄ変換器、１００３は出力をハイイ
ンピーダンス状態にすることが可能な画像メモリ、１０
０４はＤ／Ａ変換器、１００５はプルダウン抵抗（メモ
リ１００３の出力インピーダンスがハイのとき、又は、
該メモリの出力を切離したとき、Ｄ／Ａ変換器１００４
の入力レベルをアースレベルとするため、該Ｄ／Ａ変換
器入力と接地間に接続した抵抗、例えば、１０にΩ程度
、）であり、前段信号処理回路１０４から出力された画
像信号をＡ／Ｄ変換器１００２でディジタル変換し画像
メモリ１００３に記憶する。その後、画像メモリ１００
３から読出した信号をＤ／Ａ変換器１ｏｏｓ。

でアナログ変換し、後段信号処理回路１１０を介して１
５ｔｉ’ｌ！ＴＶ信号で出力する。

本実施例では、画像メモリ１００３は入力信号の映像期
間のみを記憶し、水平、垂直ブランキング期間（無信号
期間）には同図（Ｃ）の（ｂ）のごとく、メモリ動作を
停止させることにより、必要なメモリ容量を減少させる
ことを目的とする。しかし。

一般にメモリ動作を停止すると、メモリ出力は不確定と
なるため、後段でブランキング処理を施さなければなら
ず、回路の追加が必要になるが、本実施例によれば、画
像メモリ１００３の出力端をプルダウン抵抗１００５で
接地し、ブランキング内のメモリ出力バッファをハイイ
ンピーダンス状態にすることによって、同図（Ｃ）の（
ｃ）のごとくメモリ出力を確定でき、回路追加なしでメ
モリ容量の減少を実現できる。

なお、本実施例においては、説明のため、１ビツトをプ
ルダウン抵抗で接地しているので、該１ビツトについて
のＡ／Ｄ変換器人力は、アースレベルに対応した数値「
０」となる。しかし、実際には、ブランキング期間のレ
ベルは、例えば８ビツトの２進数値（ｒｏ」、ｒｌ」）
によって決定されるものであるので、この場合には、メ
モリ１００３からＡ／Ｄ変換器１００４へ行く８本の接
続線の各々について、予め、数値ｒＱＪをＡ／Ｉ）変換
器に入力すべき接続線には前記のようにプルダウン抵抗
を接続すると共に、数値［１」をＡ／Ｄ変換器に入力す
べき接続線にはプルアップ抵抗（メモリ１００３がハイ
のとき、又は該メモリの出力を切り離したとき、Ｄ／Ａ
変換器１００４の入力レベルを数値「１」を表わすある
電圧レベルとするため、該Ｄ／Ａ変換器と電源との間に
接続した抵抗）を接続しておくことによって、ブランキ
ング期間内のレベルを任意に設定することが可能である
。

［発明の効果］ 以上詳しく説明したように、本発明によれば。

画像メモリ不要時（標準撮影時）はメモリ駆動パルスを
停止できるので、消費電力を減少させることが可能にな
る。

また、本発明によれば、特殊撮影時に画像メモリに入力
される画像信号を標準撮影時と比べて遅延なく読出すこ
とが可能になるので、標準撮影と特殊撮影との切替時に
、画像のずれが生じることがない。

更に、本発明によれば、ブランキング内のメモリ書込み
が不要となるので、必要なメモリ容量を減少させること
が可能になる等、優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の波形のパルスタイミングチャート、第３
図ないし第１１図は本発明の他の実施例の回路ブロック
図及び波形図である。 １０１・・・・・・レンズ、１０２・・・・・・撮像素
子、１ｏ３・・・・・・可変同期信号発生回路、１０４
・・・・・・前段信号処理回路、１０５・・・・・・Ａ
／Ｄ変換器、１０６・・・・・・画像メモリ、１０７・
・・・・・Ｄ／Ａ変換器、１０８・・・・・・メモリ駆
動パルス生成回路、１０９・・・・・・標準同期信号発
生回路、３０１，４０１，５０１・・・・メモリ回路、
３０２，４０２・・・・・・遅延回路、２０１゜３０３
．４０３，５０２・・・・・・切替スイッチ。 第１図 一２図　　　３ 一一÷−−−−に）φ１ブイづレレ （ｈ）檀ＴＶえ０．＜゛、　、、　／、、　″パ’　’
　’、　’　、′、″第　３　図 第５図 箪　６　図 ｈ〜乙、檜号理歇婢藺 １８１ｗ ６＝首＋６ ？♂＝？、’十？。 第９図 一一７４−一一一で５−一 第１０図

Claims (1)

1. 【特許請求の範囲】 １、撮像素子と、特殊撮影時に前記撮像素子から複数の
   フィールド毎に間欠的に出力されるフィールド単位の画
   像信号を記憶しこれを繰返し読み出して連続信号として
   出力するメモリ回路と、前記メモリ回路に駆動パルスを
   供給する駆動パルス生成回路とを有するビデオカメラ装
   置において、標準撮影時に前記撮像素子から連続的に出
   力される画像信号を実質的に前記メモリ回路を介するこ
   となく取出す標準撮影画像信号経路と、標準撮影時に前
   記標準撮影画像信号経路の出力を選択し特殊撮影時に前
   記メモリ回路の出力を選択する切替スイッチと、標準撮
   影時に前記メモリ回路に入力する前記駆動パルスを停止
   する停止手段とを備えたことを特徴とするビデオカメラ
   装置。 ２、前記メモリ回路は、前記撮像索子からの出力画像信
   号をディジタル変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変
   換器からのディジタル出力を記憶する画像メモリと、前
   記画像メモリの出力をアナログ変換するＤ／Ａ変換器と
   から構成され、前記停止手段は、前記Ａ／Ｄ変換器、画
   像メモリ、及び、Ｄ／Ａ変換器のうち、少なくとも１つ
   に入力する駆動パルスを停止するように構成されている
   ことを特徴とする請求項１記載のビデオカメラ装置。 ３、前記メモリ回路は、前記撮像素子からの画像信号を
   ディジタル変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器
   からのディジタル信号を記憶する画像メモリとから構成
   され、前記標準撮影画像信号経路は前記Ａ／Ｄ変換器の
   出力を前記画像メモリを介することなく取出すように構
   成され、前記切替スイッチは前記標準撮影画像信号経路
   の出力と前記画像メモリの出力のいずれか一方を選択す
   るように構成され、更に、前記切替スイッチにより選択
   したディジタル信号をアナログ変換するＤ／Ａ変換器を
   備えたことを特徴とする請求項１記載のビデオカメラ装
   置。 ４、撮像素子と、特殊撮影時に前記撮像素子から複数フ
   ィールド毎に間欠的に出力されるフィールド単位の画像
   信号を記憶しこれを繰返し読み出して連続信号として出
   力するメモリ回路と、前記メモリ回路に駆動パルスを供
   給する駆動パルス生成回路とを有するビデオカメラ装置
   において、標準撮影時に前記撮像素子から連続的に出力
   される画像信号を実質的に前記メモリ回路を介すること
   なく取出す標準撮影画像信号経路と、標準撮影時に前記
   標準撮影画像信号経路の出力を選択し特殊撮影時に前記
   メモリの出力を選択する切替スイッチと、前記メモリ回
   路による信号遅延時間を補償して前記切替スイッチで選
   択される信号間の遅延時間差をなくするための補償遅延
   手段とを備えたことを特徴とするビデオカメラ装置。 ５、前記補償遅延手段は、前記標準撮影画像信号経路中
   に備えたことを特徴とする請求項４記載のビデオカメラ
   装置。 ６、前記補償遅延手段は、前記メモリ回路の入力側、出
   力側、又はメモリ回路中に備えたことを特徴とする請求
   項４記載のビデオカメラ装置。 ７、前記補償遅延手段は、前記メモリ回路の書き込み動
   作開始と読み出し動作開始との間の時間差により構成さ
   れたことを特徴とする請求項４記載のビデオカメラ装置
   。 ８、撮像素子と、特殊撮影時に前記撮像素子から複数フ
   ィールド毎に間欠的に出力されるフィールド単位の画像
   信号を記憶しこれを繰返し読み出して連続信号として出
   力するメモリ回路と、前記メモリ回路に駆動パルスを供
   給する駆動パルス生成回路とを有し、前記メモリ回路は
   、前記撮像素子から出力される画像信号をディジタル変
   換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器からのディジ
   タル出力を記憶する画像メモリと、前記画像メモリの出
   力をアナログ変換するＤ／Ａ変換器とから成るビデオカ
   メラ装置において、ブランキング期間を除いた画像信号
   期間中のみ、前記画像信号を前記画像メモリに記憶する
   手段と、前記画像メモリの出力端と前記Ｄ／Ａ変換器と
   の間にプルアップ抵抗又はプルダウン抵抗を設けること
   により、前記ブランキング期間の出力レベルを設定した
   ことを特徴とするビデオカメラ装置。