JPH01297250A - 印刷装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は印刷装置に関し、特にビデオデータを受信して
該ビデオデータの画像を形成する印刷装置に関する。

［従来の技術］ 従来、この種の装置では受信したビデオデータを一旦バ
ツファメモリに蓄え、該データが所定量溜るとこれを読
み出して印刷していた。このためビデオデータの受信蓄
積中は印字ができず、スルーブツトが低下していた。

［発明が解決しようとする課題］ 本発明は上述した従来技術の欠点を除去するものであり
、その目的とする所は、小容量のバッファメモリで、か
つスルーブツトが向上する印刷装置を提供することにあ
る。

［課題を解決するための手段］ 本発明の印刷装置は上記の目的を達成するために、受信
したビデオデータな記憶するバッファメモリと、前記バ
ッファメモリへのデータアクセスを時分割制御する時分
割手段と、前記時分割された一方の区間に前記受信した
ビデオデータをバッファメモリに書き込む書込手段と、
前記時分割された他方の区間に前記書き込まれたビデオ
データを読み出す読出手段と、前記読み出されたビデオ
データで画像を形成する画像形成手段を備えることをそ
の概要とする。

［作用］ かかる構成において、バッファメモリは受信したビデオ
データを記憶する。時分割手段は前記バッファメモリへ
のデータアクセスを時分割制御する。書込手段は前記時
分割された一方の区間に前記受信したビデオデータをバ
ッファメモリに書き込む。読出手段は前記時分割された
他方の区間に前記書き込まれたビデオデータを読み出す
。

画像形成手段は前記読み出されたビデオデータで画像を
形成する。

［実施例の説明］ 以下、添付図面に従って本発明による実施例を詳細に説
明する。

第１図は実施例の印刷装置のブロック構成図である。図
において、１は印刷装置であり、入力したビデオデータ
（原２値データ）を印刷（以下、印字とも言う）する。

２はホストシステムであり、印刷装置１にビデオデータ
を供給する。

印刷装置１において、４はインタフェース回路であり、
ビットシリアルで送られるビデオデータＶＤＯを４ビツ
ト毎のパラレルデータＶＤＯ〜Ｖ　Ｄ　３　’：変換す
る。５はビデオＲＡＭ　（ＶＲＡＭ）であり、パラレル
変換した４ビットデータＶＤＯ−ＶＤ３を順次蓄積する
。ＶＲＡＭ５は例えば４ビツト×６４にのダイナミック
ＲＡＭで構成されており、印刷のための略１００走査線
（ラスタ）分のビデオデータを記憶できる。６はＶＲＡ
Ｍ制御回路であり、時分割により、インタフェース回路
４からＶＲＡＭ５へのビデオデータの書込制御どＶＲＡ
Ｍ５から印字データ転送回路８へのビデオデータの読出
制御を行う。９はクロック回路であり、時分割クロック
信号ＣＣＬＫ及びビデオデータの書込みと読出しく印刷
）のためのクロック信号ＭＣＬＫ等を発生する。１１は
印字ヘッドであり、詳細は第３図に従って後述する。７
は印字ヘッド制御回路であり、所定のタイミングにラッ
チ信号ＬＩ／（／は否定論理を表わす）を出力してシフ
トレジスタｌｌａのビデオデータ（縦６４ビツト）をラ
ッチｌｌｂにラッチする。また電源ＶＨの負担を軽減す
るため、駆動信号ＨＥＯ／〜ＨＥ３／によって印字素子
ｌｉｄのグループを時分割駆動する。８は印字データ転
送回路であり、ＶＲＡＭ５に蓄積したビデオデータ（最
大１００ラスタ）のうちから垂直方向に６４ビツトづつ
読み出したビデオデータなシフトレジスタｌｌａに書込
む。

３はマイクロプロセッサ（ＭＰＵ）であり、印刷装置ｌ
の主制御を行う。ＭＰＵ３において、３ａはＲＯＭであ
り、ＭＰＵ３が実行する例えば第８．９図のプログラム
を格納している。３ｂはＲＡＭであり、ＭＰＵ３がワー
クエリアとして使用する。３ｄはタイマであり、各種制
御の目的で時間を計数する。３ｃはボートであり、プリ
ント機構部１０との間の信号を入出力する。

第２図は実施例のプリント機構部１０の概観図である。

図において、印字へラド１１はキャリッジ１２に搭載さ
れており、印字の際は不図示のキャリッジ走査モータに
よって水平方向に走査される。１３は印字用紙であり、
不図示の紙送りモータによって矢印方向に送られる。

第３図は印字へラド１１の詳細を示す回路図である。図
において、シフトレジスタｌｌａは印字データ転送回路
８からクロック信号ＨＣＬＫによってシリアル転送され
る縦６４ビット分の印字データＨＤＡＴをシフトインし
、６４ビツトのパラレルデータに変換する。ラッチｌｌ
ｂはラッチ信号ＬＩ／によってシフトレジスタｌ’ｌ　
ａが出力する印字データをラッチする。印字ヘッドドラ
イバｌｌｃは６４ビツトの印字データを４ビツト毎に４
つのブロックに分割しており、駆動信号ＨＥ○／〜ＨＥ
３／がＬＯＷレベルの時に対応するブロックを通電可能
にする。印字素子１１ｄは６４個の抵抗体素子ＨＥＬ　
１〜ＨＥＬ６４が垂直−列に並んだものであり、印字素
子が通電によって加熱されることにより印字素子内のイ
ンクを沸騰させて発泡させ、その発泡力でインクを印字
用紙に吐出させて印字を行う。尚、印字素子ｌｉｄの駆
動用電源は端子Ｖ　Ｈから供給される。

第４図は実施例のインタフェース回路４のブロック構成
図である。図において、ホストシステム２からのビデオ
データＶＤ○はクロック信号■ＣＬＫによってシリアル
転送され、シフトレジスタ１４に入力される。シフトレ
ジスタ１４はビデオデータＶＤＯを４ビツト毎にパラレ
ル変換する。

４ビツト毎のビデオデータＶ　Ｄ　Ｏ〜ＶＤ３が揃うと
カウンタ１５がＶＲＥＱ信号をＨＩＧＨレベルにしてＶ
ＲＡＭ制御回路６に通知する。ＶＲＡＭ制御回路６は時
分割された一方の区間にＶＲＥＱ信号を受は付け、ＶＲ
ＡＭ５にビデオデータＶＤＯ〜ＶＤ３を格納する。そし
てＶＡＣＫ／信号としてパルス信号を返してＶＲＥＱ信
号をＬＯＷレベルにし、かつアドレスカウンタ１６の内
容に＋１する。アドレスカウンタ１６はビデオデータＶ
ＤＯ〜ＶＤ３を格納すべきＶＲＡＭ５のアドレスを指定
するものであり、内容の初期設定はＭＰＵ３がデータバ
スＤｏ−Ｄ７を介して行う。

第５図は実施例の印字データ転送回路８のブロック構成
図である。図において、転送制御回路２０はＭＰＵ３か
らの転送開始（ＳＴＡＲＴ）信号を受けることによりＨ
ＲＥＱ信号をＨＩＧＨレベルにする。ＨＲＥＱ信号のＨ
ＩＧＨレベルは印字のためのデータ転送要求をＶＲＡＭ
制御回路６に知らせる。このＨＲＥＱ信号は時分割され
た他方の区間に受は付けられ、ＶＲＡＭ５からパラレル
ビデオデータＨＤＯ−ＨＤ３が読み出される。またその
際にアドレスレジスタ１９はパラレルビデオデータＨＤ
Ｏ−ＨＤ３を読み出すべきＶＲＡＭ５のアドレスを指定
している。このアドレスレジスタ１９への初期設定はＭ
ＰＵ３が行う。加算回路１８はアドレスレジスタ１９の
値をビデオデータＶ、Ｄ○の水平方向ドツト幅／４だけ
増加させる。即ち、例えばラスタデータをｉ行、５列の
２次元で表わせば、前のアドレスが（ｉ、ｊ）なら次の
アドレスは（ｉ＋１．ｊ）である。従って、ＶＲＡＭ５
からの水平方向４ビツトづつが、順次縦方向に読み出さ
れる。加算回路１８の出力はシフトレジスタ］、　１　
ａへのシフトクロック（ＨＣＬＫ）信号によってアドレ
スレジスタ１９に再格納される。またこのアドレスレジ
スタ１９には本来の出力ＨＡＯ〜ＨＡ１５の下位に２ビ
ツトが付されており、この下位２ビツトはセレクタ１７
に入力されて、ＶＲＡＭ５から読み出された４ビツトデ
一タ信号ＨＤＯ−ＨＤ３の内の１ビツトを選択する。こ
の下位２ビツトデータは、ＭＰＵ３のセットにより、列
の選択を１列づつ変えるべくＯ〜３と変化する。またア
ドレスレジスタ１９の出力ＨＡＯ〜ＨＡ１５はＶＲＡＭ
制御回路６へ入力され、ＶＲＡＭ５のアドレス信号とな
る。以上の機能によって印字データ転送回路８はＶＲＡ
Ｍ５中に水平方向順に格納されたビデオデータＶＤＯを
垂直方向に読み出して、印字へラド１１へ転送すること
ができる。そして、縦６４ビット分のビデオデータＶＤ
Ｏを転送するとカウンタ２１がストップ（ＳＴＯＰ／）
信号をＬＯＷレベルにして転送を終了（ＨＲＥＱをＬＯ
Ｗレベルに）させる。

第６図は実施例のＶＲＡＭ制御回路６のブロック構成図
である。図において、ＶＲＡＭ制御回路６はクロック回
路９からのクロック（ＣＣＬＫ）信号により、インタフ
ェース回路４からＶＲＡＭ５へのデータ転送サイクルと
ＶＲＡＭ５から印字データ転送回路８へのデータ転送サ
イクルを切り換久る。この切り換えはセレクタ２２及び
セレクタ２３によって行う。即ち、セレクタ２２はイン
タフェース回路４からのアドレス信号ＶＡＯ〜■Ａ１５
と印字データ転送回路８からのアドレス信号ＨＡＯ〜Ｈ
Ａ１５を切り換える。そしてセレクタ２２の出力はセレ
クタ２６によって行アドレスと列アドレスに切り換えら
れ、ＶＲＡＭ５のアドレス信号ＲＡＯ−ＲＡ７　（２回
で１６ビツト）として出力される。またセレクタ２３は
インタフェース回路４からのデータ転送要求信号ＶＲＥ
Ｑと印字データ転送回路８からのデータ転送要求信号Ｈ
ＲＥＱを切り換え、タイミング制御回路２７へ送る。タ
イミング制御回路２７はクロック回路９からのクロック
（ＭＣＬＫ）信号によって、ＶＲＡＭ５の各種制御信号
ＲＡＳ／、ＣＡＳ／、ＲＷＥ／、ＲＯＥ／を出力し、セ
レクタ２６に対し行アドレス、列アドレスの切り換えの
タイミングを知らせる。タイミング制御回路２７はデー
タ転送が終了するとＡＣＫ信号を返し、ビデオデータの
蓄積サイクルのときはＶＡＣＫ／信号にパルスが出力さ
れる。その際に書き込み信号ＲＷＥ／がＬＯＷレベルに
なると、バッファ２４がインタフェース回路４のデータ
信号ＶＤＯ〜ＶＤ３をＶ　ＲＡＭ５のデータ信号ＲＤＯ
−ＲＤ３へ出力する。

また読み出し専用信号ＲＯＥ／がＬＯＷレベルになると
ラッチ２５がＲＤＯＮＲＤ３の出力をラッチして印字デ
ータ転送回路８ヘラツチ出力ＨＤＯ〜ＨＤ３を出力する
。

第７図は実施例のデータ転送タイミングを示すタイミン
グチャートである。ＣＣＬＫ信号がＨＩＧＨレベルのと
きはビデオデータの蓄積サイクルとなり、ＬＯＷレベル
のときは印字データの読出サイクルとなる。尚、インタ
フェース回路４からＶＲＡＭ５へのデータ転送は、イン
タフェース回路４からのビデオデータＶＤＯ〜ＶＤ３が
用意されたときに行われるのであり、ビデオデータの蓄
積サイクルに割り当てた全てのサイクルが使用されるわ
けではない。またＭＰＵ３が印字データ転送回路８にデ
ータ転送を指示すると、印字データ転送回路８は印字デ
ータの読出サイクルを６４サイクル分使って印字へラド
１１にデータを転送する。このようにＣＣＬＫ信号によ
ってビデオデータ蓄積サイクルと印字データの読出サイ
クルを分けているため、ビデオデータ受信中に印字デー
タを印字ヘッドへ転送しても、ＶＲＡＭ５へのアクセス
が競合することはない。

第８図は実施例のページ印刷の制御を示すフローチャー
トである。図において、ステップＳ１ではＶＲＡＭ５中
に印字可能な量のビデオデータＶＤＯが蓄積されるのを
待つ。蓄積されるとステップＳ２へ進み、キャリッジ１
２を印字させたい位置へ移動させる。ステップＳ３では
印字データ転送回路８によって印字ヘッド１１へ印字デ
ータを転送する。ステップＳ４では印字ヘッド駆動時間
など印字ヘッド制御回路９に関するパラメータ設定を行
う。ステップＳ５では印字ヘッド制御回路９により印字
ヘッド１１を駆動する。ステップＳ６では１行分（６４
ラスタ分）の印字が終了したか否かを調べ、終了してい
ないときはステップＳ２へ戻る。また終了したらステッ
プＳ７に進み、印字した分のＶＲＡＭ５をクリア（エリ
アの開放）をする。ステップＳ８ではインタフェース回
路４からのデータ受信が禁止されていれば許可する。ス
テップＳ９では紙送りを行う。ステップＳ１０で１ペ一
ジ分の印字が終了したか否かを調べ、終了していない時
はステップＳ１へ戻る。

第９図は実施例のビデオデータ受信処理のフローチャー
トである。図において、ステップＳ１１ではインクフェ
ース回路４を通してホストシステム２からビデオデータ
ＶＤ○を受信してＶＲＡＭ５に格納する。ステップＳ１
２ではＶＲＡＭ５の容量が一杯（例えば］、　ＯＯラス
タ分）になったか否かを調べ、−杯のときはステップＳ
１３でビデオデータＶＤＯの受信を禁止する。こうして
第８図と第９図の処理を並行して行うことにより、ビデ
オデータの蓄積と印刷が実質同時に行われる。

［発明の効果］ 以上述べた如く本発明によれば、ビデオメモリの動作サ
イクルをビデオデータ蓄積サイクルと印字データの読出
サイクルによって時分割して使用することにより、ビデ
オデータ受信中の印字を可能にし、印字のスルーブツト
と向上させる。

【図面の簡単な説明】

第１図は実施例の印刷装置のブロック構成図、 第２図は実施例のプリント機構部１０の概観図、 第３図は実施例の印字へラド１１の詳細を示す回路図、 第４図は実施例のインタフェース回路４のブロック構成
図、 第５図は実施例の印字データ転送回路８のブロック構成
図、 第６図は実施例のＶＲＡＭ制御回路６のブロック構成図
、 第７図は実施例のデータ転送タイミングを示すタイミン
グチャート、 第８図は実施例のページ印刷の制御を示すフローチャー
ト、 第９図は実施例のビデオデータ受信処理のフローチャー
トである。 図中、１・・・印刷装置、２・・・ホストシステム、３
・・・マイクロプロセッサ（ＭＰＵ）　、４・・・イン
タフェース回路、１１・・・印字ヘッド、１２・・・キ
ャリッジ、１３・・・印字用紙である。 特許出願人　　キャノン株式会社 第２図

Claims (1)

1. 【特許請求の範囲】 ビデオデータを受信して該ビデオデータの画像を形成す
   る印刷装置において、 受信したビデオデータを記憶するバッファ メモリと、 前記バツフアメモリへのデータアクセスを 時分割制御する時分割手段と、 前記時分割された一方の区間に前記受信したビデオデー
   タをバッファメモリに書き込む書込手段と、 前記時分割された他方の区間に前記書き込まれたビデオ
   データを読み出す読出手段と、 前記読み出されたビデオデータで画像を形成する画像形
   成手段を備えることを特徴とする印刷装置。