JPH01296712A - カウントデータ出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ 本発明はディジタル回路に組み込まれる計数回路の値を
外部へ出力する回路に関し、計数回路の桁上げ時に多数
のビットが同時に極性を反転することによる出力回路の
急激な負荷電力変動が、他の回路へ悪影響を与えること
を防止することを目的とし、 計数回路と、該計数回路の出力を交番２進コードに変換
するグレーコード変換回路と、該グレーコード変換回路
の出力を外部へ出力するための出力回路とを具備するこ
とにより構成する。

［産業上の利用分野］ 本発明は、たとえばＬＳＩ等に組み込まれた計数回路の
値の出力方式に関するものであって、特にビット幅の大
きな計数回路の桁上げに際しても出力回路が大きな使用
電力変動を生ずることのない回路構成に係る。

［従来の技術］ 複数ビットの２進計数回路（本明細書においては以下計
数回路をカウンタともいう　）において、その値の下位
ビットが１′”の連続であるとき、次のカウントアツプ
によって、上位ビットで桁上りを生じ、下位ビットは一
斉にその値の極性が反転する。

例えば、８ビツトカウンタにおいて、２進数′″０１１
１１１１１”の値となったとき、次の歩進で、その値は
“’１０００００００”となる、すなわち、この場合は
８ビット全部がその極性を反転することになり、かつ、
下位７ビツトは同時に同方向に極性が変化することにな
る。

このようなカウンタの値を外部に出力する場合、出力回
路は各ビットごとに設けられたドライバと呼ばれる電力
増幅器を駆動しその出力を送出する。

［発明が解決しようとする課題］ 上述したようなカウンタの値の大半のビットの極性が一
斉に同方向に変化すること自体は、カウンタあるいはそ
の周辺の消費電力の小さい回路にとって特に特有の問題
を生ずるということはない。

しかし、カウンタの値をビットごとにドライバを通じて
、外部に出力する場合には、このような動作は好ましく
ない。

すなわち、出力回路は外部に信号を出力するためのビッ
トごとの電力増幅器の集まりであり、通常の論理回路と
は比較にならない大電力を扱うものであるから、信号が
“１”から“０”あるいは”０”から“１゛へ変化する
場合には相当程度の電流の回路への流入あるいは切断が
起こる。

従って、ビット幅の大きなカウンタで、−斉に同方向の
ビットの極性の変化が発生した場合には、各ドライバの
電流変化が加算されて大電流の急激な流入や切断が起こ
ることになる。これは、非常に微細なパルス性の信号を
扱う論理回路にとって、好ましくないことである。

何故なら、大電流の急激な変化時には、過渡現象により
電源回路にパルス性の雑音を生じ、また電源電圧の変動
を生ずることになるからである。

そして、これは関連する論理回路の誤動作を誘発する原
因になり得る。

本発明はこのような従来の問題点に鑑み、ビット幅の大
きなカウンタの値をドライバを通じて外部へ出力する場
合に、カウンタの大半のビットが同時に同方向に極性を
変えるような場合であっても、出力回路への供給電源の
大きな電流変化を生ずることのない出力回路方式を提供
することを目的としている。

［課題を解決するための手段］ 本発明によれば上述の目的は前記特許請求の範囲に記載
した手段により達成される。

すなわち、本発明は、計数回路と、該計数回路の出力を
交番２進コードに変換するグレーコード変換回路と、該
グレーコード交換回路の出力を外部へ出力するための出
力回路とを具備するカウントデータ出力回路である。

［作用］ 第１図は本発明の原理を示す図であって、１は計数回路
、２はグレーコード変換回路、３は出力回路を表してい
る。

同図において、グレーコード変換回路２は計数回路１の
カウント出力を交番２進コードに変換する。交番２進コ
ードは連続する数を２進表現したとき、隣接する数の表
現が互いに一つの桁でだけ異なるように作られた２進コ
ードである。

従って、第１図の回路において、計数回路１の値がどの
ように変化しても、グレーコード変換回路で、同時に多
数の同方向のビットの極性の変化が生じないように変換
されるから出力回路３での大電流変化が発生することが
ない。

［実施例］ 第２図は本発明の一実施例のブロック図であって、４．
４°はそれぞれＬＳＩ、５はラッチ６と＋１回路７で構
成される２進計数回路、８はグレーコード変換回路、９
は出力回路、１０はグレーコード復元回路、１１はラッ
チ、１２は内部回路を表している。

同図において、ＬＳＩ４のラッチ６および＋１回路７と
からなる２進計数回路５のカウント出力はグレーコード
変換回路８に入力され、交番２進コードに変換される。

４ビツトの交番２進コードの例を第１表に示す。

すなわち、同表は１６進数と２進数と交番２進コードを
対応せしめて表示したものであるが、同表より明らかな
ように交番２進コードは、桁上りに際しても、常に１ビ
ツトしか変化しない。

従って、第２図の回路において、２進計数回路５の出力
の大半のビットが同時に同方向に変化する場合であって
も、グレーコード変換回路８の出力は常に１ビツトの変
化に止まる。

グレーコード変換回路８の出力は出力回路９を経て外部
に出力されるが、比較的大電力を要する出力回路のビッ
ト対応に設けられたドライバが一斉に同方向に極性を転
することがないので、電源に急激な変化を生じないから
パルス性の雑音を発生して他の回路に影響を与えたり、
電源電圧の変動を生じて他の論理回路の動作の安定性を
脅かすこともない。

出力回路９の出力はＬＳＩ４を出て池のＬＳＩ４’　に
入力するが、ここで、グレーコード復元回路１０によっ
て、２進数に変換されて、ラッチ１１に保持された後内
部回路１２によって用いられる。

ＬＳＩ４’　の内部回路１２において、グレーコードの
まま処理する渇きには、グレーコード変換回路１０は不
要であり、また、内部回路１２でグレーコードのまま処
理を行なってその結果を二進数で出力する場合には、内
部回路１２の出力側にグレーコード復元回路を接続すれ
ば良い。

［発明の効果］ 以上説明したように本発明によれば、ビット幅の大きな
２進計数回路（カウンタ）の値を外部に出力する場合に
、上位ビットの桁上り等によって大半のビットが一斉に
同方向に極性を変えるような場合であっても、出力回路
において、急激な大電流の変化を生ずることがないから
、該大電流の変化に起因するパルス性の雑音や電源電圧
の変動による論理回路の誤動ｆｊの発生を防止すること
が可能であり、回路の安定な動作を期待できるという利
点がある。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例のブロック図である。 ■・・・・・・計数回路、２．８・・・・グレーコード
変換回路、３．９・・・・・・出力回路、４．４′・・
・・・・ＬＳＩ、５・・・・・・２進計数回路、６．１
１・・・・・・ラッチ、７・・・・・・＋１回路、１０
・・・・・・グレーコード復元回路、１２・・・・・・
内部回路 特許出願人工業技術院長飯塚幸三 水発朗の原理を示す図 第　ｌ　図 水発朗の一臭施秒１のブ冶ツク図

Claims (1)

【特許請求の範囲】
1. 計数回路（１）と、該計数回路の出力を交番２進コード
   に変換するグレーコード変換回路（２）と、該グレーコ
   ード変換回路の出力を外部へ出力するための出力回路（
   ３）とを具備することを特徴とするカウントデータ出力
   回路。