JPH01293774A - 映像信号処理方法 - Google Patents

映像信号処理方法

Info

Publication number
JPH01293774A
JPH01293774A JP63123996A JP12399688A JPH01293774A JP H01293774 A JPH01293774 A JP H01293774A JP 63123996 A JP63123996 A JP 63123996A JP 12399688 A JP12399688 A JP 12399688A JP H01293774 A JPH01293774 A JP H01293774A
Authority
JP
Japan
Prior art keywords
cursor
video signal
circuit
memory
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63123996A
Other languages
English (en)
Other versions
JP2693781B2 (ja
Inventor
Sunao Horiuchi
直 堀内
Hideo Nishijima
英男 西島
Shuji Toyoshima
豊島 修次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63123996A priority Critical patent/JP2693781B2/ja
Publication of JPH01293774A publication Critical patent/JPH01293774A/ja
Application granted granted Critical
Publication of JP2693781B2 publication Critical patent/JP2693781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号の処理方法に係り、特に、映像信号
を他の映像信号に合成するための映像信号処理方法に関
する。
〔従来の技術〕
カメラで撮影した文字や図形等の映像信号を2値化して
メモリへ書込み、これを読出して映像信号にスーパーイ
ンポーズする装置としては昭和62年6月にソニー■よ
り発売されたカメラ一体形VTRであるrCCD−V5
0Jがある。
〔発明が解決しようとする課題〕
上記従来技術においては、−度メモリへ書込んだデータ
を部分的に修正することはできない。
本発明の目的は、メモリデータの部分修正を、好適に行
うことができる映像信号処理方法を提供することにある
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、カーソールを発
生する手段とこのカーソールの位置に対応するメモリ領
域のデータを書替える手段とこのカーソールの大きさと
移動速度とを同時に変化させる手段を設け、このカーソ
ールの移動速度を可変としてカーソールで指定した領域
のデータを任意に書替えるようにしたことを特徴とする
〔作 用〕
カーソールの大きさと移動速度とを変化させる手段によ
り小さいカーソールの移動速度を大きいカーソールのそ
れよりも小さくする。これにより、小さいカーソールの
位置をより正確に制御することが容易となるので、細か
い部分のデータの修正を行うのに好適であり、また、大
きいカーソールによる大面積の修正はより迅速に行うこ
とができる。
〔実施例〕
以下、本発明の実施例を図面を参照して説明する。
第1図は本発明の第一実施例の回路ブロック図、第2図
および第3図は第1図に示した実施例の動作を説明する
ためのタイミングチャートである。
第1図において、1はメモリ、2は水平カウンタ(Hカ
ウンタ)、3は垂直カウンタ(Vカウンタ)、4および
5はアップダウンカウンタ、6および7は比較回路、8
および9はパルス発生回路、10、22.27および3
0は論理積回路、11は動作モード制御回路、12はラ
イトイネーブル発生回路(WE発生回路)、13は同期
分離およびクロック発生回路、14は2値化回路、15
および18はシリアルパラレル変換回路(S/P) 、
16.23および32はマルチプレクサ、17はラッチ
回路、19はパラレルシリアル変換回路(P/S)、2
0はネガポジ反転回路、21はカーソール加算回路、2
4はブランキング加算回路、25は色選択回路、26お
よび29はRSラッチ回路、28および31は排他的論
理和回路、33は分周回路、34はスイッチ回路、35
はエンコーダ、36は映像信号出力端子、37はカメラ
である。
カメラ37により得られる輝度信号lYと2つの色差信
号IQおよびITのうち輝度信号IYを同期分離および
クロック発生回路13に導き、垂直同期信号1■、水平
同期信号IH5およびクロック信号ICを生成する。水
平カウンタ2および垂直カウンタ3は、上記信号IV、
IH,ICによりそれぞれl水平期間および1垂直期間
分のアドレス信号IAおよびIBを発生する。また、輝
度信号IYを2値化回路14へ導いて2値化した後、シ
リアルパラレル変換回路15によりシリアルパラレル変
換を行い、変換信号IPをマルチプレクサ16へ導く、
この信号IPをメモリ1に書込む場合には、動作モード
制御回路11より発せられる書込み命令信号IWにより
マルチプレクサ16が制御され、信号IPがメモリ1へ
と出力され、ライトイネーブル発生回路12により発生
されるライトイネーブル信号IEのタイミングに従つそ
、アドレス信号IAおよびIBにより指定されるメモリ
1上の記憶領域へ書込みが行われる。
次に、メモリ1よりデータを出力する場合には、アドレ
ス信号IAおよびIBに従って読出したメモリデータを
ラッチ回路17へ導いてラッチした後、パラレルシリア
ル変換回路19によりシリアルデータに変換し、ネガポ
ジ反転回路20へ導く。ネガポジ反転回路20は動作モ
ード制御回路11からの制御信号INにより制御され、
入力された2値信号の論理の反転の可否を切替えて出力
する。この出力をカーソール加算回路21へ導き、カー
ソールを加算した後、ブランキング加算回路24におい
てブランキング処理を施し、スイッチ回路34の切替信
号Isとする6色選択回路25は動作モード制御回路1
1により制御され、輝度信号IKと2つの色差信号IJ
およびIMを発生する。スイッチ回路34において、カ
メラからの信号IY、IQ、ITと色選択回路25から
の信号IK、IJ、LMとを信号ISを切替信号として
切替えてエンコーダ35に出力し、複合ビデオ信号に変
換して出力端子36へ出力する。
以上の動作により、メモリ1に取込んだ2値化した映像
信号を、色選択回路25で定める色でカメラ37からの
映像信号にスーパーインポーズ(重畳)することができ
る。
次に、メモリ1のデータを部分的に修正する際の回路動
作を説明する。
動作モード制御回路11から画面の左右および上下へカ
ーソールを移動する命令信号LL、IR。
およびIU、LDが発せられる。RSラッチ回路26お
よび29はこれらの信号を受シナで、それぞれアップダ
ウンカウンタ4および5におけるカウントの増・減を制
御Bする。又、信号IRとILおよび信号IUとIDは
それぞれ排他的論理和回路28および31に入力され、
その出力は論理積回路27および30を介して、それぞ
れアップダウンカウンタ4および5のイネーブル信号(
LXおよびIZ)として入力される。アップダウンカウ
ンタ4および5は垂直同期信号1■をクロック信号とす
る同期式のアップダウンカウンタであり、アップダウン
カウンタ4はカーソールの水平方向の位置を、アップダ
ウンカウンタ5はカーソールの垂直方向の位置を制御す
る。このアップダウンカウンタ4および5の出力信号I
Fおよび1■とアドレス信号1AおよびIBとをそれぞ
れ比較回路6および7に導き、比較を行う、信号IAと
信号IF、あるいは信号IBと信号IIとが一致した場
合には、パルス発生回路8あるいは9ヘタイミングパル
スが入力され、このタイミングパルスをタイミングの基
準として、水平方向あるいは垂直方向に時間幅をを持っ
たパルスが発生される。この両信号を論理積回路10に
導き論理積をとることでカーソールパルスIC3が得ら
れる。このカーソールパルスIC3をシリアルパラレル
変換回路18によりパラレル信号に変換した後、マルチ
プレクサ16へと導く、メモリlのデータを修正する場
合には、動作モード制御回路11より修正命令信号IE
Rがマルチプレクサ16へ入力される。マルチプレクサ
16は、ラッチ回路17からのメモリデータを選択し、
この信号を再度メモリ1へと書込むが、この際、シリア
ルパラレル変換回路18からの信号に従って、カーソー
ルの部分のデータを所望のレベルのデータに置換える。
一方、カーソールパルスICSは、論理積回路22を介
してカーソール加算回路21へと導く。
パルス発生回路8および9におけるパルス幅を動作モー
ド制御回路11からの制御信号ISZにより制御するこ
とで、カーソールの大きさを制御する0分周回路33は
垂直同期信号1vを分周する回路で、分周した出力をマ
ルチプレクサ32に導き、信号iszによりこれを切替
えて論理積回路27および30へ出力することでアップ
ダウンカウンタ4および5のイネーブル信号をゲートす
ることで、カウント動作を制御する。これによりカーソ
ールの移動速度とカーソールのサイズとを同時に制御す
ることができる。
以下、カーソールの移動速度を2段階に切替える例につ
いて、第2図と第3図のタイミングチャートを用いて説
明する。
第2図および第3図において、第1図に示したのと同じ
信号には同じ符号を付している。
カーソールを右側へ移動する命令信号IRが第2図中I
Rに示す波形であるとする。マルチプレクサ32はコン
トロール信号ISZにより制御されハイレベルを論理積
回路27へ出力する。従って、論理積回路27の出力I
Xは第2図IXに示す通り、信号IRと同一の信号とな
り、この信号がハイレベルの期間、アップダウンカウン
タ4は垂直同期信号1vの周期でアップカウンタ動作を
行う、従って、その出力信号IFは第2図IFに示すよ
うに、信号1vの周期で値を更新するので、カーソール
は1フイールド毎に1アドレス分のスピードで右側へ移
動する。
これに対し、動作モード制御回路11によりマルチプレ
クサ32を制御し、分周回路33からの分周信号IGT
を論理積回路27へと出力する。これにより第3図IR
に示す波形のカーソール移動命令信号IRを同図中IG
Tで示す信号でゲートするので、同図中IXで示す信号
がアップダウンカウンタ4ヘイネーブル信号として入力
される。従って、アップダウンカウンタ4は命令信号I
Rがハイレベルの期間中、垂直同期信号1vの2倍の周
期でアップカウント動作を行う。よって、その出力信号
は第3図IFに示すように、信号1vの2倍の周期で値
を更新するので、カーソールは2フイールド毎に1アド
レス分、すなわち第2図のタイミングチャートの場合の
2分の1のスピードで右側に移動する。
以上、カーソールを右へ移動する場合について説明した
が、左、上、下への移動については、命令信号IL、I
U、IDによる制御が行われることを除いて、同様の動
作をするので説明は省略する。
制御信号ISZにより、パルス発生回路8および9にお
いて発生するパルスの幅、すなわちカーソールの大きさ
と、カーソールの移動速度を切替え、小さいカーソール
の移動速度を大きいカーソールの移動速度よりも小さく
する様に制御する。
分周回路33の出力はマルチプレクサ23へも出力され
ており、異なる周期の分周信号(例えば2分周と4分周
)を前述の制御信号IEHにより切替えて論理積回路2
2へ出力する。これにより、カーソールの点滅速度をパ
ルスIC3がゲートされるので、表示するカーソール信
号IERにより制御できる。従って、例えば、メモリデ
ータの部分修正を行うモードではカーソールの点滅を速
く、部分修正を行わないモードでは点滅を遅くすること
が可能となる。
以上説明したように、第1図の実施例では、カメラ37
からメモリ1へ取込んだスーパーインポーズ信号をカー
ソールにより修正でき、カーソールの大きさにより移動
速度を切替えられるので、好適なメモリデータの部分修
正が行える。
なお、上記説明した実施例において、アップダウンカウ
ンタ4および5のイネーブル信号をゲートすることでカ
ーソールの移動速度を制御するものとしたが、カウンタ
のクロックをゲートするようにしても全く同じ機能が実
現でき、本発明はこれを含むものである。
第4図は本発明の第二の実施例を示す回路ブロック図で
あって、51および52はデータレジスタ、53および
54はスイッチ回路、55および56は加算器、57お
よび58は符号設定回路、59は数値設定回路、60お
よび61はモノマルチ(モノステーブルマルチバイブレ
ータ)である。その他の部分で第1図の実施例と同じ部
分には同一の符号を付している。
第4図において、モノマルチ60および61は、それぞ
れ比較回路6および7からのパルスをタイミングの基準
としてパルスを発生する。このパルスの幅は、動作モー
ド制御回路11からの制御信号ISZにより連続的に変
化可能であるとする。すなわち、カーソールの大きさを
連続的に変化させる。
モノマルチ60および61の出力を数値設定回路59に
導き、入力のパルス幅に従ってそれに対応した数値を設
定する。例えばパルス幅が長い場合には大きい値を、パ
ルス幅が短い場合には小さい値を設定するごとく設定値
を変化させる。この設定値を符号設定回路57および5
日に導き、カーソールの移動方向の左右あるいは上下に
従って設定値の符号の正負を設定した後、加算器に55
あるいは56に導き、データレジスタ51あるいは52
の値に加算する。
この加算器55および56の出力をそれぞれスイッチ5
3および54を介して再びデータレジスタ51および5
2へ格納する。
従って、本実施例ではカーソールの位宜を決めるデータ
レジスタ51および52の値は、モノマルチ60および
61のパルス幅に対応して加減値が制御されるので、カ
ーソールの大きさを連続的に変化させた場合、それに対
応してカーソールの速度を連続的に変化させることがで
きる。なお、第4図の、その他の部分は、第1図の実施
例と同様の回路動作を行うので、説明は省略する。
第5図は、本発明をカメラ一体形VTRに通用した実施
例の回路ブロック図であって、71は本発明による重畳
回路であり、第1図中の点線で示した回路ブロックと同
一である。また、73は磁気記録再生装置の再生部、7
4は再生信号処理回路、75は記録信号処理回路、76
は磁気記録再生装置の記録部、77および78はスイッ
チ回路である。その他の部分で第1図の実施例と同じ部
分には同一の符号を付している。
同図において、スイッチ回路77および78を切替える
ことにより、スーパーインポーズした映像信号の記録や
再生した映像信号に対するカメラからの信号のスーパー
インポーズ等が行え、又、出力信号端子36からの映像
信号を他の記録装置に記録したり、モニタ装置に表示す
ることが可能である。
上記実施例においては、磁気記録再生装置への適用例と
して説明したが、他の記録再生装置に通用することがで
きることは言うまでもない。
このように、本発明は、カーソールの大きさ等の形状の
変化に伴って、カーソールの移動速度を変化させること
を特徴としており、その他の部分について、上述した実
施例に限定されるものでは 1ない。
また、メモリ1の入出力データはパラレルデータである
としたが、使用するメモリの構成によってはシリアルデ
ータのままで入出力することも可能である。さらに、入
力信号をカメラからの映像信号に限定して、カメラを駆
動する同期信号を本発明の同期信号として用いれば、映
像信号から同期信号を発生する回路は不要である。
映像信号を切替えてスーパーインポーズを行う部分は上
述の実施例で説明した方法以外に、RlG、B等のコン
ポーネント信号を切替える方法や、コンポジット信号を
切替える方法等が考えられるが本発明はこれを限定する
ものではない。
〔発明の効果〕
以上説明したように、本発明によれば、カーソールの形
状によって、その移動速度を変えることができるので、
メモリデータの修正を適確かつ容易に行うことができ、
従来技術にない優れた機能の映像信号処理方法を提供す
ることができる。
【図面の簡単な説明】
第1図は本発明の第一実施例を示す回路ブロック図、第
2図および第3図は第1図の実施例の動作を説明するた
めのタイミングチャート、第4図および第5図はそれぞ
れ本発明の第二および第三実施例を示す回路ブロック図
である。 1・・・メモリ、2・・・Hカウンタ、3・・・vカウ
ンタ、4.5・・・アップダウンカウンタ、37・・・
カメラ、11 ・・・・動作モード制御回路。 娩2図 第 3 区 I FP−N    N+      +      
 ”店5図

Claims (7)

    【特許請求の範囲】
  1. (1)映像信号を量子化してメモリへ書込み、これを読
    出して出力する映像信号処理方法であつて、上記メモリ
    の記憶領域に対して、カーソールで指定される領域のデ
    ータを書替える手段を持たせ、上記カーソールの形状と
    移動速度とを同一の制御信号に従つて切替えることを特
    徴とする映像信号処理方法。
  2. (2)映像信号を量子化してメモリへ書込み、これを読
    出して出力する映像信号処理方法であつて、上記メモリ
    の記憶領域に対して、カーソールで指定される領域のデ
    ータを書替える手段を持たせ、上記カーソールのパルス
    幅により上記移動速度を制御することを特徴とする映像
    信号処理方法。
  3. (3)映像信号を量子化してメモリへ書込み、これを読
    出して出力する映像信号処理回路であつて、形状および
    移動速度が可変であるカーソールを発生するカーソール
    発生回路と、上記メモリの記憶領域に対して、カーソー
    ルで指定される領域のデータを書替える手段と、上記カ
    ーソールの形状と移動速度とを同一の制御信号に従つて
    切替えるごとく上記カーソール発生回路を制御する制御
    回路とを有することを特徴とする映像信号処理回路。
  4. (4)請求項3記載の映像信号処理回路において、上記
    カーソール発生回路内にアップダウンカウンタを設け、
    上記アップダウンカウンタの出力により上記カーソール
    の位置を制御するごとく構成し、上記アップダウンカウ
    ンタのアップ動作あるいはダウン動作の回数を制御する
    ことで、上記カーソールの移動速度を制御するごとく上
    記制御回路を構成することを特徴とする映像信号処理回
    路。
  5. (5)請求項3記載の映像信号処理回路において、上記
    カーソール発生回路内にデータレジスタと演算器を設け
    、上記レジスタの出力値により上記カーソールの位置を
    制御するごとく構成し、上記演算器が上記データレジス
    タの値に加算あるいは減算する値を制御することで、上
    記カーソールの移動速度を制御するごとく上記制御回路
    を構成することを特徴とする映像信号処理回路。
  6. (6)第1の映像信号を量子化してメモリへ書込み、こ
    れを読出した信号を重畳用の切替信号として、第2の映
    像信号に第3の映像信号を重畳する映像信号の重畳方法
    であつて、上記メモリの記憶領域に対して、カーソール
    で指定される領域のデータを書替える手段を持たせ、上
    記カーソールの大きさが大きい場合には移動速度を速く
    し、大きさが小さい場合には移動速度を遅くするごとく
    、上記カーソールの形状と移動速度とを同一の制御信号
    に従つて切替えることを特徴とする映像信号の重畳方法
  7. (7)請求項3記載の映像信号処理回路と、カメラと、
    記録再生装置とを有し、上記カメラからの映像信号を上
    記映像信号処理回路の入力信号とし、上記映像信号処理
    回路の出力を重畳用の切替信号として、上記カメラから
    の映像信号あるいは上記記録再生装置により再生した映
    像信号に他の映像信号を重畳した映像信号を、外部へ出
    力するか、あるいは上記記録再生装置に記録するごとく
    構成することを特徴とするカメラ一体形記録再生装置。
JP63123996A 1988-05-23 1988-05-23 映像信号処理方法 Expired - Fee Related JP2693781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63123996A JP2693781B2 (ja) 1988-05-23 1988-05-23 映像信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63123996A JP2693781B2 (ja) 1988-05-23 1988-05-23 映像信号処理方法

Publications (2)

Publication Number Publication Date
JPH01293774A true JPH01293774A (ja) 1989-11-27
JP2693781B2 JP2693781B2 (ja) 1997-12-24

Family

ID=14874459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63123996A Expired - Fee Related JP2693781B2 (ja) 1988-05-23 1988-05-23 映像信号処理方法

Country Status (1)

Country Link
JP (1) JP2693781B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262775A (ja) * 1989-04-03 1990-10-25 Mitsubishi Electric Corp 文字・パターン記憶再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262775A (ja) * 1989-04-03 1990-10-25 Mitsubishi Electric Corp 文字・パターン記憶再生装置

Also Published As

Publication number Publication date
JP2693781B2 (ja) 1997-12-24

Similar Documents

Publication Publication Date Title
JP3107888B2 (ja) 電子カメラシステムでの画面編集装置
JP2771809B2 (ja) 特殊効果装置
JPS6114706B2 (ja)
JPS62145982A (ja) ビデオデイスク再生装置
JPH01293774A (ja) 映像信号処理方法
JPS61245775A (ja) デジタル特殊効果装置の水平アドレス発生回路
JPH0346619Y2 (ja)
JPS5997283A (ja) 磁気記録再生装置の制御回路
JP2708176B2 (ja) 映像信号再生装置
JPH01105669A (ja) 画像効果装置
JPS58165425A (ja) 切換分周装置
JP2698190B2 (ja) 分割動画モニタ装置
JP3517946B2 (ja) メモリ装置
JPS61136383A (ja) 映像信号変換回路
JPH0431892A (ja) ビデオ信号表示装置
JPS63155370A (ja) フイ−ドバツクフレ−ム間演算回路
JPH03113982A (ja) Pal方式テレビジョン同期信号発生装置
JPH05153508A (ja) Ccd駆動用集積回路
JPS60137188A (ja) 記録再生装置
JPH0831986B2 (ja) 文字・パターン記憶再生装置
JPS63187993A (ja) Vtrの立体特殊再生装置
JPH07307926A (ja) 走査線変換装置
JPH08205091A (ja) 同期信号処理回路
JPH0574117A (ja) 回転ヘツド式記録再生装置のタイミング信号変換装置
JPS61273082A (ja) デ−タ記録装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees