JPH01293713A - Ｇｔｏサイリスタのスナバ回路 - Google Patents
Ｇｔｏサイリスタのスナバ回路Info
- Publication number
- JPH01293713A JPH01293713A JP12442388A JP12442388A JPH01293713A JP H01293713 A JPH01293713 A JP H01293713A JP 12442388 A JP12442388 A JP 12442388A JP 12442388 A JP12442388 A JP 12442388A JP H01293713 A JPH01293713 A JP H01293713A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- circuit
- thyristor
- capacitor
- gto thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 53
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ゲートターンオフサイリスタ（以下ＧＴＯ
サイリスタと呼ぶ）のスナバ回路に関するものである。
サイリスタと呼ぶ）のスナバ回路に関するものである。
〔従来の技術）
第６図は従来のＧＴＯサイリスタのスナバ回路を示す回
路図である。図において、１はＧＴＯサイリスタであり
、このＧＴＯサイリスタ１に対してスナバ回路２が並列
に接続されている。スナバ回路２はスナバダイオード３
とスナバ抵抗４とを並列に接続した並列回路と、この並
列回路に直列に接続したスナバコンデンサ５とによって
構成されている。
路図である。図において、１はＧＴＯサイリスタであり
、このＧＴＯサイリスタ１に対してスナバ回路２が並列
に接続されている。スナバ回路２はスナバダイオード３
とスナバ抵抗４とを並列に接続した並列回路と、この並
列回路に直列に接続したスナバコンデンサ５とによって
構成されている。
第７図は上記した回路構成によるＧＴＯサイリスタの遮
断動作時のタイミングチャートを示す。
断動作時のタイミングチャートを示す。
この図を参照して、上記スナバ回路２の動作を以下に説
明する。
明する。
ＧＴＯサイリスタ１のゲートに第７図（ａ）に示すよう
なゲート電流Ｉ。１が与えられると、ＧＴＯサイリスタ
１を流れる電流’ＡＫは第７図（ｂ）に示すように蓄積
時間を経たあと急激に減少する。上記ＧＴＯサイリスタ
１に接続される負荷には通常インダクタンス分が含まれ
るため、負荷′Ｒ流■１はＧＴＯサイリスタ１を流れる
電流ＩＡ−減少したあとも第７図（ｅ）に示すようにし
ばらく同じＩ、８を保ち、そのあと急激に減少する。こ
のため、スナバ回路２に流れる電流すなわちスナバ電流
■Ｓ”” ＩＴ ’ＡＫ ・・
・（１）は第７図（ｄ）に示すような波形となり、この
スナバ電流■８によってスナバコンデンサ５（その容量
をＣとする）は、 ｄＶ ＩＴＨ □ −・・・（２） ｄｔ Ｃ の上昇率で充電され、その充電に伴いこのときＧＴＯサ
イリスタ１には第７図（Ｃ）に示すような波形の電圧Ｖ
。が印加される。なお、第７図（ｂ）、 （ｅ）の波形
に示す電流１ｉ！ｌ１１Ｍは、ＧＴＯサイリスタ１が遮
断動作を開始する前の電流値を示す。
なゲート電流Ｉ。１が与えられると、ＧＴＯサイリスタ
１を流れる電流’ＡＫは第７図（ｂ）に示すように蓄積
時間を経たあと急激に減少する。上記ＧＴＯサイリスタ
１に接続される負荷には通常インダクタンス分が含まれ
るため、負荷′Ｒ流■１はＧＴＯサイリスタ１を流れる
電流ＩＡ−減少したあとも第７図（ｅ）に示すようにし
ばらく同じＩ、８を保ち、そのあと急激に減少する。こ
のため、スナバ回路２に流れる電流すなわちスナバ電流
■Ｓ”” ＩＴ ’ＡＫ ・・
・（１）は第７図（ｄ）に示すような波形となり、この
スナバ電流■８によってスナバコンデンサ５（その容量
をＣとする）は、 ｄＶ ＩＴＨ □ −・・・（２） ｄｔ Ｃ の上昇率で充電され、その充電に伴いこのときＧＴＯサ
イリスタ１には第７図（Ｃ）に示すような波形の電圧Ｖ
。が印加される。なお、第７図（ｂ）、 （ｅ）の波形
に示す電流１ｉ！ｌ１１Ｍは、ＧＴＯサイリスタ１が遮
断動作を開始する前の電流値を示す。
一般にＧＴＯサイリスタ１の遮断が可能な最大限界電流
値つまり最大遮断電流値は上記したスナバコンデンサ５
における充！電圧■ｏの上昇率ｄｖ／ｄｔによって異な
り、ｄｖ／ｄｔが低い程、最大遮断電流値は大きくなる
。つまりスナバコンデンサ５の容量Ｃによって最大遮断
電流値が決まり、第２図に示すように容量Ｃが大きい程
、最大遮断電流値も大きくなる。このことから明らかな
ように、スナバ回路２は、Ｇ■０サイリスタ１の遮断時
にＧＴＯサイリスタ１に印加される電圧■、の上昇率ｄ
ｖ／ｄｔを抑え、それによって遮断時に生じるロスを減
少させ遮断耐量を向上させる働きをする。
値つまり最大遮断電流値は上記したスナバコンデンサ５
における充！電圧■ｏの上昇率ｄｖ／ｄｔによって異な
り、ｄｖ／ｄｔが低い程、最大遮断電流値は大きくなる
。つまりスナバコンデンサ５の容量Ｃによって最大遮断
電流値が決まり、第２図に示すように容量Ｃが大きい程
、最大遮断電流値も大きくなる。このことから明らかな
ように、スナバ回路２は、Ｇ■０サイリスタ１の遮断時
にＧＴＯサイリスタ１に印加される電圧■、の上昇率ｄ
ｖ／ｄｔを抑え、それによって遮断時に生じるロスを減
少させ遮断耐量を向上させる働きをする。
（発明が解決しようとする課題〕
しかしながら、上記構成のスナバ回路２では、ＧＴＯサ
イリスタ１のスイッチング周波数をｆ１スナバコンデン
サの容量をＣ１その充１’ｌｆ圧を■ｏとすると、スナ
バ回路２における電力損失Ｗは、 となり、容量Ｃを大きくしておくと、スイッチング周波
数ｆの増大に比例して電力損失Ｗが大きくなる。すなわ
ち、ＧＴＯサイリスタ１を高周波で動作させる場合には
、スナバ回路２での電力損失が増大して、ＧＴＯサイリ
スタ１．スナバ回路２を含めた装置全体の効率を減少さ
せてしまうという問題点があった。
イリスタ１のスイッチング周波数をｆ１スナバコンデン
サの容量をＣ１その充１’ｌｆ圧を■ｏとすると、スナ
バ回路２における電力損失Ｗは、 となり、容量Ｃを大きくしておくと、スイッチング周波
数ｆの増大に比例して電力損失Ｗが大きくなる。すなわ
ち、ＧＴＯサイリスタ１を高周波で動作させる場合には
、スナバ回路２での電力損失が増大して、ＧＴＯサイリ
スタ１．スナバ回路２を含めた装置全体の効率を減少さ
せてしまうという問題点があった。
この発明は、このような問題点を解消するためになされ
たもので、ＧＴＯサイリスタを高周波で動作させる場合
でもスナバ回路での電力損失を十分低く抑えることがで
き、かつ必要な遮断Ｍ流値も十分確保することのできる
ＧＴＯサイリスタのスナバ回路を得ることを目的とする
。
たもので、ＧＴＯサイリスタを高周波で動作させる場合
でもスナバ回路での電力損失を十分低く抑えることがで
き、かつ必要な遮断Ｍ流値も十分確保することのできる
ＧＴＯサイリスタのスナバ回路を得ることを目的とする
。
（課題を解決するための手段〕
この発明に係るＧＴＯサイリスタのスナバ回路は、第１
のコンデンサを含みＧＴＯサイリスタに並列に接続され
て、ＧＴＯサイリスタの遮断動作時にＧＴＯサイリスタ
に加わる電圧の上昇率を抑えて遮断耐量を向上させるス
ナバ回路であって、各々の電流の流れの向きが互いに逆
になるようにスイッチング素子とダイオードとを並列に
接続した逆並列回路と、この逆並列回路に直列に接続し
た第２のコンデンサとを有する回路を前記第１のコンデ
ンサに並列に接続するとともに、遮断動作開始前にＧＴ
Ｏサイリスタを流れる電流（遮断電流）が所定値を越え
るときスイッチング素子をオン動作させるスイッチング
制御手段を設けたものである。
のコンデンサを含みＧＴＯサイリスタに並列に接続され
て、ＧＴＯサイリスタの遮断動作時にＧＴＯサイリスタ
に加わる電圧の上昇率を抑えて遮断耐量を向上させるス
ナバ回路であって、各々の電流の流れの向きが互いに逆
になるようにスイッチング素子とダイオードとを並列に
接続した逆並列回路と、この逆並列回路に直列に接続し
た第２のコンデンサとを有する回路を前記第１のコンデ
ンサに並列に接続するとともに、遮断動作開始前にＧＴ
Ｏサイリスタを流れる電流（遮断電流）が所定値を越え
るときスイッチング素子をオン動作させるスイッチング
制御手段を設けたものである。
なお、上記「逆並列回路」は、各素子を別個に準備して
接続した回路でもよく、また、ひとつの複合素子として
形成した回路であってもよい。
接続した回路でもよく、また、ひとつの複合素子として
形成した回路であってもよい。
この発明においては、ＧＴＯサイリスタの遮断電流が所
定値以下の場合には、スイッチング素子がオンせずスナ
バ回路のコンデンサ容量は第１のコンデンサだけの容量
に抑えられてスナバ回路での電力損失が低く抑えられる
一方、遮断電流が所定値を越える場合には、スイッチン
グ素子がオンしてスナバ回路のコンデンサ容量は第２の
コンデンサも加わった大容量となって必要な遮断電流が
確保される。
定値以下の場合には、スイッチング素子がオンせずスナ
バ回路のコンデンサ容量は第１のコンデンサだけの容量
に抑えられてスナバ回路での電力損失が低く抑えられる
一方、遮断電流が所定値を越える場合には、スイッチン
グ素子がオンしてスナバ回路のコンデンサ容量は第２の
コンデンサも加わった大容量となって必要な遮断電流が
確保される。
第１図はこの発明によるＧＴＯサイリスタのスナバ回路
の第１の実施例を示す回路図であり、図において１．３
〜５は上記従来回路と全く同一のものである。この実施
例のスナバ回路６では、（第１の）スナバダイオード３
．スナバ抵抗４゜（第１の）スナバコンデンサ５とは別
に、切換用のスイッチング素子である高速サイリスタ７
と第２のスナバダイオード８とを逆並列に、すなわち高
速サイリスタ７の７ノードをスナバダイオード８のカソ
ードに、高速サイリスタ７のカソードをスナバダイオー
ド８の７ノードに接続した逆並列回路９と、この逆並列
回路９に直列に接続した第２のスナバコンデンサー０と
で構成された回路が第１のスナバコンデンサ５に対し並
列に接続されている。第１のスナバコンデンサ５の容量
をＣＡとするとき、この容量ＣＡは比較的小さく設定さ
れており、この容量ＣＡと第２のスナバコンデンサ１０
の容１Ｇ との和ＣＡＢは比較的大きく設定されてい
る。また、ＧＴＯサイリスタ１に接続された電路１１に
は、変流器などの電流センサ１２を介してＧＴＯサイリ
スタ１を流れる電流ＩＡ−所定閾値！１□を越えている
かどうかを比較判定する比較回路１３が接続され、比較
回路１３はその比較判定結果に応じて高速サイリスタ７
のゲートにこれをオンさせるゲート電流■６□を選択的
に供給するスイッチング制御回路１４に接続されている
。そして、上記した電流センサ１２．比較回路１３、ス
イッチング制御回路１４によって、ＧＴＯサイリスタ１
を流れる電流ＩＡＫに応じて高速サイリスタ７を選択的
にオン動作させるスイッチング制御手段が構成されてい
る。
の第１の実施例を示す回路図であり、図において１．３
〜５は上記従来回路と全く同一のものである。この実施
例のスナバ回路６では、（第１の）スナバダイオード３
．スナバ抵抗４゜（第１の）スナバコンデンサ５とは別
に、切換用のスイッチング素子である高速サイリスタ７
と第２のスナバダイオード８とを逆並列に、すなわち高
速サイリスタ７の７ノードをスナバダイオード８のカソ
ードに、高速サイリスタ７のカソードをスナバダイオー
ド８の７ノードに接続した逆並列回路９と、この逆並列
回路９に直列に接続した第２のスナバコンデンサー０と
で構成された回路が第１のスナバコンデンサ５に対し並
列に接続されている。第１のスナバコンデンサ５の容量
をＣＡとするとき、この容量ＣＡは比較的小さく設定さ
れており、この容量ＣＡと第２のスナバコンデンサ１０
の容１Ｇ との和ＣＡＢは比較的大きく設定されてい
る。また、ＧＴＯサイリスタ１に接続された電路１１に
は、変流器などの電流センサ１２を介してＧＴＯサイリ
スタ１を流れる電流ＩＡ−所定閾値！１□を越えている
かどうかを比較判定する比較回路１３が接続され、比較
回路１３はその比較判定結果に応じて高速サイリスタ７
のゲートにこれをオンさせるゲート電流■６□を選択的
に供給するスイッチング制御回路１４に接続されている
。そして、上記した電流センサ１２．比較回路１３、ス
イッチング制御回路１４によって、ＧＴＯサイリスタ１
を流れる電流ＩＡＫに応じて高速サイリスタ７を選択的
にオン動作させるスイッチング制御手段が構成されてい
る。
先述したように、スナバ回路６のコンデンサ容ＩｃとＧ
ＴＯサイリスタ１の最大遮断電流値との間には第２図に
示す関係があり、コンデンサ容量Ｃによって最大遮断電
流値は決まってしまう。そこで、上記実施例において、
高速サイリスタ７をオンさせるかさせないかの目安とな
る同値１丁Ｈは、スナバ回路６のコンデンサ容量Ｃが第
２図に示すように第１のスナバコンデンサ５の容量ＣＡ
であるときの最大遮断電流値ＩＡに設定しである（第２
図中のＣＡｏおよび’ＡＣは棲述する第３の実施例で使
用される値であり、この第１の実施例には関係はない。
ＴＯサイリスタ１の最大遮断電流値との間には第２図に
示す関係があり、コンデンサ容量Ｃによって最大遮断電
流値は決まってしまう。そこで、上記実施例において、
高速サイリスタ７をオンさせるかさせないかの目安とな
る同値１丁Ｈは、スナバ回路６のコンデンサ容量Ｃが第
２図に示すように第１のスナバコンデンサ５の容量ＣＡ
であるときの最大遮断電流値ＩＡに設定しである（第２
図中のＣＡｏおよび’ＡＣは棲述する第３の実施例で使
用される値であり、この第１の実施例には関係はない。
）。また、一般にＧＴＯサイリスタを使用する場合、そ
の平均遮断電流値は最大遮断電流値に比べてかなり小さ
いことから、容ＩＣへをそれに対応する遮断ｆｆ１ｌｌ
［ＩＡが平均遮断電流値よりも少し大きい値となるよう
に設定して、はとんどの遮断１ｆ５を値に対して第１の
スナバコンデンサ５だけで対応できるようにしである。
の平均遮断電流値は最大遮断電流値に比べてかなり小さ
いことから、容ＩＣへをそれに対応する遮断ｆｆ１ｌｌ
［ＩＡが平均遮断電流値よりも少し大きい値となるよう
に設定して、はとんどの遮断１ｆ５を値に対して第１の
スナバコンデンサ５だけで対応できるようにしである。
次に上記したスナバ回路６の動作を説明する。
ＧＴＯサイリスタ１の遮断？Ｉｉ流値１Ｔ−Ｉ ≦
１ （＝Ｔ□□） ・・・（４）ＴＨ＾ の場合は、電流センサ１２の検出信号を受けて比較回路
１３が（４）式に相当する比較判定結果をスイッチング
Ｈ御回路１４に与える。このときスイッチング制御回路
１４からは高速サイリスタ７のゲートにこれをオンさせ
るゲート電流■６□が与えられない。したがって、高速
サイリスタ７はオフ状態を保ち、このときスナバ回路６
におけるコンデンサ容量は第１のスナバコンデンサ７の
容量Ｃとなる。コンデンサ容量がＣＡのときのＧＴＯサ
イリスタ１の最大遮断電流値はＩＡであるから、このと
きＧＴＯサイリスタ１は従来回路の場合と同様にして遮
断動作を行うことができる。
１ （＝Ｔ□□） ・・・（４）ＴＨ＾ の場合は、電流センサ１２の検出信号を受けて比較回路
１３が（４）式に相当する比較判定結果をスイッチング
Ｈ御回路１４に与える。このときスイッチング制御回路
１４からは高速サイリスタ７のゲートにこれをオンさせ
るゲート電流■６□が与えられない。したがって、高速
サイリスタ７はオフ状態を保ち、このときスナバ回路６
におけるコンデンサ容量は第１のスナバコンデンサ７の
容量Ｃとなる。コンデンサ容量がＣＡのときのＧＴＯサ
イリスタ１の最大遮断電流値はＩＡであるから、このと
きＧＴＯサイリスタ１は従来回路の場合と同様にして遮
断動作を行うことができる。
一方、ＧＴＯサイリスタ１の遮断型１ｉ１ｉＥＩ［Ｉ、
１４が１＝Ｉ＜１ ≦ ■
・・・ （５）Ａ ＴＨＴＨＡＢ （ただし、’ＡＢはスナバ回路６のコンデンサ容量がＣ
ＡＢのときの最大遮断１ｆ流値）の場合は、電流センサ
ー２の検出信号を受けて比較回路１３が（５）式に相当
する比較判定結果をスイッチング制御回路１４に与え、
これを受けたスイッチング制御回路１４から高速サイリ
スタ７のゲートにこれをオンさせるゲート電流■。７が
与えられる。第３図はこのときの動作を示すタイミング
チャートであり、ゲート電流■６γはＧＴＯサイリスタ
１が遮断動作を開始する直前の時点ｔ１のタイミングを
合わせて与えられる。これによって高速サイリスタ７が
オンとなり、スナバ回路６におけるコンデンサ容」は第
１のスナバコンデンサ５の容！ｌＣＡと第２のスナバコ
ンデンサ１０の容ＩＣ８の総和Ｃとなって、容量ＣＡよ
りも大きなこのコンデ八Ｂ ンサ容量ｃＡ、のもとで従来回路の場合と同様にしてＧ
ＴＯサイリスタ１の遮断動作が行われる。高速サイリス
タ７がオンしたあと、スナバ’ｌｌｌ５が第１のスナバ
コン−ｆフサ５および第２のスナバコンデンサ１０に流
れてその充電電圧Ｖ、がビークに達する時点ｔ２を過ぎ
ると、スナバ電流Ｉ８の向きが反転し第２のスナバコン
デンサ１０の放電は第２のスナバダイオード８．スナバ
抵抗４の放電経路によって行われ、第１のスナバコンデ
ンサ５は直接スナバ抵抗４を通る放電経路によって放電
が行われる。すして、この放電により高速サイリスタ７
は自動的に元のオフ状態に戻る。
１４が１＝Ｉ＜１ ≦ ■
・・・ （５）Ａ ＴＨＴＨＡＢ （ただし、’ＡＢはスナバ回路６のコンデンサ容量がＣ
ＡＢのときの最大遮断１ｆ流値）の場合は、電流センサ
ー２の検出信号を受けて比較回路１３が（５）式に相当
する比較判定結果をスイッチング制御回路１４に与え、
これを受けたスイッチング制御回路１４から高速サイリ
スタ７のゲートにこれをオンさせるゲート電流■。７が
与えられる。第３図はこのときの動作を示すタイミング
チャートであり、ゲート電流■６γはＧＴＯサイリスタ
１が遮断動作を開始する直前の時点ｔ１のタイミングを
合わせて与えられる。これによって高速サイリスタ７が
オンとなり、スナバ回路６におけるコンデンサ容」は第
１のスナバコンデンサ５の容！ｌＣＡと第２のスナバコ
ンデンサ１０の容ＩＣ８の総和Ｃとなって、容量ＣＡよ
りも大きなこのコンデ八Ｂ ンサ容量ｃＡ、のもとで従来回路の場合と同様にしてＧ
ＴＯサイリスタ１の遮断動作が行われる。高速サイリス
タ７がオンしたあと、スナバ’ｌｌｌ５が第１のスナバ
コン−ｆフサ５および第２のスナバコンデンサ１０に流
れてその充電電圧Ｖ、がビークに達する時点ｔ２を過ぎ
ると、スナバ電流Ｉ８の向きが反転し第２のスナバコン
デンサ１０の放電は第２のスナバダイオード８．スナバ
抵抗４の放電経路によって行われ、第１のスナバコンデ
ンサ５は直接スナバ抵抗４を通る放電経路によって放電
が行われる。すして、この放電により高速サイリスタ７
は自動的に元のオフ状態に戻る。
以上の動作において、遮断電流値ＩＴＨが（４）式の条
件のもとで、行われる遮断回数をｆＡ （回／秒）、（
５）式の条件のもとで行われる遮断回数をＩＡ８（回／
秒）とすると、１秒間におけるスナバ回路６での電力損
失Ｗは となるが、（５）式の条件で行われる遮断回数ｆ。
件のもとで、行われる遮断回数をｆＡ （回／秒）、（
５）式の条件のもとで行われる遮断回数をＩＡ８（回／
秒）とすると、１秒間におけるスナバ回路６での電力損
失Ｗは となるが、（５）式の条件で行われる遮断回数ｆ。
を
の関係が成り立つように十分小さく抑えておけば、（６
）式は と見做すことができる。ちなみに、従来回路の場合には
、１つのスナバコンデンサによって（４）式の条件と（
５）式の条件の両方で遮断動作できるようにするために
、そのスナバコンデンサの容量をＣＡＢと設定しなけれ
ばならないので、このときの電力損失Ｗは となる。（６°）式と（８）式の比較から明らかなよう
に、上記実施例のスナバ回路６での電力損失Ｗは従来回
路に比べてＣ／ＣＡ８倍だけ小さ（抑えられることにな
る。すなわち、スナバ回路６での電力損失を小さく抑え
、かつ必要な遮断電流も確保されることになる。
）式は と見做すことができる。ちなみに、従来回路の場合には
、１つのスナバコンデンサによって（４）式の条件と（
５）式の条件の両方で遮断動作できるようにするために
、そのスナバコンデンサの容量をＣＡＢと設定しなけれ
ばならないので、このときの電力損失Ｗは となる。（６°）式と（８）式の比較から明らかなよう
に、上記実施例のスナバ回路６での電力損失Ｗは従来回
路に比べてＣ／ＣＡ８倍だけ小さ（抑えられることにな
る。すなわち、スナバ回路６での電力損失を小さく抑え
、かつ必要な遮断電流も確保されることになる。
第４図はこの発明によるＧＴＯサイリスタのスナバ回路
の第２の実膿例を示す回路図である。このスナバ回路６
では、先の実施例における高速サイリスタ７と第２のス
ナバダイオード８とからなる逆並列回路９を１つの高速
逆導通サイリスタ１５で置き換えたものであり、回路上
は先の実施例と全く等価でその動作も同じである。
の第２の実膿例を示す回路図である。このスナバ回路６
では、先の実施例における高速サイリスタ７と第２のス
ナバダイオード８とからなる逆並列回路９を１つの高速
逆導通サイリスタ１５で置き換えたものであり、回路上
は先の実施例と全く等価でその動作も同じである。
この実施例の場合、上記した逆並列回路９と同−ｍ能を
１つの高速逆導通サイリスタ１５で担うようにしている
ので、回路構成が簡略化されることになる。
１つの高速逆導通サイリスタ１５で担うようにしている
ので、回路構成が簡略化されることになる。
第５図はこの発明によるＧＴＯサイリスタのスナバ回路
の第３の実施例を示す回路図である。このスナバ回路６
では、第２の実施例における高速逆導通サイリスタ１５
とスナバコンデンサー０の直列回路と同等の回路を２組
設けてそれらを第１のスナバコンデンサ５に対して並列
に接続したものであり、一方の高速逆導通サイリスタ１
５ｂに直列に接続されている第２のスナバコンデンサー
０ｂの容量はＣ６に、また他方の＾速逆導通サイリスタ
１５Ｇに直列に接続されている第３のスナバコンデンサ
ー０Ｃの容量はＣｃにそれぞれ設定されている。ただし
、各容量ｃ 、Ｃ８，ｃｏの八 大小関係は ＣＡ＜Ｃ＾＋ＣＢ ＜ＣＡ＋Ｃ（、・（９）である。そ
して、スナバ回路６のコンデンサ容量がＣＡ 、ＣＡＢ
（”ＯＡ ＋ＣＢ ）、ＣＡＣ（＝ＣＡ ＋Ｃｃ）のと
きのＧＴＯサイリスタ１の最大遮断電流値を第２図に示
すようにそれぞれＩ 、１ 。
の第３の実施例を示す回路図である。このスナバ回路６
では、第２の実施例における高速逆導通サイリスタ１５
とスナバコンデンサー０の直列回路と同等の回路を２組
設けてそれらを第１のスナバコンデンサ５に対して並列
に接続したものであり、一方の高速逆導通サイリスタ１
５ｂに直列に接続されている第２のスナバコンデンサー
０ｂの容量はＣ６に、また他方の＾速逆導通サイリスタ
１５Ｇに直列に接続されている第３のスナバコンデンサ
ー０Ｃの容量はＣｃにそれぞれ設定されている。ただし
、各容量ｃ 、Ｃ８，ｃｏの八 大小関係は ＣＡ＜Ｃ＾＋ＣＢ ＜ＣＡ＋Ｃ（、・（９）である。そ
して、スナバ回路６のコンデンサ容量がＣＡ 、ＣＡＢ
（”ＯＡ ＋ＣＢ ）、ＣＡＣ（＝ＣＡ ＋Ｃｃ）のと
きのＧＴＯサイリスタ１の最大遮断電流値を第２図に示
すようにそれぞれＩ 、１ 。
ＡＢ
ＩＡＣ（ＩＡ ” ＡＢ＜ＩＡＣ）であるとすると、ス
イッチング１１１１１回路１４ではＧＴＯサイリスタ１
の遮断ｆＩ電流値ＴＨが ■ ≦ ■＾ ・・・（１０）
Ｈ の場合には、２つの高速道導通サイリスタ１５ｂ。
イッチング１１１１１回路１４ではＧＴＯサイリスタ１
の遮断ｆＩ電流値ＴＨが ■ ≦ ■＾ ・・・（１０）
Ｈ の場合には、２つの高速道導通サイリスタ１５ｂ。
１５Ｇのいずれのゲートにもそれらをオンさせるゲート
電流を与えず、また遮断電流値ＩＴＨｔｆｉ’Ａ”ＴＨ
≦’ＡＢ ・・・（１１）の場合には
、高速逆導通サイリスタ１５ｂのゲートにのみそれをオ
ンさせるゲート電流を与え、また遮断Ｎ流’ＴＨが ’ ＡＢ＜■ＴＨ” ＡＣ・・・（１２）の場合には、
高速道導通サイリスタ１５ｃのゲートにのみそれをオン
させるゲート電流を与える機能が持たされている。その
ほかの構成については第２の実施例と全く同様である。
電流を与えず、また遮断電流値ＩＴＨｔｆｉ’Ａ”ＴＨ
≦’ＡＢ ・・・（１１）の場合には
、高速逆導通サイリスタ１５ｂのゲートにのみそれをオ
ンさせるゲート電流を与え、また遮断Ｎ流’ＴＨが ’ ＡＢ＜■ＴＨ” ＡＣ・・・（１２）の場合には、
高速道導通サイリスタ１５ｃのゲートにのみそれをオン
させるゲート電流を与える機能が持たされている。その
ほかの構成については第２の実施例と全く同様である。
このスナバ回路６では、ＧＴＯサイリスタ１の遮断電流
値ＩＴＨが（１０）式の条件のときコンデンサ容量がＣ
Ａ１また（１１）式の条件のときＣＡＢｌさらに（１２
）式の条件のときＣＡｏというように、遮断電流Ｗｉ１
１Ｈの大きさに応じてコンデンサ容量が３段階に切り換
えられる。したがって、遮断電流値ＩＴＨが（１０）式
の条件のもとで行われる遮断回数をｆＡ （回／秒）
、（１１）式の条件のもとで行われる遮断回数をｆＡＢ
（回／秒） 、 （１２）式の条件のもとで行われる
遮断回数をｆＡｏ（回／秒）とすると、先の第１の実施
例と同様に遮断回数ｆ 、ｆ をＡＢ ＡＣ それぞれ の関係が成り立つように十分小さく抑えることによって
、２つのスナバコンデンサ５．１０を有する第２の実施
例の場合よりも、スナバ回路６での電力損失がより小さ
く抑えられることになる。そのほかの動作については先
の第２の実施例と同様である。
値ＩＴＨが（１０）式の条件のときコンデンサ容量がＣ
Ａ１また（１１）式の条件のときＣＡＢｌさらに（１２
）式の条件のときＣＡｏというように、遮断電流Ｗｉ１
１Ｈの大きさに応じてコンデンサ容量が３段階に切り換
えられる。したがって、遮断電流値ＩＴＨが（１０）式
の条件のもとで行われる遮断回数をｆＡ （回／秒）
、（１１）式の条件のもとで行われる遮断回数をｆＡＢ
（回／秒） 、 （１２）式の条件のもとで行われる
遮断回数をｆＡｏ（回／秒）とすると、先の第１の実施
例と同様に遮断回数ｆ 、ｆ をＡＢ ＡＣ それぞれ の関係が成り立つように十分小さく抑えることによって
、２つのスナバコンデンサ５．１０を有する第２の実施
例の場合よりも、スナバ回路６での電力損失がより小さ
く抑えられることになる。そのほかの動作については先
の第２の実施例と同様である。
以上のように、この発明によれば、ＧＴＯサイリスタの
遮断電流値の大きさに応じてスナバ回路のコンデンサ容
量を複段階に切り換えるように構成したので、スナバ回
路での電力損失が低く抑えられ、かつ必要な遮断電流も
十分確保することができる。
遮断電流値の大きさに応じてスナバ回路のコンデンサ容
量を複段階に切り換えるように構成したので、スナバ回
路での電力損失が低く抑えられ、かつ必要な遮断電流も
十分確保することができる。
第１図はこの発明によるＧＴＯサイリスタのスナバ回路
の第１の実施例を示す回路図、第２図はスナバ回路のコ
ンデンサ容量とＧＴＯサイリスタの最大遮断電流値の関
係を示すグラフ、第３図は第１の実施例の動作を示すタ
イミングチャート、第４図はこの発明の第２の実施例を
示す回路図、第５図はこの発明の第３の実施例を示す回
路図、第６図は従来のＧＴＯサイリスタのスナバ回路を
示す回路図、第７図はその回路動作を示すタイミングチ
ャートである。 図において、１はＧＴＯサイリスタ、３は第１のスナバ
ダイオード、４はスナバ抵抗、５は第１のスナバコンデ
ンサ、６はスナバ回路、７は高速サイリスタ（スイッチ
ング素子）、８は第２のスナバダイオード、９は逆並列
回路、１０は第２のスナバコンデンサ、１１，１２．１
３はそれぞれスイッチング制御手段を構成する電流セン
サ、比較回路およびスイッチング制御回路である。 なお、各図中同一符号は同一または相当部分を示す。 第１１ １ ： ＧＴＯづイリス７ ８：第２４スア／＼゛ダ
イネート。 ３：第】υスアバダイオー’ｒ’９’４にグリ回外４−
スナノＶ柩＃ １０：賓５２ダスデハ゛つ
〉つ′ン゛町ノ゛第２図 第３図 第４図 第５図 第６図 第７図
の第１の実施例を示す回路図、第２図はスナバ回路のコ
ンデンサ容量とＧＴＯサイリスタの最大遮断電流値の関
係を示すグラフ、第３図は第１の実施例の動作を示すタ
イミングチャート、第４図はこの発明の第２の実施例を
示す回路図、第５図はこの発明の第３の実施例を示す回
路図、第６図は従来のＧＴＯサイリスタのスナバ回路を
示す回路図、第７図はその回路動作を示すタイミングチ
ャートである。 図において、１はＧＴＯサイリスタ、３は第１のスナバ
ダイオード、４はスナバ抵抗、５は第１のスナバコンデ
ンサ、６はスナバ回路、７は高速サイリスタ（スイッチ
ング素子）、８は第２のスナバダイオード、９は逆並列
回路、１０は第２のスナバコンデンサ、１１，１２．１
３はそれぞれスイッチング制御手段を構成する電流セン
サ、比較回路およびスイッチング制御回路である。 なお、各図中同一符号は同一または相当部分を示す。 第１１ １ ： ＧＴＯづイリス７ ８：第２４スア／＼゛ダ
イネート。 ３：第】υスアバダイオー’ｒ’９’４にグリ回外４−
スナノＶ柩＃ １０：賓５２ダスデハ゛つ
〉つ′ン゛町ノ゛第２図 第３図 第４図 第５図 第６図 第７図
Claims (1)
- （１）第１のコンデンサを含みＧＴＯサイリスタに並列
に接続されて、ＧＴＯサイリスタの遮断動作時にＧＴＯ
サイリスタに加わる電圧の上昇率を抑えて遮断耐量を向
上させるスナバ回路において、 各々の電流の流れの向きが互いに逆になるようにスイッ
チング素子とダイオードとを並列に接続した逆並列回路
と、この逆並列回路に直列に接続した第２のコンデンサ
とを有する回路を前記第１のコンデンサに並列に接続す
るとともに、遮断動作開始前に前記ＧＴＯサイリスタを
流れる電流が所定値を越えるとき前記スイッチング素子
をオン動作させるスイッチング制御手段を設けたことを
特徴とするＧＴＯサイリスタのスナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12442388A JPH01293713A (ja) | 1988-05-20 | 1988-05-20 | Ｇｔｏサイリスタのスナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12442388A JPH01293713A (ja) | 1988-05-20 | 1988-05-20 | Ｇｔｏサイリスタのスナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293713A true JPH01293713A (ja) | 1989-11-27 |
Family
ID=14885116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12442388A Pending JPH01293713A (ja) | 1988-05-20 | 1988-05-20 | Ｇｔｏサイリスタのスナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293713A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019239701A1 (ja) * | 2018-06-15 | 2019-12-19 | 株式会社村田製作所 | Ｃｒスナバ素子 |
-
1988
- 1988-05-20 JP JP12442388A patent/JPH01293713A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019239701A1 (ja) * | 2018-06-15 | 2019-12-19 | 株式会社村田製作所 | Ｃｒスナバ素子 |
| JPWO2019239701A1 (ja) * | 2018-06-15 | 2021-01-07 | 株式会社村田製作所 | Ｃｒスナバ素子 |
| US11303201B2 (en) | 2018-06-15 | 2022-04-12 | Murata Manufacturing Co., Ltd. | CR snubber element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622988B2 (en) | Power semiconductor module and drive circuit | |
| JP3161589B2 (ja) | 電力変換器のゲート駆動回路 | |
| US6075684A (en) | Method and arrangement for direct current circuit interruption | |
| US20080123382A1 (en) | Switching element drive circuit | |
| CA3102831C (en) | Static transfer switch with resonant turn-off | |
| JPS61221528A (ja) | ゲ−トタ−ンオフサイリスタのスナバ回路 | |
| CN109889028B (zh) | 一种吸收电容预充电电路和尖峰电压吸收电路 | |
| Kinoshita et al. | 100 A solid state circuit breaker using monolithic GaN bidirectional switch with two-step gate-discharging technique | |
| Ravi et al. | Evaluation of SiC MOSFETs for solid state circuit breakers in DC distribution applications | |
| JP3355066B2 (ja) | 両方向直流遮断器 | |
| US20240014731A1 (en) | Noise suppression method and apparatus for totem pole pfc circuit, and electronic device | |
| US20030086227A1 (en) | Device for protecting a power component against voltage surges | |
| JPH01293713A (ja) | Ｇｔｏサイリスタのスナバ回路 | |
| US5235487A (en) | Inverter with overload current protection | |
| JPH10337046A (ja) | 電力変換装置 | |
| JP2019071239A (ja) | 直流遮断装置 | |
| US11049677B2 (en) | Inverse current injection-type direct current blocking device and method using vacuum gap switch | |
| Knöll | High-current transistor choppers | |
| He et al. | A Novel Fast-Acting Solid-State DC Circuit Breaker Using Low Requirement IGBT | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| JPH06133534A (ja) | 半導体交流スイッチ | |
| JPH01298949A (ja) | サージ電圧抑制回路 | |
| JPS593113B2 (ja) | 自己消弧形半導体素子の保護回路 | |
| JP2841779B2 (ja) | 半導体遮断器 | |
| JPS59136079A (ja) | 電圧型インバ−タの保護装置 |