JPH01293703A - ディレイライン素子 - Google Patents
ディレイライン素子Info
- Publication number
- JPH01293703A JPH01293703A JP63119078A JP11907888A JPH01293703A JP H01293703 A JPH01293703 A JP H01293703A JP 63119078 A JP63119078 A JP 63119078A JP 11907888 A JP11907888 A JP 11907888A JP H01293703 A JPH01293703 A JP H01293703A
- Authority
- JP
- Japan
- Prior art keywords
- strip line
- line
- dielectric film
- main surface
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229920006362 Teflon® Polymers 0.000 abstract description 3
- 239000004642 Polyimide Substances 0.000 abstract 1
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 239000010949 copper Substances 0.000 abstract 1
- 229920001721 polyimide Polymers 0.000 abstract 1
- 239000010408 film Substances 0.000 description 22
- 239000000919 ceramic Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/006—Meander lines
Landscapes
- Insulated Conductors (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばパルス信号のような電気信号を遅延
させる、マイクロストリップ線路構成のディレィライン
素子に関する。
させる、マイクロストリップ線路構成のディレィライン
素子に関する。
小型で比較的大きな遅延時間が得られ、しかも各種特性
の良好なディレィライン素子が、同一発明者によって別
途提案されている（特開昭５９−２０２７０２号公報参
照）。
の良好なディレィライン素子が、同一発明者によって別
途提案されている（特開昭５９−２０２７０２号公報参
照）。
第６図はその一例を示すものであり、このディレィライ
ン素子２は、セラミック基板３の一方の主面にジグザグ
状で左右対称形をしたストリップ線路４を、他方の主面
のほぼ全面に接地電極５をそれぞれ真空蒸着等によって
形成して、いわゆるマイクロストリップ線路を構成した
ものである。
ン素子２は、セラミック基板３の一方の主面にジグザグ
状で左右対称形をしたストリップ線路４を、他方の主面
のほぼ全面に接地電極５をそれぞれ真空蒸着等によって
形成して、いわゆるマイクロストリップ線路を構成した
ものである。
４ａ、４ｂはストリップ線路４の端子電極である。
尚、セラミック基板３とストリップ線路４や各電極間に
は、密着性向上等のために、ニクロム薄膜を介在させて
いる。
は、密着性向上等のために、ニクロム薄膜を介在させて
いる。
上記のようなディレィライン素子２によれば、例えばセ
ラミック基板３の縦横の寸法が約２５×８ｍｍ、厚さが
約０．４ｍｍ、隣り合うストリップ線路４同士の中心間
間隔Ａ０が約０．６７ｍｍのもので、約１．７〜２．５
ｎＳという比較的大きな遅延時間が得られたが、これよ
りも更に小型でしかもより大きな遅延時間が得られるデ
ィレィライン素子に対する要望が強い。
ラミック基板３の縦横の寸法が約２５×８ｍｍ、厚さが
約０．４ｍｍ、隣り合うストリップ線路４同士の中心間
間隔Ａ０が約０．６７ｍｍのもので、約１．７〜２．５
ｎＳという比較的大きな遅延時間が得られたが、これよ
りも更に小型でしかもより大きな遅延時間が得られるデ
ィレィライン素子に対する要望が強い。
これに対しては、上記間隔Ａ０を小さくしてセラミック
基板３上に形成し得るストリップ線路４の全長を長くす
ることが考えられるが、当該間隔Ａ０は、セラミック基
板３の厚さ（より厳密にはストリップ線路４と接地電極
５間の距離）との兼ね合いでむやみに小さくするわけに
はいかない。
基板３上に形成し得るストリップ線路４の全長を長くす
ることが考えられるが、当該間隔Ａ０は、セラミック基
板３の厚さ（より厳密にはストリップ線路４と接地電極
５間の距離）との兼ね合いでむやみに小さくするわけに
はいかない。
即ち、当該間隔Ａ０は、セラミック基板３の厚さよりも
ある程度以上大きくしないと、減衰が大きくなる等して
当該ディレィライン素子２の特性が著しく低下すること
が実験によって確かめられている。
ある程度以上大きくしないと、減衰が大きくなる等して
当該ディレィライン素子２の特性が著しく低下すること
が実験によって確かめられている。
それならば、セラミック基板３の厚さを小さくすること
も考えられるが、そのようにすると機械的強度が低下し
て当該セラミック基板３が割れ易くなり実用に向かなく
なる。
も考えられるが、そのようにすると機械的強度が低下し
て当該セラミック基板３が割れ易くなり実用に向かなく
なる。
従ってこれまでは、上記のような寸法で上記のような遅
延時間を得るのが限度であった。
延時間を得るのが限度であった。
そこでこの発明は、このような点を克服して、より小型
でしかもより大きな遅延時間を得ることができるディレ
ィライン素子を提供することを主たる目的とする。
でしかもより大きな遅延時間を得ることができるディレ
ィライン素子を提供することを主たる目的とする。
この発明のディレィライン素子は、誘電体フィルムの一
方の主面にジグザグ状を・したストリップ線路を、他方
の主面であって少なくともストリップ線路の裏面側をカ
バーする領域に接地電極をそれぞれ形成したものを、屏
風状に折り畳んで成るものである。
方の主面にジグザグ状を・したストリップ線路を、他方
の主面であって少なくともストリップ線路の裏面側をカ
バーする領域に接地電極をそれぞれ形成したものを、屏
風状に折り畳んで成るものである。
また、屏風状に折り畳む代わりに、ロール状に巻いても
良い。
良い。
また、屏風状に折り畳んだ状態あるいはロール状に巻い
た状態のものを、絶縁ケース内に収納して絶縁樹脂でモ
ールドしても良い。
た状態のものを、絶縁ケース内に収納して絶縁樹脂でモ
ールドしても良い。
上記構造によれば、誘電体フィルムの厚さはセラミック
基板よりも薄（できるので、ストリップ線路と接地電極
間の距離を小さくでき、それに伴って隣り合うストリッ
プ線路間の間隔を小さくしてストリップ線路の全長を長
くすることができるので、大きな遅延時間が得られる。
基板よりも薄（できるので、ストリップ線路と接地電極
間の距離を小さくでき、それに伴って隣り合うストリッ
プ線路間の間隔を小さくしてストリップ線路の全長を長
くすることができるので、大きな遅延時間が得られる。
しかも全体を屏風状に折り畳んだりロール状に巻いたり
しているので、寸法も小型化される。
しているので、寸法も小型化される。
第１図はこの発明の一実施例に係るディレィライン素子
を少し開いて示す斜視図であり、第２図は第１図のディ
レィライン素子の展開図であり、第３図は第２図の線■
−■に沿う拡大部分断面図である。
を少し開いて示す斜視図であり、第２図は第１図のディ
レィライン素子の展開図であり、第３図は第２図の線■
−■に沿う拡大部分断面図である。
この実施例のディレィライン素子１２は、長方形をした
誘電体フィルム１３の一方の主面にジグザグ状で左右対
称形をしたストリップ線路１４を、他方の主面であって
少なくともこのストリップ線路１４の裏面側をカバーす
る領域に接地電極１５をそれぞれ形成したものを、第２
図に示す一点鎖線Ｉ、＋−Ｌ＊の部分で、即ち後述する
ストリップ線路１４のユニット単位で、屏風状に折り畳
んだものである。
誘電体フィルム１３の一方の主面にジグザグ状で左右対
称形をしたストリップ線路１４を、他方の主面であって
少なくともこのストリップ線路１４の裏面側をカバーす
る領域に接地電極１５をそれぞれ形成したものを、第２
図に示す一点鎖線Ｉ、＋−Ｌ＊の部分で、即ち後述する
ストリップ線路１４のユニット単位で、屏風状に折り畳
んだものである。
〔登
等が採り得る。
誘電体フィルム１３上にストリップ線路１４および接地
電極１５を形成する手段としては、例えば銅箔を誘電体
フィルム１３に熱圧着するのが好ましく、それによれば
従来の真空蒸着のような大掛かりな工程が不要になって
製作が非常に簡単になるので、量産化に適すると共に製
作コストも安くなる。また、誘電体フィルム１３に対す
るストリップ線路１４や接地電極１５の密着性向上のた
めに従来のようにニクロム薄膜を介在させる必要も無く
なる。
電極１５を形成する手段としては、例えば銅箔を誘電体
フィルム１３に熱圧着するのが好ましく、それによれば
従来の真空蒸着のような大掛かりな工程が不要になって
製作が非常に簡単になるので、量産化に適すると共に製
作コストも安くなる。また、誘電体フィルム１３に対す
るストリップ線路１４や接地電極１５の密着性向上のた
めに従来のようにニクロム薄膜を介在させる必要も無く
なる。
ストリップ線路１４は、この例では第２図に示すように
同一パターンをした四つのユニット１４１〜１４４を直
列に接続したものである。但しユニット数は、必要とす
る遅延時間等に応じてそれ以外のものとしても良い。ま
たこのようにストリップ線路１４をユニット化すること
は、ユニット数の増減により遅延時間の調整が容易にな
る、ユニット間で折り畳むことができる等の点で好まし
いが、必ずユニット化しなければならないものではない
。
同一パターンをした四つのユニット１４１〜１４４を直
列に接続したものである。但しユニット数は、必要とす
る遅延時間等に応じてそれ以外のものとしても良い。ま
たこのようにストリップ線路１４をユニット化すること
は、ユニット数の増減により遅延時間の調整が容易にな
る、ユニット間で折り畳むことができる等の点で好まし
いが、必ずユニット化しなければならないものではない
。
更にこの例では、ストリップ線路１４の両端部から入出
力用のリード部１４ａおよび１４ｂを、接地電極１５の
ほぼ中央部から左右にアース用のリード部１５ａおよび
１５ｂをそれぞれ引き出している。但しアース用のリー
ド部１５ａ、１５ｂはいずれか一方のみでも良いし、必
ずしも接地電極１５の中央部から引き出さなくても良い
。
力用のリード部１４ａおよび１４ｂを、接地電極１５の
ほぼ中央部から左右にアース用のリード部１５ａおよび
１５ｂをそれぞれ引き出している。但しアース用のリー
ド部１５ａ、１５ｂはいずれか一方のみでも良いし、必
ずしも接地電極１５の中央部から引き出さなくても良い
。
このディレィライン素子１２の仕上がりの一形態は、第
１図に示すストリップ線路１４が向かい合う面の間１６
に必要に応じて絶縁用フィルム（図示省略）を挟んで、
誘電体フィルム１３を矢印のように完全に折り畳んだも
のである。ちなみにそのような状態を保つには、絶縁テ
ープでバインドする等の様々な手段が採り得る。また後
述するように絶縁ケース内に収納する等しても良い。
１図に示すストリップ線路１４が向かい合う面の間１６
に必要に応じて絶縁用フィルム（図示省略）を挟んで、
誘電体フィルム１３を矢印のように完全に折り畳んだも
のである。ちなみにそのような状態を保つには、絶縁テ
ープでバインドする等の様々な手段が採り得る。また後
述するように絶縁ケース内に収納する等しても良い。
上記絶縁用フィルムは、誘電体フィルム１３と同一の材
質でも別の材質でも良い。
質でも別の材質でも良い。
上記のようなディレィライン素子１２によれば、誘電体
フィルム１３の厚さは、従来のセラミック基板３よりも
かなり薄くできるので、ストリップ線路１４と接地電極
１５間の距離を小さくでき、それに伴って前述したよう
な理由から隣り合うストリップ線路１４間の間隔ＡＩ（
第３図参照）を小さくしてストリップ線路１４の全長を
長くすることができるので、大きな遅延時間が得られる
。
フィルム１３の厚さは、従来のセラミック基板３よりも
かなり薄くできるので、ストリップ線路１４と接地電極
１５間の距離を小さくでき、それに伴って前述したよう
な理由から隣り合うストリップ線路１４間の間隔ＡＩ（
第３図参照）を小さくしてストリップ線路１４の全長を
長くすることができるので、大きな遅延時間が得られる
。
しかも、全体を屏風状に折り畳んでいるので、寸法も小
型化される。
型化される。
上記のようなディレィライン素子１２のより具体例を示
せば、誘電体フィルム１３に約０．１〜０．０５ｍｍの
テフロンフィルムを使用し、ストリップ線路１４および
接地電極１５に約３５μｍ厚の銅箔を用いてそれらを誘
電体フィルム１３に熱圧着し、ストリップ線路１４が向
かい合う面間に約１ｍｍ厚のテフロンフィルムを挟んで
屏風状に折り畳んだ。ストリップ線路１４は、ジグザグ
状で左右対称形のものを４ブロツクで構成し、その１本
の幅を約１５０μｍ１隣り合うストリップ線路１４同士
の中心間間隔Ａｌ（第３図参照）を約３５０μｍとした
。
せば、誘電体フィルム１３に約０．１〜０．０５ｍｍの
テフロンフィルムを使用し、ストリップ線路１４および
接地電極１５に約３５μｍ厚の銅箔を用いてそれらを誘
電体フィルム１３に熱圧着し、ストリップ線路１４が向
かい合う面間に約１ｍｍ厚のテフロンフィルムを挟んで
屏風状に折り畳んだ。ストリップ線路１４は、ジグザグ
状で左右対称形のものを４ブロツクで構成し、その１本
の幅を約１５０μｍ１隣り合うストリップ線路１４同士
の中心間間隔Ａｌ（第３図参照）を約３５０μｍとした
。
その結果、縦横の寸法が約１０１０Ｘ５という非常に小
型（従来例の約１／４）のもので、約１０ｎＳという非
常に大きな（従来例の約４〜５倍）遅延時間が得られた
。
型（従来例の約１／４）のもので、約１０ｎＳという非
常に大きな（従来例の約４〜５倍）遅延時間が得られた
。
ちなみに、従来例のものよりもこの実施例のものの方が
厚さは若干大きくなるが、元々薄いものであるため特に
問題となるものではない。
厚さは若干大きくなるが、元々薄いものであるため特に
問題となるものではない。
尚、上記ストリップ線路１４のパターンは、例えば第４
図に示すように片側だけのジグザグ状でも良い。
図に示すように片側だけのジグザグ状でも良い。
また、前述したような誘電体フィルム１３の両面にスト
リップ線路１４および接地電極１５をそれぞれ形成した
ものを、即ち例えば第２図あるいは第４図に示したよう
なものを、前述したように屏風状に折り畳む代わりに、
第５図に示すディレィライン素子２２のように、必要に
応じて間に絶縁用フィルム１７を挟んでロール状に巻い
ても良い。第５図において、誘電体フィルム１３の両面
のストリップ線路１４および接地電極１５等は図示を省
略している。
リップ線路１４および接地電極１５をそれぞれ形成した
ものを、即ち例えば第２図あるいは第４図に示したよう
なものを、前述したように屏風状に折り畳む代わりに、
第５図に示すディレィライン素子２２のように、必要に
応じて間に絶縁用フィルム１７を挟んでロール状に巻い
ても良い。第５図において、誘電体フィルム１３の両面
のストリップ線路１４および接地電極１５等は図示を省
略している。
この実施例の場合も、巻いた状態を保つには、絶縁テー
プでバインドする等の様々な手段が採り得る。また薄型
化の点では、巻いた後で上下から圧縮して全体を偏平に
しても良い。
プでバインドする等の様々な手段が採り得る。また薄型
化の点では、巻いた後で上下から圧縮して全体を偏平に
しても良い。
この実施例のディレィライン素子２２の場合も、上記実
施例の場合と同様に、小型でしかも大きな遅延時間が得
られる。
施例の場合と同様に、小型でしかも大きな遅延時間が得
られる。
また、上記のように誘電体フィルム１３の両面にストリ
ップ線路１４および接地電極１５をそれぞれ形成して屏
風状に折り畳んだりロール状に巻いたりしたものを、例
えば１面が開口したような絶縁ケース内に収納して絶縁
樹脂でモールドしても良く、そのようにすれば絶縁テー
プによるバインド等を省略することができると共に、耐
環境性、機械的強度等が向上し、特性がより安定する。
ップ線路１４および接地電極１５をそれぞれ形成して屏
風状に折り畳んだりロール状に巻いたりしたものを、例
えば１面が開口したような絶縁ケース内に収納して絶縁
樹脂でモールドしても良く、そのようにすれば絶縁テー
プによるバインド等を省略することができると共に、耐
環境性、機械的強度等が向上し、特性がより安定する。
その場合、上記のような各リード部１４ａ、１４ｂ、１
５ａ、１５ｂは、必要なだけ長くしておいてそのまま絶
縁ケース外に引き出してリードとしても良いし、絶縁ケ
ースに端子電極等を設けておいてそれに接続するように
しても良い。前者の場合は、機械的強度を向上させる観
点から各リード部の厚みを増しても良い。
５ａ、１５ｂは、必要なだけ長くしておいてそのまま絶
縁ケース外に引き出してリードとしても良いし、絶縁ケ
ースに端子電極等を設けておいてそれに接続するように
しても良い。前者の場合は、機械的強度を向上させる観
点から各リード部の厚みを増しても良い。
以上のようにこの発明によれば、誘電体フィルムの一方
の主面にストリップ線路を、他方の主面に接地電極をそ
れぞれ形成したものを、屏風状に折り畳んだりロール状
に巻いたりして成るので、同一発明者が先に提案したデ
ィレィライン素子に比べて、より小型でしかもより大き
な遅延時間を得ることができる。
の主面にストリップ線路を、他方の主面に接地電極をそ
れぞれ形成したものを、屏風状に折り畳んだりロール状
に巻いたりして成るので、同一発明者が先に提案したデ
ィレィライン素子に比べて、より小型でしかもより大き
な遅延時間を得ることができる。
また、上記のものを絶縁ケース内に収納して絶縁樹脂で
モールドすることにより、耐環境性、機械的強度等が向
上して特性がより安定するという更なる効果が得られる
。
モールドすることにより、耐環境性、機械的強度等が向
上して特性がより安定するという更なる効果が得られる
。
第１図は、この発明の一実施例に係るディレィライン素
子を少し開いて示す斜視図である。第２図は、第１図の
ディレィライン素子の展開図である。第３図は、第２図
の線■−■に沿う拡大部分断面図である。第４図は、ス
トリップ線路のパターンの他の例を示す展開図である。 第５図は、この発明の他の実施例に係るディレィライン
素子を少し広げて示す概略側面図である。第６図は、従
来のディレィライン素子の一例を示す平面図である。 １２．２２・・・実施例に係るディレィライン素子、１
３００．誘電体フィルム、１４・・・ストリップ線路、
１５・・・接地電極。
子を少し開いて示す斜視図である。第２図は、第１図の
ディレィライン素子の展開図である。第３図は、第２図
の線■−■に沿う拡大部分断面図である。第４図は、ス
トリップ線路のパターンの他の例を示す展開図である。 第５図は、この発明の他の実施例に係るディレィライン
素子を少し広げて示す概略側面図である。第６図は、従
来のディレィライン素子の一例を示す平面図である。 １２．２２・・・実施例に係るディレィライン素子、１
３００．誘電体フィルム、１４・・・ストリップ線路、
１５・・・接地電極。
Claims (4)
- （１）誘電体フィルムの一方の主面にジグザグ状をした
ストリップ線路を、他方の主面であって少なくともスト
リップ線路の裏面側をカバーする領域に接地電極をそれ
ぞれ形成したものを、屏風状に折り畳んで成るディレイ
ライン素子。 - （２）誘電体フィルムの一方の主面にジグザグ状をした
ストリップ線路を、他方の主面であって少なくともスト
リップ線路の裏面側をカバーする領域に接地電極をそれ
ぞれ形成したものを、ロール状に巻いて成るディレイラ
イン素子。 - （３）誘電体フィルムの一方の主面にジグザグ状をした
ストリップ線路を、他方の主面であって少なくともスト
リップ線路の裏面側をカバーする領域に接地電極をそれ
ぞれ形成したものを屏風状に折り畳んだ状態で、絶縁ケ
ース内に収納して絶縁樹脂でモールドして成るディレイ
ライン素子。 - （４）誘電体フィルムの一方の主面にジグザグ状をした
ストリップ線路を、他方の主面であって少なくともスト
リップ線路の裏面側をカバーする領域に接地電極をそれ
ぞれ形成したものをロール状に巻いた状態で、絶縁ケー
ス内に収納して絶縁樹脂でモールドして成るディレイラ
イン素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119078A JPH01293703A (ja) | 1988-05-16 | 1988-05-16 | ディレイライン素子 |
| US07/352,354 US5030931A (en) | 1988-05-16 | 1989-05-16 | Folding delay line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119078A JPH01293703A (ja) | 1988-05-16 | 1988-05-16 | ディレイライン素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293703A true JPH01293703A (ja) | 1989-11-27 |
Family
ID=14752336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119078A Pending JPH01293703A (ja) | 1988-05-16 | 1988-05-16 | ディレイライン素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5030931A (ja) |
| JP (1) | JPH01293703A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298102A (ja) * | 1989-05-11 | 1990-12-10 | Juichiro Ozawa | ディレイライン素子 |
| JPH04144403A (ja) * | 1990-10-05 | 1992-05-18 | Nec Eng Ltd | 電力分配器 |
| WO2010103614A1 (ja) * | 2009-03-10 | 2010-09-16 | エルメック株式会社 | 差動信号用遅延線 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231330A (en) * | 1991-10-25 | 1993-07-27 | Itt Corporation | Digital helix for a traveling-wave tube and process for fabrication |
| US5296651A (en) * | 1993-02-09 | 1994-03-22 | Hewlett-Packard Company | Flexible circuit with ground plane |
| US5939966A (en) * | 1994-06-02 | 1999-08-17 | Ricoh Company, Ltd. | Inductor, transformer, and manufacturing method thereof |
| US5808241A (en) * | 1996-07-29 | 1998-09-15 | Thin Film Technology Corporation | Shielded delay line and method of manufacture |
| US20030146808A1 (en) * | 2002-02-01 | 2003-08-07 | Merrill Jeffrey C. | Apparatus and method of manufacture for time delay signals |
| KR100691160B1 (ko) * | 2005-05-06 | 2007-03-09 | 삼성전기주식회사 | 적층형 표면탄성파 패키지 및 그 제조방법 |
| US7845952B2 (en) * | 2008-05-12 | 2010-12-07 | Thomas & Betts International, Inc. | Detachable magnetic ground strap assembly |
| US8872338B2 (en) | 2012-11-13 | 2014-10-28 | Freescale Semiconductor, Inc. | Trace routing within a semiconductor package substrate |
| US11860048B2 (en) | 2017-07-10 | 2024-01-02 | The Board Of Trustees Of The Leland Stanford Junior University | Capacitive and tactile sensors and related sensing methods |
| WO2020014356A1 (en) * | 2018-07-10 | 2020-01-16 | The Board Of Trustees Of The Leland Stanford Junior University | Capacitive and tactile sensors and related sensing methods |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54173648U (ja) * | 1978-05-26 | 1979-12-07 | ||
| JPS61262316A (ja) * | 1985-03-26 | 1986-11-20 | ロジヤ−ス・コ−ポレイシヨン | 電子信号時間遅延装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2911605A (en) * | 1956-10-02 | 1959-11-03 | Monroe Calculating Machine | Printed circuitry |
| GB1185059A (en) * | 1967-11-22 | 1970-03-18 | Solartron Electronic Group | Improvements in Delay Lines |
| FR1604653A (ja) * | 1967-11-27 | 1972-01-03 | ||
| US3670270A (en) * | 1968-04-15 | 1972-06-13 | Technitrol Inc | Electrical component |
-
1988
- 1988-05-16 JP JP63119078A patent/JPH01293703A/ja active Pending
-
1989
- 1989-05-16 US US07/352,354 patent/US5030931A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54173648U (ja) * | 1978-05-26 | 1979-12-07 | ||
| JPS61262316A (ja) * | 1985-03-26 | 1986-11-20 | ロジヤ−ス・コ−ポレイシヨン | 電子信号時間遅延装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298102A (ja) * | 1989-05-11 | 1990-12-10 | Juichiro Ozawa | ディレイライン素子 |
| JPH04144403A (ja) * | 1990-10-05 | 1992-05-18 | Nec Eng Ltd | 電力分配器 |
| WO2010103614A1 (ja) * | 2009-03-10 | 2010-09-16 | エルメック株式会社 | 差動信号用遅延線 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5030931A (en) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4382156A (en) | Multilayer bus bar fabrication technique | |
| JPH01293703A (ja) | ディレイライン素子 | |
| US4591814A (en) | Electronic component comprising printed circuit elements disposed on a folded tape and method of making such component | |
| EP0823781A3 (en) | Piezoelectric resonator, manufacturing method thereof, and electronic component using the piezoelectric resonator | |
| JP2668393B2 (ja) | 誘電体フィルタ | |
| JPS61114513A (ja) | 金属化フイルム・コンデンサ及びその製造方法 | |
| EP0595623B1 (en) | Dielectric filter | |
| JPH08124800A (ja) | コンデンサアレイ | |
| US5894401A (en) | Trimming capacitor | |
| JPH0730362A (ja) | 弾性表面波装置 | |
| JP2001119262A (ja) | 圧電共振子 | |
| US3163783A (en) | High capacity transducer unit | |
| JPH09219315A (ja) | インダクタ内蔵電子部品 | |
| JPH02298102A (ja) | ディレイライン素子 | |
| JPH0397314A (ja) | 積層型圧電共振部品 | |
| JPS62189Y2 (ja) | ||
| JPH0397313A (ja) | チップ型圧電フィルタ | |
| JP3193101B2 (ja) | 積層型誘電体フィルタ | |
| JPH0645188A (ja) | 厚膜複合部品とその製造方法 | |
| JP2844582B2 (ja) | 共振器 | |
| JPH02256207A (ja) | Ｌｃ複合部品 | |
| JP3025038B2 (ja) | 円筒状ｌｃノイズフィルタ及びその製造方法 | |
| JPH0342488B2 (ja) | ||
| JPH01114210A (ja) | 遅延線 | |
| JPH035084B2 (ja) |