JPH01293413A - Reference voltage generating circuit - Google Patents
Reference voltage generating circuitInfo
- Publication number
- JPH01293413A JPH01293413A JP12396688A JP12396688A JPH01293413A JP H01293413 A JPH01293413 A JP H01293413A JP 12396688 A JP12396688 A JP 12396688A JP 12396688 A JP12396688 A JP 12396688A JP H01293413 A JPH01293413 A JP H01293413A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- output
- voltage
- sample
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 5
- 230000007774 longterm Effects 0.000 abstract description 6
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 4
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野」
本発明は電子回路を有する装置全般に係p1特に初期設
定の必要な基準電圧発生回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates generally to devices having electronic circuits, and particularly to a reference voltage generating circuit that requires initial setting.
し従来の技術]
従来の基準電圧発生回路の一例′t−第3図に示し説明
する。BACKGROUND ART An example of a conventional reference voltage generating circuit is shown in FIG. 3 and will be described.
図において、11.12は電圧源接続端子、13は基準
電位veが得られる基準電圧出力端子、14は可変抵抗
器であり、電圧源接続端子11.12にはそれぞれ互い
に異なる電位の電圧線または接地回路を接続して用いる
。In the figure, reference numerals 11 and 12 are voltage source connection terminals, 13 is a reference voltage output terminal from which a reference potential ve can be obtained, and 14 is a variable resistor. Use by connecting a grounding circuit.
そして、電圧源接続端子11.12の電位をそれぞれV
a、Vbとすると、基準電圧出力端子13に得られる基
準電位Veは可変抵抗器14の摺動子の設定位置により
電位V、と電位vbとの間の値に設定することができる
。Then, the potentials of the voltage source connection terminals 11 and 12 are set to V
a and Vb, the reference potential Ve obtained at the reference voltage output terminal 13 can be set to a value between the potential V and the potential vb depending on the setting position of the slider of the variable resistor 14.
上述した従来の可変抵抗器を用いた基準電圧発生回路で
は、初期設定しようとする基準電位vcは、可変抵抗器
の摺動子の機械的な固定位置によシ決めることになる。In the conventional reference voltage generation circuit using the variable resistor described above, the reference potential vc to be initially set is determined by the mechanically fixed position of the slider of the variable resistor.
したがって、この基準電圧発生回路を有する電子装置の
外部から基準電位vI!を調整するのはかなシ困難であ
り、特に機械による自動調整を行う場合はさらに難しく
なる。また、基準電位■cを長期的に安定に保つために
は摺動子の電気的接触面の接触が物理的に安定であるこ
とが不可欠で6シ、摺動子の接着剤による固定などの煩
雑な処置が必要である。さらに、環境温度の変化にした
がって基準電位vc自体を変化させようとする場合のよ
うな複雑な機能を実現することも、可変抵抗器全便った
基準電圧発生回路では困崩が伴う。Therefore, the reference potential vI! from the outside of the electronic device having this reference voltage generation circuit! It is difficult to adjust, and it becomes even more difficult when automatic adjustment is performed by a machine. In addition, in order to keep the reference potential c stable over the long term, it is essential that the contact between the electrical contact surfaces of the slider is physically stable. Requires complicated treatment. Furthermore, it is difficult to realize a complex function such as changing the reference potential VC itself in accordance with changes in the environmental temperature with a reference voltage generating circuit that is made up of all variable resistors.
以上のように、従来の基準電圧発生回路では、発生電圧
の外部制御、長期的安定性、温度による出力′1圧のi
lJ御などを実現するのが極めて困難であるというa題
がめった。As described above, in the conventional reference voltage generation circuit, external control of the generated voltage, long-term stability, and the change of output '1 pressure due to temperature
I have rarely encountered a problem in which it is extremely difficult to achieve the LJ control.
本発明の基準′に圧発生回路は、電圧データを記憶させ
たROMと、このROMの出力データをアナログ電圧に
変換するD/Aコンバータと、このD/Aコンバータの
出力をサンプリングし固定した電圧を出カスるサンプル
・ホールド回路と、上−y ROMのアドレス信号およ
び上記サンプル・ホールド回路のサンプリング信号を生
成するタイミング発生回路とを有するものである。According to the standard of the present invention, a pressure generating circuit includes a ROM that stores voltage data, a D/A converter that converts the output data of this ROM into an analog voltage, and a voltage that samples the output of this D/A converter and fixes it. This circuit has a sample and hold circuit that outputs a sample and a timing signal, and a timing generation circuit that generates an address signal for the upper Y ROM and a sampling signal for the sample and hold circuit.
本発明においては、各基準電圧出力端子には得ようとす
る基準電圧がそれぞれ出力される。In the present invention, a desired reference voltage is output to each reference voltage output terminal.
以下、図面に基づき本発明の実施例を眸細に説明する。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第1図は本発明による基準電圧発生回路の一実施例を示
すブロック図である。FIG. 1 is a block diagram showing one embodiment of a reference voltage generating circuit according to the present invention.
図において、1は電圧データを記憶させたROM 。In the figure, 1 is a ROM that stores voltage data.
2はこのROM 1の出力データをアナログ電圧に変換
するD/Aコンバータ、3,4はこのシムコンバータ2
の出力をサンプリングし固定した電圧を出力するサンプ
ル・ホールド回路、5はROM 1のアドレスイを号お
よびサンプル・ホールド回路3,4のサンプリング信号
を生成するタイミング発生回路でろる。2 is a D/A converter that converts the output data of this ROM 1 into analog voltage, and 3 and 4 are this sim converter 2.
5 is a timing generation circuit that generates the address signal of the ROM 1 and the sampling signal of the sample and hold circuits 3 and 4.
そして、基準電圧出力端子6,7には得ようとする基準
電圧Vex I Vc zがそれぞれ出力されるように
構成されている。The reference voltage output terminals 6 and 7 are configured to output the reference voltage Vex I Vc z to be obtained, respectively.
第2図は第1図の基準電圧発生回路の各部信号のタイム
チャートである。FIG. 2 is a time chart of signals of various parts of the reference voltage generation circuit of FIG. 1.
つぎに第1図に示す実施例の動作を第2図を参照して説
明する。Next, the operation of the embodiment shown in FIG. 1 will be explained with reference to FIG. 2.
まず、第2図の(&)はタイミング発生回路5から出力
されるROM 1へのアドレス信号8%(b)はこのア
ドレス信号aに対応したROMIからの出力データ信号
すであF)、D/にコンバータ2へのデータが格納され
ている。なお、通常はアドレス信号a1出力データ信号
すの両方とも複数本のパラレル信号である。そして、D
/Aコンバータ2ではこの出力データ1百号すをディジ
タル入力としてアナログの出力信号C(第2図(e)参
照)′t−得る。このアナログの出力信号Cはアドレス
信号aにしたがって第2図に示すように基準電圧vc1
と基準電圧vc!の値の電圧を繰シ返す。First, (&) in FIG. 2 is the address signal 8% outputted from the timing generation circuit 5 to ROM 1 (b) is the output data signal from the ROMI corresponding to this address signal a (F), D The data to be sent to converter 2 is stored in /. Incidentally, normally both of the address signal a1 and the output data signal are a plurality of parallel signals. And D
The /A converter 2 uses this output data 100 as a digital input to obtain an analog output signal C (see FIG. 2(e)). This analog output signal C is set to a reference voltage vc1 according to the address signal a as shown in FIG.
and the reference voltage vc! Repeat the voltage with the value of .
つぎに、タイミング発生回路5はサンプル・ホールド回
路3.4用に、各パルスd、e(第2図(d) 、 (
e)参照)をアドレス信号aに対応させた位置に出力す
る。そしてこのパルスd、eのタイミングでサンプル・
ホールド回路3,4は各々、入力!!であるアナログの
出力1d号Cを固定して基準電圧出力端子6.Tにそれ
ぞれ基準電圧Vc 1 (f)、V c t (g)を
安定して出力する(第2図(f) 、 (g)参照)。Next, the timing generation circuit 5 generates each pulse d, e (Fig. 2(d), (
(see e)) is output to the position corresponding to address signal a. Then, at the timing of these pulses d and e, the sample
Hold circuits 3 and 4 each have an input! ! The analog output No. 1d C is fixed and the reference voltage output terminal 6. The reference voltages Vc 1 (f) and V c t (g) are stably output at the terminals T (see FIGS. 2(f) and (g)).
なお、この第1図および第2図では2出力の場合を例に
とって説明したが、本発明はこれに限定されるものでは
なく、2出力以外の場合も、ROM1の格納データ、タ
イミング発生回路5の出力およびサンプル1ホールド回
路の個数を変更するだけで可能となる。Although the case of two outputs has been explained in FIGS. 1 and 2 as an example, the present invention is not limited to this, and even in cases other than two outputs, the data stored in the ROM 1 and the timing generation circuit 5 This can be done by simply changing the output of and the number of sample 1 hold circuits.
また、出力電圧の長期安定度は、はぼD/Aコンバータ
およびサンプル−ホールド回路の安定度によって決まる
が、D/Aコンバータとサンプル1ホールド回路は機械
的な可動部分を有しないため極めて安定な基準電圧出力
が得られる。ま九、初期設定時に外部から出力電圧t−
制御しようとするときは、ROMの部分を電気ケーブル
で外部に引き出して、データを自由に変更できる以外は
ROMと同様の機能を有する制御装置を接続すればよい
。基準電圧出力の初期設定が、電気的に遠隔制御できる
こととなる。そして、この調整が終ったのち、l!II
整結果のデータをROMに記憶させて再びこのROMを
この基準電圧発生回路に実装すればよい。In addition, the long-term stability of the output voltage is determined by the stability of the Habo D/A converter and sample-and-hold circuit, and since the D/A converter and sample-and-hold circuit have no mechanically moving parts, they are extremely stable. A reference voltage output is obtained. 9. During the initial setting, the output voltage t-
If you want to control it, you can pull out the ROM part with an electric cable and connect it to a control device that has the same functions as the ROM, except that you can freely change the data. The initial setting of the reference voltage output can be remotely controlled electrically. After completing this adjustment, l! II
The data of the adjustment result may be stored in a ROM and the ROM may be mounted on the reference voltage generation circuit again.
さらに、基準電圧出力を環境温度により変化させること
も、ROMの格納データを追加し、タイミング発生回路
からのアドレス信号を温度により変化させることにより
可能となる。Furthermore, it is possible to change the reference voltage output depending on the environmental temperature by adding data stored in the ROM and changing the address signal from the timing generation circuit depending on the temperature.
以上説明したように本発明は、電圧データを記憶させた
ROMと、このROMの出力データをアナログ電圧に変
換するD/Aコンバータと、このD/Aコンバータの出
力をサンプリングし固定した電圧を出力するサンプル・
ホールド回路と、上記ROMのアドレス信号およびサン
プルφホールド回路のサンプリング信号を生成するタイ
ミング発生回路とを配することにより、発生電圧の外部
制御、長期的安定性、温度による出力電圧の制御などを
容易に実現する基準電圧発生回路を構成することができ
るという効果がある。As explained above, the present invention includes a ROM that stores voltage data, a D/A converter that converts the output data of this ROM into an analog voltage, and a fixed voltage that is output by sampling the output of this D/A converter. sample/
By providing a hold circuit and a timing generation circuit that generates the address signal for the ROM and the sampling signal for the sample φ hold circuit, external control of the generated voltage, long-term stability, and temperature-dependent output voltage control are easily achieved. This has the advantage that it is possible to configure a reference voltage generation circuit that can be realized in a number of ways.
第1図は本発明による基準電圧発生回路の一実施例を示
すブロック図、第2図はjf!1図の基準電圧発生回路
の各部信号のタイムチャート、第3図は従来の基準電圧
発生回路の一例を示す構成図である。
1−−−− ROM、 2−−−− D/−へ、コン
バータ、3.4・・・拳すンプルφホールド回路、5・
・・・タイミング発生回路。FIG. 1 is a block diagram showing an embodiment of the reference voltage generating circuit according to the present invention, and FIG. 2 is a block diagram showing an embodiment of the reference voltage generating circuit according to the present invention. FIG. 1 is a time chart of signals of various parts of the reference voltage generation circuit, and FIG. 3 is a configuration diagram showing an example of a conventional reference voltage generation circuit. 1----- ROM, 2----- To D/-, converter, 3.4... fist pull φ hold circuit, 5.
...Timing generation circuit.
Claims (1)
ータをアナログ電圧に変換するD/Aコンバータと、こ
のD/Aコンバータの出力をサンプリングし固定した電
圧を出力するサンプル・ホールド回路と、前記ROMの
アドレス信号および前記サンプル・ホールド回路のサン
プリング信号を生成するタイミング発生回路とを有する
ことを特徴とする基準電圧発生回路。A ROM that stores voltage data, a D/A converter that converts the output data of this ROM into an analog voltage, a sample/hold circuit that samples the output of this D/A converter and outputs a fixed voltage, and the ROM. 1. A reference voltage generation circuit comprising: a timing generation circuit that generates an address signal for the sample-and-hold circuit and a sampling signal for the sample-and-hold circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12396688A JPH01293413A (en) | 1988-05-23 | 1988-05-23 | Reference voltage generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12396688A JPH01293413A (en) | 1988-05-23 | 1988-05-23 | Reference voltage generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01293413A true JPH01293413A (en) | 1989-11-27 |
Family
ID=14873732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12396688A Pending JPH01293413A (en) | 1988-05-23 | 1988-05-23 | Reference voltage generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01293413A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482709U (en) * | 1990-11-28 | 1992-07-17 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5963578A (en) * | 1982-10-04 | 1984-04-11 | Advantest Corp | Multichannel voltage generator |
-
1988
- 1988-05-23 JP JP12396688A patent/JPH01293413A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5963578A (en) * | 1982-10-04 | 1984-04-11 | Advantest Corp | Multichannel voltage generator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482709U (en) * | 1990-11-28 | 1992-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5946131B2 (en) | encoding circuit | |
JP4089984B2 (en) | Sample hold circuit | |
JPH01293413A (en) | Reference voltage generating circuit | |
JPH06232706A (en) | Comparator | |
JPH0771003B2 (en) | Refrigerator controller | |
EP0110601A1 (en) | Trigger circuit | |
JPS6022682Y2 (en) | Digital to analog converter | |
JPS5929401Y2 (en) | Multipoint analog input device | |
JP3006219B2 (en) | Measurement voltage application circuit | |
JP2782761B2 (en) | Pulse width output device | |
JPH0454683A (en) | Pulse output circuit | |
SU1056221A1 (en) | Function generator | |
RU2185022C1 (en) | Nonlinear pulse-width modulator | |
JPS60154399A (en) | Sample and hold circuit | |
JPS62135775A (en) | Difference voltage measuring circuit | |
JPH0589695A (en) | Sample holding circuit | |
KR100186341B1 (en) | Reference voltage generation circuit | |
RU2099722C1 (en) | Low-resistance meter | |
JPH01151818A (en) | Synchronizing signal generating circuit | |
JPH02159754A (en) | Integrated circuit | |
JPS61156917A (en) | Variable delay circuit | |
JPS6155291B2 (en) | ||
JPH065092A (en) | Sample-and-hold circuit | |
JPS62277815A (en) | Analog-digial converter | |
JPS60132421A (en) | Multi-point analog output circuit |