JPH01291519A - 高耐電圧伝送制御回路 - Google Patents
高耐電圧伝送制御回路Info
- Publication number
- JPH01291519A JPH01291519A JP63121480A JP12148088A JPH01291519A JP H01291519 A JPH01291519 A JP H01291519A JP 63121480 A JP63121480 A JP 63121480A JP 12148088 A JP12148088 A JP 12148088A JP H01291519 A JPH01291519 A JP H01291519A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- zener diode
- control circuit
- high pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 22
- 230000006378 damage Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、コンピュータシステムにおけるデータ等を
伝送する際に用いて好適な高耐電圧伝送制御回路に関す
る。
伝送する際に用いて好適な高耐電圧伝送制御回路に関す
る。
「従来の技術」
従来のデータ伝送装置には、一般にデータ伝送用の汎用
ＩＣが用いられていた。この汎用のＩＣは、例えば第２
図に示すようなロジック回路によって構成されており、
ＴＴＬレベルの電圧（５ｖ）によってデータを送出する
。
ＩＣが用いられていた。この汎用のＩＣは、例えば第２
図に示すようなロジック回路によって構成されており、
ＴＴＬレベルの電圧（５ｖ）によってデータを送出する
。
「発明が解決しようとする課題」
ところで、汎用のＩＣの耐圧は通常５■前後であり、こ
のために、雷多発地方において雷等によって伝送路に高
電圧の誘導サージが発生ずると、汎用ＩＣの素子が破壊
され、データ伝送が不能となる事態がしばしば発生した
。ここで、第３図に示すように、回線保護装置１を用い
て素子を保護することが考えられるが、その動作特性は
第４図（イ）、（ロ）に示すように波高値１５０Ｖ程度
のノイズ侵入に対して３０Ｖ程度の減衰特性であるため
、強い雷サージからＩＣ内の素子を保護することはでき
ない。また、価格ら高価となる問題があった。
のために、雷多発地方において雷等によって伝送路に高
電圧の誘導サージが発生ずると、汎用ＩＣの素子が破壊
され、データ伝送が不能となる事態がしばしば発生した
。ここで、第３図に示すように、回線保護装置１を用い
て素子を保護することが考えられるが、その動作特性は
第４図（イ）、（ロ）に示すように波高値１５０Ｖ程度
のノイズ侵入に対して３０Ｖ程度の減衰特性であるため
、強い雷サージからＩＣ内の素子を保護することはでき
ない。また、価格ら高価となる問題があった。
この発明は、上記課題に鑑みてなされたもので、強いサ
ージが発生してもデータ伝送が遮断されることがなく、
また、安価に製作することができる高耐電圧伝送制御回
路を提供するこ゛とを目的としている。
ージが発生してもデータ伝送が遮断されることがなく、
また、安価に製作することができる高耐電圧伝送制御回
路を提供するこ゛とを目的としている。
「課題を解決するための手段」
この発明は、上記課題を解決するために、伝送すべき信
号によりオン／オフ制御されるスイッチング素子と、こ
のスイッチング素子によりオン／オフ制御され、伝送路
にコレクタおよびエミッタがそれぞれ接続される高耐圧
トランジスタと、この高耐圧トランジスタのエミッタ−
ベース間に接続される高速ツェナーダイオードと、電源
端と前記伝送路との間に設けられる高速ツェナーダイオ
ードとを具備している。
号によりオン／オフ制御されるスイッチング素子と、こ
のスイッチング素子によりオン／オフ制御され、伝送路
にコレクタおよびエミッタがそれぞれ接続される高耐圧
トランジスタと、この高耐圧トランジスタのエミッタ−
ベース間に接続される高速ツェナーダイオードと、電源
端と前記伝送路との間に設けられる高速ツェナーダイオ
ードとを具備している。
「作用 」
雷等によるサージが発生しても、高速のツェナーダイオ
ードを介してバイパスされ、高耐圧トランジスタに直接
印加されない。
ードを介してバイパスされ、高耐圧トランジスタに直接
印加されない。
「実施例」
以下図面を参照してこの発明の実施例について説明する
。
。
第１図は、この発明の一実施例の構成を示す回路図であ
る。この図において、５は伝送すべき信号が供給される
入力端子である。この入力端子５は高耐圧のトランジス
タＱ１のベースに接続されている。トランジスタＱ１は
、コレクタが（氏抗６を介して電源端Ｔｃに接続され、
エミッタおよびベースが各々抵抗７．８を介してコモン
ラインに接続されている。Ｑ２はベースがトランジスタ
Ｑ１のコレクタに接続されている高耐圧のトランジスタ
であり、そのコレクタは抵抗９を介して電源端Ｔｃに接
続されている。Ｑ３は高耐圧のトランジスタであり、コ
レクタがトランジスタＱ２のエミッタおよび伝送路σａ
に接続され、ベースがトランジスタＱ１のエミッタに接
続され、エミッタがコモンラインに接続されている。ま
た、ＺＤＩは、ツェナーダイオードであり、カソードが
電源端ＴｃにアノードがトランジスタＱ３のコレクタに
各々接続されている。ＺＤ２、ＺＤ３は各々トランジス
タＱ２、Ｑ３のエミッタとベース間に介挿されるツェナ
ーダイオードであり、共にアノードがベース側にくるよ
うに接続されている。
る。この図において、５は伝送すべき信号が供給される
入力端子である。この入力端子５は高耐圧のトランジス
タＱ１のベースに接続されている。トランジスタＱ１は
、コレクタが（氏抗６を介して電源端Ｔｃに接続され、
エミッタおよびベースが各々抵抗７．８を介してコモン
ラインに接続されている。Ｑ２はベースがトランジスタ
Ｑ１のコレクタに接続されている高耐圧のトランジスタ
であり、そのコレクタは抵抗９を介して電源端Ｔｃに接
続されている。Ｑ３は高耐圧のトランジスタであり、コ
レクタがトランジスタＱ２のエミッタおよび伝送路σａ
に接続され、ベースがトランジスタＱ１のエミッタに接
続され、エミッタがコモンラインに接続されている。ま
た、ＺＤＩは、ツェナーダイオードであり、カソードが
電源端ＴｃにアノードがトランジスタＱ３のコレクタに
各々接続されている。ＺＤ２、ＺＤ３は各々トランジス
タＱ２、Ｑ３のエミッタとベース間に介挿されるツェナ
ーダイオードであり、共にアノードがベース側にくるよ
うに接続されている。
上述した構成によれば、伝送すべき信号かで１”信号で
あれば、トランジスタＱｌがオンとなり、この結果、ト
ランジスタＱ３がオンとなる。トランジスタ３がオンと
なると、伝送路には“０”信号が出力される。また、伝
送すべき信号が“０“信号であれば、トランジスタＱｌ
がオフとなり、この結果、トランジスタＱ２がオンとな
る。トランジスタＱ２がオンとなると、伝送路には“１
”信号が出力される。このように、伝送すべき信号によ
ってトランジスタＱｌがオン／オフ制御され、このトラ
ンジスタＱｌによってトランジスタＱ２゜Ｑ３がオン／
オフ制御される。
あれば、トランジスタＱｌがオンとなり、この結果、ト
ランジスタＱ３がオンとなる。トランジスタ３がオンと
なると、伝送路には“０”信号が出力される。また、伝
送すべき信号が“０“信号であれば、トランジスタＱｌ
がオフとなり、この結果、トランジスタＱ２がオンとな
る。トランジスタＱ２がオンとなると、伝送路には“１
”信号が出力される。このように、伝送すべき信号によ
ってトランジスタＱｌがオン／オフ制御され、このトラ
ンジスタＱｌによってトランジスタＱ２゜Ｑ３がオン／
オフ制御される。
また、上記回路において、雷等のサージが発生すると、
このサージは高速のツェナーダイオードＺＤＩ−ＺＤ３
によってバイパスされ、トランジスタＱ１〜Ｑ３に直接
的にかかることはない。また、トランジスタＱ１〜Ｑ３
は、高耐圧のものが用いられているから、サージ発生時
において比較的高い電圧が印加されても破壊されること
はない。
このサージは高速のツェナーダイオードＺＤＩ−ＺＤ３
によってバイパスされ、トランジスタＱ１〜Ｑ３に直接
的にかかることはない。また、トランジスタＱ１〜Ｑ３
は、高耐圧のものが用いられているから、サージ発生時
において比較的高い電圧が印加されても破壊されること
はない。
なお、上記実施例においては、出力段がいわゆるトーテ
ムポールタイプになっていたが、その他の構成をとるこ
とも可能である。
ムポールタイプになっていたが、その他の構成をとるこ
とも可能である。
「発明の効果」
以上説明したように、この発明によれば、伝送すべき信
号によりオン／オフ制御されるスイッチング素子と、こ
のスイッチング素子によりオン／オフ制御され、伝送路
にコレクタおよびエミッタがそれぞれ接続される高耐圧
トランジスタと、この高耐圧トランジスタのエミッタ−
ベース間に接続される高速ツェナーダイオードと、電源
端と前記伝送路との間に設けられる高速ツェナーダイオ
ードとを具備したので、強いサージが発生しても素子破
壊を回避することができ、データ伝送が遮断されること
がない。また、高耐圧トランジスタと高速ツェナーダイ
オードによって構成されるので、安価に製作することが
できる利点が得られる。
号によりオン／オフ制御されるスイッチング素子と、こ
のスイッチング素子によりオン／オフ制御され、伝送路
にコレクタおよびエミッタがそれぞれ接続される高耐圧
トランジスタと、この高耐圧トランジスタのエミッタ−
ベース間に接続される高速ツェナーダイオードと、電源
端と前記伝送路との間に設けられる高速ツェナーダイオ
ードとを具備したので、強いサージが発生しても素子破
壊を回避することができ、データ伝送が遮断されること
がない。また、高耐圧トランジスタと高速ツェナーダイ
オードによって構成されるので、安価に製作することが
できる利点が得られる。
第１図はこの発明の一実施例の構成を示す回路図、第２
図は従来のデータ伝送用の汎用ｔＣの出力投を示す回路
図、第３図は回線保護装置を設ける場合の全体構成ブロ
ック図、第４図は回線保護装置の特性を示す特性図であ
る。 Ｑｌ−Ｑ３・・・・・・高耐圧トランジスタ、ＺＤ１〜
ＺＤ３・・・・・・高速ツェナーダイオード。 出顆大 清水建設株式会社 ェ。 第１図 第２図 第３図 ■ 第４図
図は従来のデータ伝送用の汎用ｔＣの出力投を示す回路
図、第３図は回線保護装置を設ける場合の全体構成ブロ
ック図、第４図は回線保護装置の特性を示す特性図であ
る。 Ｑｌ−Ｑ３・・・・・・高耐圧トランジスタ、ＺＤ１〜
ＺＤ３・・・・・・高速ツェナーダイオード。 出顆大 清水建設株式会社 ェ。 第１図 第２図 第３図 ■ 第４図
Claims (1)
- 伝送すべき信号によりオン／オフ制御されるスイッチン
グ素子と、このスイッチング素子によりオン／オフ制御
され、伝送路にコレクタおよびエミッタがそれぞれ接続
される高耐圧トランジスタと、この高耐圧トランジスタ
のエミッタ−ベース間に接続される高速ツェナーダイオ
ードと、電源端と前記伝送路との間に設けられる高速ツ
ェナーダイオードとを具備することを特徴とする高耐電
圧伝送制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121480A JPH01291519A (ja) | 1988-05-18 | 1988-05-18 | 高耐電圧伝送制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121480A JPH01291519A (ja) | 1988-05-18 | 1988-05-18 | 高耐電圧伝送制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291519A true JPH01291519A (ja) | 1989-11-24 |
Family
ID=14812198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63121480A Pending JPH01291519A (ja) | 1988-05-18 | 1988-05-18 | 高耐電圧伝送制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291519A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527760A (en) * | 1978-08-21 | 1980-02-28 | Hitachi Ltd | Mosfet driving circuit |
| JPS5731381A (en) * | 1980-06-23 | 1982-02-19 | Ibm | Current switch driving circuit |
| JPS59139722A (ja) * | 1984-01-13 | 1984-08-10 | Matsushita Electric Ind Co Ltd | トランジスタの保護回路 |
-
1988
- 1988-05-18 JP JP63121480A patent/JPH01291519A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527760A (en) * | 1978-08-21 | 1980-02-28 | Hitachi Ltd | Mosfet driving circuit |
| JPS5731381A (en) * | 1980-06-23 | 1982-02-19 | Ibm | Current switch driving circuit |
| JPS59139722A (ja) * | 1984-01-13 | 1984-08-10 | Matsushita Electric Ind Co Ltd | トランジスタの保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1582764A (en) | Electrical circuits | |
| KR0139400B1 (ko) | 오동작 방지회로 및 보호회로 | |
| KR930007331B1 (ko) | 피보호 다알링턴 트랜지스터 회로 장치 | |
| JPH01291519A (ja) | 高耐電圧伝送制御回路 | |
| US3313958A (en) | Gate circuitry utilizing mos type field effect transistors | |
| KR0150118B1 (ko) | 컴퓨터와 주변기기 접속시의 서지 노이즈 방지 장치 | |
| US5418674A (en) | Multi-lead protected power device having current and boot-strap inputs | |
| JPS615581A (ja) | 保護回路 | |
| JPH06260911A (ja) | 誘導分を有する短絡時にトランジスタを非活動化するために使用する保護回路 | |
| JPH03222516A (ja) | 半導体装置 | |
| US3906298A (en) | Protective apparatus for digital logic circuits | |
| JPH0513696A (ja) | 信号伝達回路 | |
| JP3627481B2 (ja) | インターフェイス回路 | |
| RU2158476C2 (ru) | Устройство защиты от отрицательных выбросов при отключении индуктивной нагрузки | |
| JP3060951U (ja) | サ―ジ電圧吸収回路 | |
| KR19980046091A (ko) | 과전압 차단회로 | |
| JPH04260366A (ja) | 入力保護回路 | |
| KR200170987Y1 (ko) | 유에스비 아이씨의 과전류 보호회로 | |
| US6333664B1 (en) | Low operating power, high voltage ringing switch circuit | |
| KR20020079092A (ko) | 역전압 차단 다이오드를 이용한 근접 스위치 | |
| JPH0624411B2 (ja) | 過電圧保護電源スイツチング回路 | |
| JPS62239562A (ja) | 半導体集積回路 | |
| JPH10257669A (ja) | 避雷回路 | |
| JPH03258146A (ja) | 過電圧防止回路 | |
| JPS63245217A (ja) | 給電回路 |