JPH01291349A - チャネル装置 - Google Patents

チャネル装置

Info

Publication number
JPH01291349A
JPH01291349A JP12142588A JP12142588A JPH01291349A JP H01291349 A JPH01291349 A JP H01291349A JP 12142588 A JP12142588 A JP 12142588A JP 12142588 A JP12142588 A JP 12142588A JP H01291349 A JPH01291349 A JP H01291349A
Authority
JP
Japan
Prior art keywords
channel
status
state
common bus
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12142588A
Other languages
English (en)
Inventor
Kunio Nakase
中瀬 邦夫
Atsushi Takahashi
篤志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP12142588A priority Critical patent/JPH01291349A/ja
Publication of JPH01291349A publication Critical patent/JPH01291349A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 伎框立1 本発明はチャネル装置に関し、特にチャネル制御装置に
共通バスを介して接続された複数のチャネル各々の状態
を参照する参照方式に関する。
従来技術 従来、この種のチャネル装置においては、第2図に示す
ように、共通バス線100を経由して全てのチャネル4
−i(i=1.2.・・・・・・、n)とチャネル制御
装置3とが連結されている。
チャネル制御装置3のチャネル制御回路31がチャネル
4−i各々のチャネルの状態(以下チャネル状態とする
)を参照するときには、チャネル制御回路31ははじめ
に共通バス線100を占有し、ついで参照すべきチャネ
ル4−1を特定するチャネル番号が信号線131を介し
てデコーダ32に出力され、そのチャネル番号かデコー
ダ32でデコードされて選択信号として信号線132−
iを介してチャネル4−1に出力される。
チャネル4−1は信号線132−iを介して選択信号を
受取ると、ステータスレジスタ41−1に保持されたチ
ャネル状態を送信回路42−1と信号線133−1とを
介して共通バス線100上に送出する。
共通バス線100上のチャネル4−1からのチャネル状
態は信号線134を介してステータス受信レジスタ33
に入力され、チャネル制御回路31により信号線135
を介してステータス受信レジスタ33に保持されたチャ
ネル状態が参照されている。
このような従来のチャネル制御装置3では、チャネル4
−iのチャネル状態を参照するために、共通バス線10
0を占有してから参照処理を実行していたので、共通バ
ス線100を占有するなめに時間を要するとともに、共
通バス線100の使用状況によっては直ぐに占有するこ
とかできない場合があるため、チャネル状態の参照処理
の処理効率が著しく低下するという欠点がある。
九肌塁旦追 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、チャネル状態の参照処理の処理効率を向
上させることかできるチャネル装置の提供を目的とする
え肌立璽蕪 本発明によるチャネル装置は、複数のチャネルと、チャ
ネル制御装置と、これらチャネルおよびチャネル制御装
置を相互に接続する共通バスとを含むチャネル装置であ
って、前記チャネル各々に、前記チャネルを特定するチ
ャネル番号と前記チャネルの状態を示す状態情報とを送
出する送出手段を設け、前記チャネル制御装置に、前記
共通バスが空き状態のときに前記チャネル各々に順次前
記状態情報の送出を指示する指示手段と、前記指示手段
により指示されたチャネルの前記送出手段から送出され
てきた前記チャネル番号に対応して前記状態情報を格納
する格納手段とを設すなことを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるチャネル制御
装置1は、チャネル制御回路11と、タイミング発生回
路12と、受信回路13と、ステータス受信レジスタ1
4と、切替え回路15と、ステータス格納回路16とを
含んで構成され、共通バス線100を経由して全てのチ
ャネル2−i(i=1.2.・・・・・・、n)と連結
されている。
チャネル制御回路11はチャネル2−1を特定するチャ
ネル番号を切替え回路15と信号線109,110とを
介してステータス格納回路16に送出し、ステータス格
納回路16から信号線111を介してチャネル2−1の
チャネルの状態(以下チャネル状態とする)を読出す。
タイミング発生回路12はカウントアツプ信号に応答し
て順次チャネル番号をデコーダ12−2に出力するカウ
ンタ12−1と、カウンタ12−1からのチャネル番号
をデコードして信号線103−iのうち一本の信号線に
選択信号を出力するデコーダ12−2とにより構成され
、信号線101を経由して共通バス線100の使用状況
を検出し、共通バス線100の空き時間に各チャネル2
−iにチャネル状態を共通バス線100上に送出するよ
うに信号線103−iを介して指示する。
ステータス受信レジスタ14は共通バス線100上に送
出されたチャネル2−iからのチャネル番号とチャネル
状態とを受信口1?413と信号線105,106とを
介して受取り、これらチャネル番号とチャネル状態とを
保持する。
切替え回路15は信月線107を介して入力されるステ
ータス受信レジスタ15からのチャネル番号と、信号線
110を介して入力されるチャネル制御回路11からの
チャネル番号とを切替えて信号線109を介してステー
タス格納回路16に出力する。
ステータス格納回路16はステータス受信レジスタ15
に保持されたチャネル2−iからのチャネル状態をその
チャネル2−1のチャネル番号に対応する番地に格納す
る。
チャネル2−iはチャネル番号とチャネル状態とを保持
するステータスレジスタ21−1と、ステータスレジス
タ21−1に保持されたチャネル2−iのチャネル番号
とチャネル状態とを信号線103− iを介して入力さ
れるタイミング発生回路12からの選択信号に応答して
チャネル制御装置1に送出ずる送出口路22−1とを有
する。図においてはチャネル2−1の内部に設けられた
ステータスレジスタ21−1と送出回路22−1とを表
示し、他のチャネル2−2〜2−nの内部に設けられた
ステータスレジスタ21−2〜21−nと送出回路22
−2〜22−nとは省略しである。
次に、第1図を用いて本発明の一実施例の動作について
説明する。
タイミング発生回路12は信号線101を介して共通バ
ス線100の使用状況を検出し、共通バス線100が使
用されていないことを検出すると、カウンタ12−1に
格納されたチャネル番号を信号線102を介してデコー
ダ12−2に出力する。デコーダ12−2はカウンタ1
2−1からのチャネル番号をデコードし、そのチャネル
番号に対応する信号線103−iのうち一本を選択し、
その信号線103−iを介して選択信号をチャネル2−
1に出力する。
はじめにカウンタ12−1にはチャネル2−1のチャネ
ル番号がセットされているので、このチャネル番号をデ
コーダ12−2に出力する。デコーダ12−2はこのチ
ャネル番号をデコードし、信号線103−1を介してチ
ャネル2−1に選択信号を出力する。
チャネル2−1ではデコーダ12−2からの選択信号か
信号線103−1を介して入力されると、この選択信号
により送信回路22−1か駆動され、ステータスレジス
タ21−1に保持されたチャネル2−1のチャネル番号
とチャネル状態とが信号線104−1を介して共通バス
線100上に送出される。
ヂャネル制御装置1では共通バス線100上に送出され
たチャネル2−1からのチャネル番号とチャネル状態と
を受信回路13と信号線105,106とを介してステ
ータス受信レジスタ14に取込む。
ステータス受信レジスタ14に取込まれたチャネル2−
1からのチャネル番号は切替え回路15と信号線107
.109とを介してステータス格納回路16に出力され
、またチャネル2−1からのチャネル状態は信号線10
8を介してステータス格納回路16に送出される。
ステータス格納回路16は切替え回路15と信号線10
7,109とを介して入力されたチャネル2−1からの
チャネル番号に対応する番地に、信号線108を介して
入力されたチャネル2−1からのチャネル状態を格納す
る。
上述の処理動作によりステータス格納回路16にチャネ
ル2−1のチャネル状態が格納されると、タイミング発
生回路12は共通バス線100の使用状況を検出し、共
通バス線100が使用されていないことを検出すると、
上述の処理動作と同様にして、カウンタ12−1か出力
する次のチャネル番号に対応するチャネル2−iからチ
ャネル状態が読出されてステータス格納回路16に格納
される。
カウンタ12−1はステータス格納回路16にチャネル
2−1のチャネル状態が格納されると、チャネル2−2
〜2−nのチャネル番号をカウントアツプ信号に応答し
て順次出力するので、ステータス格納回路16にはチャ
ネル2−2〜2−nのチャネル状態か夫々のチャネル番
号に対応する番地に格納される。
チャネル制御回路11がチャネル2−i各々のチャネル
状態を参照するときには、参照すべきチャネル番号を切
替え回路15と信号線109,110とを介してステー
タス格納回路16に供給する。すると、そのチャネル番
号に対応するステータス格納回路16の番地からチャネ
ル状態か読出されて信号flA111を介してチャネル
制御回路11に送出される。
このように、タイミング発生回路12により共通バス線
100が使用されていないことが検出されたとき、タイ
ミング発生回路12からの指示によりチャネル2−i各
々からチャネル番号とチャネル状態とを送出するように
し、このチャネル2−1からのチャネル番号に対応して
ステータス格納回路16にチャネル状態を格納するよう
にすることによって、チャネル2−iの通常動作に影響
を与えることなく、各チャネル2−1のチャネル状態を
共通バス線100の空き時間を利用して読出すことかて
きる。
したがって、チャネル制御回路11が共通バス線100
を直接占有することなく、共通バス線100の空き時間
を利用してステータス格納回路16に−1〇 − 格納されたチャネル2−i各々のチャネル状態を参照す
ることかできるので、共通バス線100が空くのを待つ
ことなく参照処理を行うことができ、チャネル状態の参
照処理の処理効率を向上させることができる。
九肌曵羞】 以上説明したように本発明によれば、共通バスが空き状
態のときに複数のチャネルに対して順次チャネルの状態
を示す状態情報の送出を指示する指示信号により、複数
のチャネル各々から送出され、チャネルを特定するチャ
ネル番号に対応して該チャネルの状態情報を格納するよ
うにすることによって、チャネル状態の参照処理の処理
効率を向上させることができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1・・・・・・チャネル制御装置 2−1〜2−n・・・・・・チャネル 11・・・・・・チャネル制御回路 12・・・・・・タイミング発生回路 12−1・・・・・・カウンタ 12−2・・・・・・デコーダ 16・・・・・・ステータス格納回路 21−1〜21−n・・・・・・ステータスレジスタ1
00・・・・・・共通バス線

Claims (1)

    【特許請求の範囲】
  1. (1)複数のチャネルと、チャネル制御装置と、これら
    チャネルおよびチャネル制御装置を相互に接続する共通
    バスとを含むチャネル装置であって、前記チャネル各々
    に、前記チャネルを特定するチャネル番号と前記チャネ
    ルの状態を示す状態情報とを送出する送出手段を設け、
    前記チャネル制御装置に、前記共通バスが空き状態のと
    きに前記チャネル各々に順次前記状態情報の送出を指示
    する指示手段と、前記指示手段により指示されたチャネ
    ルの前記送出手段から送出されてきた前記チャネル番号
    に対応して前記状態情報を格納する格納手段とを設けた
    ことを特徴とするチャネル装置。
JP12142588A 1988-05-18 1988-05-18 チャネル装置 Pending JPH01291349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12142588A JPH01291349A (ja) 1988-05-18 1988-05-18 チャネル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12142588A JPH01291349A (ja) 1988-05-18 1988-05-18 チャネル装置

Publications (1)

Publication Number Publication Date
JPH01291349A true JPH01291349A (ja) 1989-11-22

Family

ID=14810828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12142588A Pending JPH01291349A (ja) 1988-05-18 1988-05-18 チャネル装置

Country Status (1)

Country Link
JP (1) JPH01291349A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57146330A (en) * 1981-03-03 1982-09-09 Fujitsu Ltd Channel controlling system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57146330A (en) * 1981-03-03 1982-09-09 Fujitsu Ltd Channel controlling system

Similar Documents

Publication Publication Date Title
EP0082200B1 (en) Processor facilities for integrated packet and voice switching
JPH08235141A (ja) 情報処理システム
US5640602A (en) Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus
JPS609292B2 (ja) デ−タ・ブロック間の時間間隔長制御方式
JPH01291349A (ja) チャネル装置
US6584514B1 (en) Apparatus and method for address modification in a direct memory access controller
JPS5913762B2 (ja) 情報バス制御装置
US6684271B1 (en) Method and apparatus for changing context in link channelization
JPS6156546B2 (ja)
JPS60183662A (ja) 情報処理装置
JPS59214977A (ja) デ−タ処理装置
EP1193606B1 (en) Apparatus and method for a host port interface unit in a digital signal processing unit
JPH02150949A (ja) バス接続装置
JPH02285447A (ja) データ転送制御方式
EP1193608B1 (en) Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor
JPH05204830A (ja) 入出力制御装置
JPH07143133A (ja) メモリ共用多層プロトコル処理装置
JPH0795259A (ja) 伝送系統切替装置
JPS6019023B2 (ja) デ−タ処理装置
JPS6198050A (ja) 受信デ−タ転送方式
JPH0836537A (ja) 画面情報の伝送方式
JPH02285448A (ja) データ転送制御方式
JP2000259524A (ja) データ受信回路
JPH0736739A (ja) データ処理装置
JPH05151136A (ja) データ転送装置