JPH01290770A - 光ｃｖｄ法による膜形成方法 - Google Patents
光ｃｖｄ法による膜形成方法Info
- Publication number
- JPH01290770A JPH01290770A JP63118558A JP11855888A JPH01290770A JP H01290770 A JPH01290770 A JP H01290770A JP 63118558 A JP63118558 A JP 63118558A JP 11855888 A JP11855888 A JP 11855888A JP H01290770 A JPH01290770 A JP H01290770A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cvd
- fluororesin
- forming
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 8
- 230000003287 optical effect Effects 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 27
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 13
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 8
- 239000007789 gas Substances 0.000 abstract description 8
- 239000001301 oxygen Substances 0.000 abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000007261 regionalization Effects 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
光ＣＶＤ法による膜形成方法に関し、
光ＣＶＤ膜を選択的に成長させることを目的とし、
ＣＶＤ膜を形成する基板上の膜形成領域を除いた部分を
弗素樹脂膜により覆うとともに、反応ガスを加えた減圧
雰囲気中で上記基板上にＣＶＤ膜形成用の光を照射して
、上記膜形成領域に選択的にＣＶＤ膜を形成することを
特徴とする光ＣＶＤ法による膜形成方法、または、基板
上に設けた下層電極配線の表面に弗素樹脂よりなる層間
絶縁膜を形成し、核層間絶縁膜に、上記下層電極配線と
上記層間絶縁膜上に形成する上層電極配線とを導通する
コンタクト溝を形成するとともに、反応ガスを加えた減
圧雰囲気中で上記基板上にＣＶＤ膜形成用の光を照射し
、コンタクト溝内にＣＶＤ膜を選択的に成長させること
を特徴とする光ＣＶＤ法による膜形成方法により構成す
る。
弗素樹脂膜により覆うとともに、反応ガスを加えた減圧
雰囲気中で上記基板上にＣＶＤ膜形成用の光を照射して
、上記膜形成領域に選択的にＣＶＤ膜を形成することを
特徴とする光ＣＶＤ法による膜形成方法、または、基板
上に設けた下層電極配線の表面に弗素樹脂よりなる層間
絶縁膜を形成し、核層間絶縁膜に、上記下層電極配線と
上記層間絶縁膜上に形成する上層電極配線とを導通する
コンタクト溝を形成するとともに、反応ガスを加えた減
圧雰囲気中で上記基板上にＣＶＤ膜形成用の光を照射し
、コンタクト溝内にＣＶＤ膜を選択的に成長させること
を特徴とする光ＣＶＤ法による膜形成方法により構成す
る。
本発明は、光ＣＶＤ法による膜形成方法に関し、より詳
しくは、光ＣＶＤ法によりＣｖＤＭを選択的に形成する
膜形成方法に関する。
しくは、光ＣＶＤ法によりＣｖＤＭを選択的に形成する
膜形成方法に関する。
［従来の技術］
光ＣＶＤ法は、反応ガス雰囲気中に置いた基板にレーザ
ビームや紫外光などを照射し、その基板表面で光のエネ
ルギーによる化学反応を起こさせてＣＶＤ膜を気相成長
するようにしたものであって、低温で膜を形成できると
いう特徴がある。
ビームや紫外光などを照射し、その基板表面で光のエネ
ルギーによる化学反応を起こさせてＣＶＤ膜を気相成長
するようにしたものであって、低温で膜を形成できると
いう特徴がある。
しかし、光ＣＶＤ法は、膜成長に選択性が無いので、Ｃ
ＶＤＩＩを部分的に形成する場合には、レーザビームを
基板の膜形成領域に走査させて所望の位置にＣＶＤ膜を
形成する関係上、光ＣＶＤ膜形成工程に時間がかかって
大量生産に適さないといった問題がある。
ＶＤＩＩを部分的に形成する場合には、レーザビームを
基板の膜形成領域に走査させて所望の位置にＣＶＤ膜を
形成する関係上、光ＣＶＤ膜形成工程に時間がかかって
大量生産に適さないといった問題がある。
本発明はこのような問題に鑑みてなされたものであって
、光ＣＶＤ１ｌ！ｉｊを選択的に成長させることができ
る光ＣＶＤ法による膜形成方法を提供することを目的と
する。
、光ＣＶＤ１ｌ！ｉｊを選択的に成長させることができ
る光ＣＶＤ法による膜形成方法を提供することを目的と
する。
上記した課題は、ＣＶＤ膜を形成する基板１上の膜形成
領域を除いた部分を弗素樹脂膜２により覆うとともに、
反応ガスを加えた減圧雰囲気中で上記基板ｌ上にＣＶＤ
膜形成用の光を照射して、上記膜形成領域に選択的にＣ
ＶＤ膜を形成することを特徴とする光ＣＶＤ法による膜
形成方法、または、基板１上に設けた下Ｎ電極配線３０
の表面に弗素樹脂よりなる層間絶縁膜３１を形成し、該
層間絶縁［３１に、上記上層電極配線３０と上記層間絶
縁膜３工上に形成する上層電極配線３２とを導通ずるコ
ンタクト溝３４を形成するとともに、反応ガスを加えた
減圧雰囲気中で上記基板１上にＣＶＤ膜形成用の光を照
射し、コンタクト溝３４内にＣＶＤ［を選択的に成長さ
せることを特徴とする光ＣＶＤ法による膜形成方法によ
って解決する。
領域を除いた部分を弗素樹脂膜２により覆うとともに、
反応ガスを加えた減圧雰囲気中で上記基板ｌ上にＣＶＤ
膜形成用の光を照射して、上記膜形成領域に選択的にＣ
ＶＤ膜を形成することを特徴とする光ＣＶＤ法による膜
形成方法、または、基板１上に設けた下Ｎ電極配線３０
の表面に弗素樹脂よりなる層間絶縁膜３１を形成し、該
層間絶縁［３１に、上記上層電極配線３０と上記層間絶
縁膜３工上に形成する上層電極配線３２とを導通ずるコ
ンタクト溝３４を形成するとともに、反応ガスを加えた
減圧雰囲気中で上記基板１上にＣＶＤ膜形成用の光を照
射し、コンタクト溝３４内にＣＶＤ［を選択的に成長さ
せることを特徴とする光ＣＶＤ法による膜形成方法によ
って解決する。
［作 用］
光ＣＶＤ法により形成したＣＶＤＩＩＩは選択性を有し
ないが、弗素樹脂には、光ＣＶＤ法によるＣＶＤ膜が形
成されないことが実験的に明らかになり、選択的な成長
が可能になることがわかる。
ないが、弗素樹脂には、光ＣＶＤ法によるＣＶＤ膜が形
成されないことが実験的に明らかになり、選択的な成長
が可能になることがわかる。
即ち、反応ガスを加えた減圧雰囲気中に基板１を置き・
、紫外光のようにエネルギーが高い光を弗素樹脂膜２や
弗素樹脂よりなる層間絶縁膜３１に照射すると、弗素樹
脂！ＦＪ２や層間絶縁膜３１から露出した面には、気相
成長によるＣＶＤ膜が選択的に成長する。
、紫外光のようにエネルギーが高い光を弗素樹脂膜２や
弗素樹脂よりなる層間絶縁膜３１に照射すると、弗素樹
脂！ＦＪ２や層間絶縁膜３１から露出した面には、気相
成長によるＣＶＤ膜が選択的に成長する。
したがって、基板Ｉ上には選択的な光ＣＶＤ膜が形成さ
れ、また、層間絶縁膜３！に設けたコンタクト溝３４内
では導電性の埋込み材が選択的に成長する。
れ、また、層間絶縁膜３！に設けたコンタクト溝３４内
では導電性の埋込み材が選択的に成長する。
（ａ）本発明の一実施例の説明
第１図は、本発明の一実施例を示すものであって、図中
符号１は、ＣＶＤ１％を選択的に形成する基板で、この
基板１の上には弗素樹脂膜２が形成され、この弗素樹脂
膜２のうちのＣＶＤ［形成領域３にはパターン溝４が穿
設されている。
符号１は、ＣＶＤ１％を選択的に形成する基板で、この
基板１の上には弗素樹脂膜２が形成され、この弗素樹脂
膜２のうちのＣＶＤ［形成領域３にはパターン溝４が穿
設されている。
上記した弗素樹脂膜２は、次頁の第１表に例示した弗素
樹脂材をスピンコーティングにより基板１上に塗布した
もので、常圧中において融点が、それ以下の温度、例え
ば３００°Ｃで１０分〜２０分間加熱することにより硬
化するようにしている（第１図（ａ））。
樹脂材をスピンコーティングにより基板１上に塗布した
もので、常圧中において融点が、それ以下の温度、例え
ば３００°Ｃで１０分〜２０分間加熱することにより硬
化するようにしている（第１図（ａ））。
そして、弗素樹脂膜２のパターン溝４を形成する場合に
は、第１図（ｂ）に示すように一般的に知られた方法に
よってフォトレジスト材よりなるマスク５を弗素樹脂膜
２上に形成し、その後、その基板１を酸素プラズマ雰囲
気中に置いて、マスク５のパターン形成用溝６がら露出
した弗素樹脂膜４をエツチングするようにしている。
は、第１図（ｂ）に示すように一般的に知られた方法に
よってフォトレジスト材よりなるマスク５を弗素樹脂膜
２上に形成し、その後、その基板１を酸素プラズマ雰囲
気中に置いて、マスク５のパターン形成用溝６がら露出
した弗素樹脂膜４をエツチングするようにしている。
」１−−上一一遣一
ところで、マスク５は、弗素樹脂膜２をエツチングする
際に、同時に酸素プラズマによって灰化させることによ
り除去する（同図（Ｃ））。したがって、マスク５は、
弗素樹脂膜２の溝４を形成し終えた後に灰化が終了する
ような膜厚にする必要がある。
際に、同時に酸素プラズマによって灰化させることによ
り除去する（同図（Ｃ））。したがって、マスク５は、
弗素樹脂膜２の溝４を形成し終えた後に灰化が終了する
ような膜厚にする必要がある。
そして、このように弗素樹脂膜２にパターン溝４を形成
した基板１は、第１図（ｄ）に示すような光ＣＶＤ装置
１０内の支持台１１に弗素樹脂膜２を上向きにして！！
置した後、光ＣＶＤ装置１０に設けた排気口１２から内
部の空気を抜いて例えばＩ Ｔｏｒｒ程度に減圧すると
ともに、反応ガス供給口１３から反応ガスを供給し、支
持台１１の上方に設けた照射部１４から基板ｌに向けて
紫外光を照射すると、弗素樹脂膜２の溝４内には、紫外
光の光エネルギーによりＣＶＤ膜７が選択的に成長する
（同図（ｅ））。
した基板１は、第１図（ｄ）に示すような光ＣＶＤ装置
１０内の支持台１１に弗素樹脂膜２を上向きにして！！
置した後、光ＣＶＤ装置１０に設けた排気口１２から内
部の空気を抜いて例えばＩ Ｔｏｒｒ程度に減圧すると
ともに、反応ガス供給口１３から反応ガスを供給し、支
持台１１の上方に設けた照射部１４から基板ｌに向けて
紫外光を照射すると、弗素樹脂膜２の溝４内には、紫外
光の光エネルギーによりＣＶＤ膜７が選択的に成長する
（同図（ｅ））。
ところで、光ＣＶＤ法により形成するＣＶＤ膜はそのま
までは選択性を有しないが、弗素樹脂には、光ＣＶＤ法
によるＣＶＤ膜が形成されないことが実験的に明らかに
なり、選択的な形成が可能となる。
までは選択性を有しないが、弗素樹脂には、光ＣＶＤ法
によるＣＶＤ膜が形成されないことが実験的に明らかに
なり、選択的な形成が可能となる。
弗素樹脂膜２の溝４内にＣＶＤ膜を形成した後には、酸
素プラズマにより弗素樹脂１１！２を除去する。
素プラズマにより弗素樹脂１１！２を除去する。
（ｂ）第２の実施例の説明
上記した実施例は、単にＣＩ／Ｄｌｌ！７を基板１上に
選択成長させたものであるが、弗素樹脂を使用した光Ｃ
ＶＤ法により電極配線層等を平坦化させることもできる
。
選択成長させたものであるが、弗素樹脂を使用した光Ｃ
ＶＤ法により電極配線層等を平坦化させることもできる
。
第２図は、その詳細を示した工程図であって、図中符号
２０は、基板１上に形成したアルミニュウム等よりなる
導電材膜で、その上には、弗素樹脂膜２と、レジストよ
りなるマスク５が第１の実施例と同様な手段によって形
成されている。
２０は、基板１上に形成したアルミニュウム等よりなる
導電材膜で、その上には、弗素樹脂膜２と、レジストよ
りなるマスク５が第１の実施例と同様な手段によって形
成されている。
マスク５は、フォトレジストの塗布、ブリベーキング、
マスク合わせ、露光等のように一般的に行われるリソグ
ラフィ手段によりパターン化され、電極配線を形成する
領域２１にレジストを残存するように構成されている（
第２図（ａ））。
マスク合わせ、露光等のように一般的に行われるリソグ
ラフィ手段によりパターン化され、電極配線を形成する
領域２１にレジストを残存するように構成されている（
第２図（ａ））。
次に、導電材膜２０、弗素樹脂膜２、マスク５を順に形
成した基板１を酸素プラズマの雰囲気中に置いて、弗素
樹脂膜２をパターン化してパターン溝４を形成するとと
もに、マスク５を灰化して除去する（同図（ｂ））。
成した基板１を酸素プラズマの雰囲気中に置いて、弗素
樹脂膜２をパターン化してパターン溝４を形成するとと
もに、マスク５を灰化して除去する（同図（ｂ））。
弗素樹脂膜２に溝４を形成した後に、これを電極配線形
成用のマスクとして使用し、ウェットエッングやドライ
エツチングにより導電材膜２０をパターン化して電極配
線２２とする。
成用のマスクとして使用し、ウェットエッングやドライ
エツチングにより導電材膜２０をパターン化して電極配
線２２とする。
そして、ＰＳＧ膜を形成するための反応ガスを含む減圧
雰囲気中に基板ｌを置き、弗素樹脂膜２に紫外光の占う
なＣＶＤ膜形成用の光を照射すると、弗素樹脂膜２以外
の領域、すなわち電極配線２２の相互間により形成され
る溝２４内においてＰＳＧｌｉが選択成長する（同図（
ｄ））。
雰囲気中に基板ｌを置き、弗素樹脂膜２に紫外光の占う
なＣＶＤ膜形成用の光を照射すると、弗素樹脂膜２以外
の領域、すなわち電極配線２２の相互間により形成され
る溝２４内においてＰＳＧｌｉが選択成長する（同図（
ｄ））。
この場合の成長条件の一例を示すと、５ ｔｏｒｒの雰
囲気中に、シラン（ＳｉＪ）を５ ｃｃ／ｓｉｎ、酸化
窒素（Ｎ、Ｏ）を２００ｃｃ／ｌｌ１ｎ 、リン化水素
（ｐｏｓ）を２ｃｃ／ｗｉｎ程度加え、成長温度を２５
０°Ｃにして光ＣＶＩ）法を行う。
囲気中に、シラン（ＳｉＪ）を５ ｃｃ／ｓｉｎ、酸化
窒素（Ｎ、Ｏ）を２００ｃｃ／ｌｌ１ｎ 、リン化水素
（ｐｏｓ）を２ｃｃ／ｗｉｎ程度加え、成長温度を２５
０°Ｃにして光ＣＶＩ）法を行う。
その他の膜の平坦化としては、第３図に示すように、パ
ターン化されたポリシリコン層２５を平坦化する場合に
は、前記した実施例と同様に弗素樹脂ＷＸ２をポリシリ
コンパターン形成用のマスクとして使用し、ポリシリコ
ン層２５に形成されたパターンの間の溝２６に光ＣＶＤ
法によって５ｉＯ２９を選択的に埋込むことができる。
ターン化されたポリシリコン層２５を平坦化する場合に
は、前記した実施例と同様に弗素樹脂ＷＸ２をポリシリ
コンパターン形成用のマスクとして使用し、ポリシリコ
ン層２５に形成されたパターンの間の溝２６に光ＣＶＤ
法によって５ｉＯ２９を選択的に埋込むことができる。
この場合、例えばＩ Ｔｏｒｒの雰囲気中に基板１を置
き、ジボラン（ＳｉＪＪを３０ｃｃ／ｗｉｎ、酸素（Ｏ
りを１００ｃｃ／ｌ１ｉｎ程度加えて光ＣＶＤ法を行う
。
き、ジボラン（ＳｉＪＪを３０ｃｃ／ｗｉｎ、酸素（Ｏ
りを１００ｃｃ／ｌ１ｉｎ程度加えて光ＣＶＤ法を行う
。
（ｃ）第３の実施例の説明
第４図は、さらに別の実施例を示す工程図であて、同図
（ｄ）中において符号３０は、基板１上に形成したアル
ミニュウムよりなる下層電極配線で、その上部には、弗
素樹脂よりなる層間絶縁膜３１と、アルミニュウムより
なる上層電極配線３２が順に！ＩＮされ、層間絶縁膜３
１には、光ＣＶＤ法によりポリシリコン３３を埋設する
コンタクト溝３４が形成されていて、上層と下層の電極
配線３０．３２とを導通するように構成されてい以下に
、その作成工程の詳細を説明する。
（ｄ）中において符号３０は、基板１上に形成したアル
ミニュウムよりなる下層電極配線で、その上部には、弗
素樹脂よりなる層間絶縁膜３１と、アルミニュウムより
なる上層電極配線３２が順に！ＩＮされ、層間絶縁膜３
１には、光ＣＶＤ法によりポリシリコン３３を埋設する
コンタクト溝３４が形成されていて、上層と下層の電極
配線３０．３２とを導通するように構成されてい以下に
、その作成工程の詳細を説明する。
まず、基板１上に下層電極配線３０、層間絶縁膜３１を
順に形成し、その上に、−射的なレジストよりなるマス
ク３６を形成し、酸素プラズマによってマスク３６の溝
から露出した弗素樹脂膜３１をマスク３６とともに灰化
させる。この弗素樹脂よりなる層間絶縁膜３１及びマス
ク３６の形成は、第１の実施例と同様な方法で形成する
。
順に形成し、その上に、−射的なレジストよりなるマス
ク３６を形成し、酸素プラズマによってマスク３６の溝
から露出した弗素樹脂膜３１をマスク３６とともに灰化
させる。この弗素樹脂よりなる層間絶縁膜３１及びマス
ク３６の形成は、第１の実施例と同様な方法で形成する
。
次に、コンタクト溝３４を層間絶縁膜３１に形成した基
板１を、例えばｌ Ｔｏｒｒの減圧下でジシラン（Ｓｉ
ｔＨＪを加えて２００℃に加熱した雰囲気中に置き、基
板１の上方から紫外光を当てると、コンタクト溝３４中
にポリシリコン３３が選択的に形成される。
板１を、例えばｌ Ｔｏｒｒの減圧下でジシラン（Ｓｉ
ｔＨＪを加えて２００℃に加熱した雰囲気中に置き、基
板１の上方から紫外光を当てると、コンタクト溝３４中
にポリシリコン３３が選択的に形成される。
そして、この層間絶縁膜３１を除去せずに、この上から
、例えばスパッタ法や真空蒸着法により低温でアルミニ
ュムよりなる上層の電極配線３２を形成する。
、例えばスパッタ法や真空蒸着法により低温でアルミニ
ュムよりなる上層の電極配線３２を形成する。
以上述べたように本発明によれば、光ＣＶＤ法によりＣ
ＶＤ膜を形成する際に、弗素樹脂によって形成したマス
クや層間絶縁層を使用したので、マスクや層間絶縁層に
よって覆われない領域に選択的にＣＶＤ膜を成長させる
ことができ、半導体装置などの作製時間を大幅に低減す
ることができる。
ＶＤ膜を形成する際に、弗素樹脂によって形成したマス
クや層間絶縁層を使用したので、マスクや層間絶縁層に
よって覆われない領域に選択的にＣＶＤ膜を成長させる
ことができ、半導体装置などの作製時間を大幅に低減す
ることができる。
第１図は、本発明の一実施例を断面で示したＣＶＤ膜形
成工程図、 第２図は、本発明の第２の実施例に江るＰＳＧ膜形成工
程図、 第３図は、本発明の第２の実施例によるＳｉｎｇ形成工
程図、 第４図は、本発明の第３の実施例によるＣＶＤ膜り形成
工程図である。 （符号の説明） １・・・基板、 ２・・・弗素樹脂膜、 ３・・・ＣＶＤ膜形成領域、 ４・・・パターン溝、 ３０・・・下層電極配線、 ３１・・・層間絶縁膜、 ３２・・・上層電極配線、 ３３・・・ポリシリコン、 ３４・・・コンタクト溝。
成工程図、 第２図は、本発明の第２の実施例に江るＰＳＧ膜形成工
程図、 第３図は、本発明の第２の実施例によるＳｉｎｇ形成工
程図、 第４図は、本発明の第３の実施例によるＣＶＤ膜り形成
工程図である。 （符号の説明） １・・・基板、 ２・・・弗素樹脂膜、 ３・・・ＣＶＤ膜形成領域、 ４・・・パターン溝、 ３０・・・下層電極配線、 ３１・・・層間絶縁膜、 ３２・・・上層電極配線、 ３３・・・ポリシリコン、 ３４・・・コンタクト溝。
Claims (1)
- 【特許請求の範囲】 〔１〕ＣＶＤ膜を形成する基板（１）上の膜形成領域を
除いた部分を弗素樹脂膜（２）により覆うとともに、 反応ガスを加えた減圧雰囲気中で上記基板（１）上にＣ
ＶＤ膜形成用の光を照射して、上記膜形成領域に選択的
にＣＶＤ膜を形成することを特徴とする光ＣＶＤ法によ
る膜形成方法。 〔２〕基板（１）上に設けた下層電極配線（３０）の表
面に弗素樹脂よりなる層間絶縁膜（３１）を形成し、 該層間絶縁膜（３１）に、上記下層電極配線（３０）と
上記層間絶縁膜（３１）上に形成する上層電極配線（３
２）とを導通するコンタクト溝（３４）を形成するとと
もに、 反応ガスを加えた減圧雰囲気中で上記基板（１）上にＣ
ＶＤ膜形成用の光を照射し、コンタクト溝（３４）内に
ＣＶＤ膜を選択的に成長させることを特徴とする光ＣＶ
Ｄ法による膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118558A JPH01290770A (ja) | 1988-05-16 | 1988-05-16 | 光ｃｖｄ法による膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118558A JPH01290770A (ja) | 1988-05-16 | 1988-05-16 | 光ｃｖｄ法による膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01290770A true JPH01290770A (ja) | 1989-11-22 |
Family
ID=14739563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63118558A Pending JPH01290770A (ja) | 1988-05-16 | 1988-05-16 | 光ｃｖｄ法による膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01290770A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758304A (en) * | 1980-09-24 | 1982-04-08 | Matsushita Electric Ind Co Ltd | Manufacture of iron core in transformer |
-
1988
- 1988-05-16 JP JP63118558A patent/JPH01290770A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758304A (en) * | 1980-09-24 | 1982-04-08 | Matsushita Electric Ind Co Ltd | Manufacture of iron core in transformer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4919749A (en) | Method for making high resolution silicon shadow masks | |
| US20090246706A1 (en) | Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques | |
| US4693779A (en) | Manufacturing apparatus for semiconductor devices | |
| US20020064958A1 (en) | Exposure method | |
| JPH01290770A (ja) | 光ｃｖｄ法による膜形成方法 | |
| JPS61228633A (ja) | 薄膜形成方法 | |
| US6169004B1 (en) | Production method for a semiconductor device | |
| JPH07254556A (ja) | パターン形成方法および形成装置 | |
| TW569342B (en) | Method for forming a pattern in a semiconductor substrate | |
| JPH10189731A (ja) | コンタクトホール形成方法 | |
| JP2586700B2 (ja) | 配線形成方法 | |
| JPS6043824A (ja) | 半導体装置の製造方法 | |
| JPH0456447B2 (ja) | ||
| KR940005450B1 (ko) | 경사식각방법 | |
| JP2589792B2 (ja) | 不純物導入方法 | |
| JPS60216555A (ja) | 半導体装置の製造方法 | |
| JP2985294B2 (ja) | 配線形成方法 | |
| JPS59194452A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05234957A (ja) | 半導体装置の製造方法 | |
| JPS61191037A (ja) | エツチング方法 | |
| JPH0239086B2 (ja) | ||
| JPH0758017A (ja) | 成膜方法 | |
| JPS63104424A (ja) | 半導体集積回路装置の製造方法 | |
| EP0627122A4 (en) | Laser generated i.c. pattern. | |
| JPH0349102B2 (ja) |