JPH01290266A - 化合物半導体素子 - Google Patents
化合物半導体素子Info
- Publication number
- JPH01290266A JPH01290266A JP63119390A JP11939088A JPH01290266A JP H01290266 A JPH01290266 A JP H01290266A JP 63119390 A JP63119390 A JP 63119390A JP 11939088 A JP11939088 A JP 11939088A JP H01290266 A JPH01290266 A JP H01290266A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- amorphous
- type
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 150000001875 compounds Chemical class 0.000 title claims description 11
- 229910005705 Ge—B Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 36
- 230000004888 barrier function Effects 0.000 abstract description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 7
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- -1 M-V compound Chemical class 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ｍ−ｖ族化合物半導体素子のゲート電極に係り、特にＧ
ａＡｓショットキーゲート電界トランジスタ（ＧａＡｓ
ＭＩＥＳＦＥＴ）のゲート電極に関し、非晶質３ｉ
−Ｇｅ −ＢとＧａＡｓとの間のバリア１ハイドの高さ
を保持したまま、ショットキー接合の安定性を増加させ
るｍ−ｖ族化合物半導体素子におけるゲート電極を提供
することを目的とし、ｍ−ｖ族化合物半導体基板上にＰ
型非晶質ＳｉＣ層と非晶質Ｓｉ −Ｇｅ −Ｂ層とを順
次形成したショットキー接合電極を有してなることを構
成とする。
ａＡｓショットキーゲート電界トランジスタ（ＧａＡｓ
ＭＩＥＳＦＥＴ）のゲート電極に関し、非晶質３ｉ
−Ｇｅ −ＢとＧａＡｓとの間のバリア１ハイドの高さ
を保持したまま、ショットキー接合の安定性を増加させ
るｍ−ｖ族化合物半導体素子におけるゲート電極を提供
することを目的とし、ｍ−ｖ族化合物半導体基板上にＰ
型非晶質ＳｉＣ層と非晶質Ｓｉ −Ｇｅ −Ｂ層とを順
次形成したショットキー接合電極を有してなることを構
成とする。
本発明は化合物半導体素子に係り、特にＧａＡｓショッ
トキーゲート電界トランジスタ（ＧａＡｓ ＭＥＳＦＥ
Ｔ）のゲート電極に関するものである。
トキーゲート電界トランジスタ（ＧａＡｓ ＭＥＳＦＥ
Ｔ）のゲート電極に関するものである。
ｍ−ｖ族化合物半導体、例えばＧａＡｓは室温でバンド
ギャップが１．４３ｅＶとシリコンに比較して大きく、
高抵抗（抵抗率が１０８Ω・１以上）の結晶が得られ、
これを基板として、単体デバイスや集積回路を作ると寄
生容量を小さくできかつ素子間分離も容易となるためＧ
ａＡｓを用いたトランジスタ特にＭＥＳＦＥＴ ＨＥＭ
Ｔあるいはショットキーダイオードとしてよく用いられ
ている。
ギャップが１．４３ｅＶとシリコンに比較して大きく、
高抵抗（抵抗率が１０８Ω・１以上）の結晶が得られ、
これを基板として、単体デバイスや集積回路を作ると寄
生容量を小さくできかつ素子間分離も容易となるためＧ
ａＡｓを用いたトランジスタ特にＭＥＳＦＥＴ ＨＥＭ
Ｔあるいはショットキーダイオードとしてよく用いられ
ている。
ＧａＡｓ ＭＥＳＦＥＴは第４図に示すように半絶縁性
ＧａＡｓ基板１上に形成された薄い能動層であるｎ型Ｇ
ａＡｓ層２上にソース電極３、ドレイン電極４、及びゲ
ート電極１５が形成され、ゲート電極１５とＧａＡｓ間
のバリアーハイド（障壁高さ）を高くするために従来ゲ
ート電極材料として非晶質Ｓｉ −Ｇｅ−Ｂを用いてい
た。そのゲート電極とＧａＡｓハイドは約１．ＯｅＶで
あった。
ＧａＡｓ基板１上に形成された薄い能動層であるｎ型Ｇ
ａＡｓ層２上にソース電極３、ドレイン電極４、及びゲ
ート電極１５が形成され、ゲート電極１５とＧａＡｓ間
のバリアーハイド（障壁高さ）を高くするために従来ゲ
ート電極材料として非晶質Ｓｉ −Ｇｅ−Ｂを用いてい
た。そのゲート電極とＧａＡｓハイドは約１．ＯｅＶで
あった。
バリアーハイドを高くするためのゲート電極材料である
非晶質Ｓｉ −Ｇｅ −ＢＪｉＧａＡｓとのショットキ
ー接合が不安定なため例えばアニール後の■い電圧が経
時的に変化（低下）する。（第３図参照） 本発明は非晶質Ｓｉ −Ｇｅ−Ｂ層とＧａＡｓとのバリ
アーハイドの高さを保持したままショットキー接合の安
定性を増加させるｍ−ｖ族化合物半導体素子におけるゲ
ート電極を提供することを目的とする。
非晶質Ｓｉ −Ｇｅ −ＢＪｉＧａＡｓとのショットキ
ー接合が不安定なため例えばアニール後の■い電圧が経
時的に変化（低下）する。（第３図参照） 本発明は非晶質Ｓｉ −Ｇｅ−Ｂ層とＧａＡｓとのバリ
アーハイドの高さを保持したままショットキー接合の安
定性を増加させるｍ−ｖ族化合物半導体素子におけるゲ
ート電極を提供することを目的とする。
上記課題は本発明によればｍ−ｖ族化合物半導体基板上
にＰ型非晶質ＳｉＣ層と非晶質Ｓｉ −Ｇｅ−ＢＮとを
順次形成してなることを特徴とする化合物半導体素子に
よって解決される。
にＰ型非晶質ＳｉＣ層と非晶質Ｓｉ −Ｇｅ−ＢＮとを
順次形成してなることを特徴とする化合物半導体素子に
よって解決される。
本発明では半絶縁性ＧａＡｓ 、 Ａ １ ｇＧａｌ
−ｘＡｓ 、 ＩｎＰ 。
−ｘＡｓ 、 ＩｎＰ 。
ＩｎヨＧａｐ−ｘＡｓ等のｍ−ｖ族化合物半導体素子、
特に５ＦＥＴ 、 ＭＥＭＴあるいはショットキーダイ
オード等に適用される。
特に５ＦＥＴ 、 ＭＥＭＴあるいはショットキーダイ
オード等に適用される。
非晶質Ｓｉ −Ｇｅ−Ｂ中のＧｅはＧａＡｓ中に拡散し
易＜ ＧａＡｓ中に浅いドナーレベルを形成するためシ
ョットキー接合によるＧａＡｓ中の空乏層がｎ型化され
チャネルが形成されるがＳｉ −Ｇｅ −ＢとＧａＡｓ
との間にＰ型ＳｉＣ層を設けるとＳｉ −Ｇｅ −Ｂ中
のＧｅがＧａＡｓ側へ拡散するのが防止される。
易＜ ＧａＡｓ中に浅いドナーレベルを形成するためシ
ョットキー接合によるＧａＡｓ中の空乏層がｎ型化され
チャネルが形成されるがＳｉ −Ｇｅ −ＢとＧａＡｓ
との間にＰ型ＳｉＣ層を設けるとＳｉ −Ｇｅ −Ｂ中
のＧｅがＧａＡｓ側へ拡散するのが防止される。
以下本発明の実施例を図面に基づいて説明する。
第１図は本発明に係るＧａＡｓ ＭＩｌｉＳＦＥＴの１
実施例を示す模式図である。
実施例を示す模式図である。
第１図において半絶縁性ＧａＡｓ基板１、ｎ型ＧａＡｓ
層２、ＡｕＧｅ／Ｎｉのソース、ドレイン電極３．４は
従来と同様の構造である。ゲート電極５は８００人の厚
さのＰ型非晶質炭化珪素（ａ−ＳｉＣ）層５ａと厚さ３
０００人の従来の非晶質Ｓｉ −Ｇｅ −Ｂ層との２層
構造とした。本発明のａ−ＳｉＣ層は１５０〜１０００
人の厚さが適当である。
層２、ＡｕＧｅ／Ｎｉのソース、ドレイン電極３．４は
従来と同様の構造である。ゲート電極５は８００人の厚
さのＰ型非晶質炭化珪素（ａ−ＳｉＣ）層５ａと厚さ３
０００人の従来の非晶質Ｓｉ −Ｇｅ −Ｂ層との２層
構造とした。本発明のａ−ＳｉＣ層は１５０〜１０００
人の厚さが適当である。
製造方法としては従来方法によりｎ型ＧａＡｓ層２上に
ＡｕＧｅ／Ｎｉを真空蒸着し、２次元電子チャネルとオ
ーミック接触するため合金化を行ない、ソースドレイン
電極を形成した。続いて、プラズマＣＶＤ法を用いて、
３００〜４５０℃の成長温度でＰ型ａ−ＳｉＣ層５ａを
成長させた。反応ガスはＳｉＨ４，。
ＡｕＧｅ／Ｎｉを真空蒸着し、２次元電子チャネルとオ
ーミック接触するため合金化を行ない、ソースドレイン
電極を形成した。続いて、プラズマＣＶＤ法を用いて、
３００〜４５０℃の成長温度でＰ型ａ−ＳｉＣ層５ａを
成長させた。反応ガスはＳｉＨ４，。
Ｃ）１．、 、Ｂ、Ｈ，を使用し反応ガス圧を０．２
〜２ｔｏ−とした。Ｐ型ａ−ＳｉＣ層５ａの成長後、従
来と同様に減圧ＣＶＤ法によりＳｉＨ＋ 、 ＧｅＨ＊
、 ＢＪａガスを用いてａ Ｓｉ −Ｇｅ−Ｂ層５
ｂを３０００人の厚さに形成した。
〜２ｔｏ−とした。Ｐ型ａ−ＳｉＣ層５ａの成長後、従
来と同様に減圧ＣＶＤ法によりＳｉＨ＋ 、 ＧｅＨ＊
、 ＢＪａガスを用いてａ Ｓｉ −Ｇｅ−Ｂ層５
ｂを３０００人の厚さに形成した。
なお上記ａ−ＳｉＣの形成方法としてプラズマＣＶＤ法
の他に：５ｉＪ６． ＣｔＨａ 、 Ｃ２Ｈｂ 、 Ｃ
ｘＨｓガスを用いた、ＥＣＲ（電子サイクロトロン共鳴
）ＣＶＤ法が用いられる。
の他に：５ｉＪ６． ＣｔＨａ 、 Ｃ２Ｈｂ 、 Ｃ
ｘＨｓガスを用いた、ＥＣＲ（電子サイクロトロン共鳴
）ＣＶＤ法が用いられる。
第２図は本発明により得られた２Ｎ構造のゲート電極と
ＧａＡｓ基板のバンドダイヤグラムを示す。
ＧａＡｓ基板のバンドダイヤグラムを示す。
ａ−ＳｉＣによりバリアーバイトが安定となっている。
第３図は３５０℃アニール後のＦＥＴ特性（ｖｔｉ、）
の変動を本発明と従来例で比較したグラフである。
の変動を本発明と従来例で比較したグラフである。
本発明の方が経時的に安定しているのがわかる。
以上説明した様に非晶質Ｓｉ −Ｇｅ −Ｂ層とＧａＡ
ｓ基板の間にＰ型ＳｉＣ層を設けるとＳｉＣＮ中ではＧ
ｅは拡散しにくいためにＧｅ０ＧａＡｓ側への拡散が抑
えられバリアーハイドの高さを保持したままショットキ
ー接合を安定させることができる。
ｓ基板の間にＰ型ＳｉＣ層を設けるとＳｉＣＮ中ではＧ
ｅは拡散しにくいためにＧｅ０ＧａＡｓ側への拡散が抑
えられバリアーハイドの高さを保持したままショットキ
ー接合を安定させることができる。
本発明は上記ＭＥＳＦＥＴのゲート電極のみならず。
ＧａＡｓを能動層（活性層）、Ａ Ｉ ＧａＡｓを電子
供給層とするＨＥＭＴ、及びｍ−ｖ族化合物半導体を基
板とするショットキーダイオードのゲート電極にも用い
られる。
供給層とするＨＥＭＴ、及びｍ−ｖ族化合物半導体を基
板とするショットキーダイオードのゲート電極にも用い
られる。
第１図は本発明に係るＧａＡｓ ＭＥ！５ＦＥＴの１実
施例を示す模式図であり、 第２図は本発明により得られた２層構造のゲート電極と
ＧａＡｓ基板のバンドダイヤグラムであり、第３図は３
００℃アニール後（７）ＦＥＴ特性（Ｖｔｈ）の変動を
本発明と従来例で比較したグラフであり、第４図は従来
例を説明するための模式図である。 １−ＧａＡｓ基板、 ’ｌ−ｎ型ＧａＡｓ層、
３ 、４ ・・・ソース・ドレイン電極（ＡｕＧｅ／
Ｎ ｉ）、５・・・ゲート電極、 ５ａ・・・ａ−
ＳｉＣ層、５ ｂ・・・ａ−Ｓｉ −Ｇｅ −Ｂ層。 実施例 第１回 １ ・半絶縁性ＧａＡａ基板 ２・・ｎ型ＧａＡｓ層 ５ｑ・・Ｑ−５□Ｃ層 ５ｂ、＝ａ −５＝−Ｇｅ−Ｂ層 第２回
施例を示す模式図であり、 第２図は本発明により得られた２層構造のゲート電極と
ＧａＡｓ基板のバンドダイヤグラムであり、第３図は３
００℃アニール後（７）ＦＥＴ特性（Ｖｔｈ）の変動を
本発明と従来例で比較したグラフであり、第４図は従来
例を説明するための模式図である。 １−ＧａＡｓ基板、 ’ｌ−ｎ型ＧａＡｓ層、
３ 、４ ・・・ソース・ドレイン電極（ＡｕＧｅ／
Ｎ ｉ）、５・・・ゲート電極、 ５ａ・・・ａ−
ＳｉＣ層、５ ｂ・・・ａ−Ｓｉ −Ｇｅ −Ｂ層。 実施例 第１回 １ ・半絶縁性ＧａＡａ基板 ２・・ｎ型ＧａＡｓ層 ５ｑ・・Ｑ−５□Ｃ層 ５ｂ、＝ａ −５＝−Ｇｅ−Ｂ層 第２回
Claims (1)
- １、III−Ｖ族化合物半導体基板上にＰ型非晶質ＳｉＣ
層と非晶質Ｓｉ−Ｇｅ−Ｂ層とを順次形成したショット
キー接合電極を有してなることを特徴とする化合物半導
体素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119390A JPH01290266A (ja) | 1988-05-18 | 1988-05-18 | 化合物半導体素子 |
| US07/346,456 US4929985A (en) | 1988-05-18 | 1989-05-02 | Compound semiconductor device |
| EP89304800A EP0342866B1 (en) | 1988-05-18 | 1989-05-11 | III-V group compounds semiconductor device Schottky contact |
| KR8906631A KR920007792B1 (en) | 1988-05-18 | 1989-05-18 | Compound semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119390A JPH01290266A (ja) | 1988-05-18 | 1988-05-18 | 化合物半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01290266A true JPH01290266A (ja) | 1989-11-22 |
Family
ID=14760317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119390A Pending JPH01290266A (ja) | 1988-05-18 | 1988-05-18 | 化合物半導体素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4929985A (ja) |
| EP (1) | EP0342866B1 (ja) |
| JP (1) | JPH01290266A (ja) |
| KR (1) | KR920007792B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| US5686737A (en) * | 1994-09-16 | 1997-11-11 | Cree Research, Inc. | Self-aligned field-effect transistor for high frequency applications |
| SE9503630D0 (sv) * | 1995-10-18 | 1995-10-18 | Abb Research Ltd | A semiconductor device having a heterojunction |
| US5847414A (en) * | 1995-10-30 | 1998-12-08 | Abb Research Limited | Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride |
| US6794255B1 (en) * | 1997-07-29 | 2004-09-21 | Micron Technology, Inc. | Carburized silicon gate insulators for integrated circuits |
| US7154153B1 (en) | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
| US6965123B1 (en) * | 1997-07-29 | 2005-11-15 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| US7196929B1 (en) * | 1997-07-29 | 2007-03-27 | Micron Technology Inc | Method for operating a memory device having an amorphous silicon carbide gate insulator |
| CN101807527B (zh) * | 2010-03-23 | 2011-12-14 | 中国电子科技集团公司第十三研究所 | 一种SiC MESFET栅极制作方法 |
| JP5991018B2 (ja) | 2012-05-16 | 2016-09-14 | ソニー株式会社 | 半導体装置 |
| US9953839B2 (en) * | 2016-08-18 | 2018-04-24 | International Business Machines Corporation | Gate-stack structure with a diffusion barrier material |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3685495D1 (de) * | 1986-07-11 | 1992-07-02 | Ibm | Verfahren zur herstellung einer unteraetzten maskenkontur. |
-
1988
- 1988-05-18 JP JP63119390A patent/JPH01290266A/ja active Pending
-
1989
- 1989-05-02 US US07/346,456 patent/US4929985A/en not_active Expired - Fee Related
- 1989-05-11 EP EP89304800A patent/EP0342866B1/en not_active Expired - Lifetime
- 1989-05-18 KR KR8906631A patent/KR920007792B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0342866B1 (en) | 1994-03-16 |
| EP0342866A3 (en) | 1991-01-09 |
| KR900019250A (ko) | 1990-12-24 |
| US4929985A (en) | 1990-05-29 |
| EP0342866A2 (en) | 1989-11-23 |
| KR920007792B1 (en) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281528B1 (en) | Ohmic contact improvement between layer of a semiconductor device | |
| US7884393B2 (en) | High electron mobility transistor, field-effect transistor, and epitaxial substrate | |
| US6410947B1 (en) | Semiconductor device and process of production of same | |
| KR930006983A (ko) | 델타도핑 양자우물 전계효과 트랜지스터의 제조방법 | |
| US9620362B2 (en) | Seed layer structure for growth of III-V materials on silicon | |
| US8698202B2 (en) | Semiconductor device | |
| US20100244045A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH01290266A (ja) | 化合物半導体素子 | |
| US20030027394A1 (en) | Semiconductor device and process for production thereof | |
| TW200416892A (en) | Semiconductor device and manufacturing method for the same | |
| KR101545393B1 (ko) | 게르마늄 캡에 의한 SiGe 표면 패시베이션 | |
| US6953729B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
| JP3633587B2 (ja) | 半導体装置の製造方法 | |
| JP2757364B2 (ja) | 半導体装置 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| KR100205068B1 (ko) | 금속-반도체 전계 효과 트랜지스터 | |
| JP2023017508A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JP2002025922A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JPH04102312A (ja) | 半導体装置 | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| CN114864505A (zh) | 一种GaN HEMT和GaOx MOSFET异构反相器的制备方法 | |
| JPS62229972A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH0336765A (ja) | Ｍｉｓ形半導体装置 |