JPH01290024A - 並列転送のデイスク制御装置 - Google Patents

並列転送のデイスク制御装置

Info

Publication number
JPH01290024A
JPH01290024A JP11922788A JP11922788A JPH01290024A JP H01290024 A JPH01290024 A JP H01290024A JP 11922788 A JP11922788 A JP 11922788A JP 11922788 A JP11922788 A JP 11922788A JP H01290024 A JPH01290024 A JP H01290024A
Authority
JP
Japan
Prior art keywords
disk
data
host
sector
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11922788A
Other languages
English (en)
Inventor
Toshiaki Takagi
敏彰 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11922788A priority Critical patent/JPH01290024A/ja
Publication of JPH01290024A publication Critical patent/JPH01290024A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のデータバッファを介してホストプロセッ
サと複数のディスク装置との間で並列データ転送を行う
並列転送のディスク制御装置に関するものである。
〔従来の技術〕
従来、この種のディスク制御装置は、ホストプロセッサ
とデータバッファとの間のデータ1送において、データ
バッファに対するデータの書込みまたは読取りアドレス
を示すホスト側のアドレスポインタと、データバッファ
とディスク装置との間のデータ転送においてデータバッ
ファに対するデータの書込みまたは読取シアドレスを示
すディスク側のアドレスポインタを有し、N台のディス
ク装置からデータを読出しホストプロセッサに転送する
場合にはマイクロプロセッサは、各々ホスト側およびデ
ィスク側のアドレスポインタが示すアドレスを基にして
ホストプロセッサへ転送するセクタのデータがディスク
装置から読出されデータバッファに格納されているのか
を判定し、ディスク装置から読出しデータバッファに格
納されるのが最も遅いものに合わせてホストプロセッサ
へ転送するように制御していた。
〔発明が解決しようとする課題〕
上述した従来のディスク制御装置は、N台のディスク装
置から読出しホス)・プロセッサへ並列転送する場合に
は、ホストプロセッサに転送するセクタのデータがディ
スク装置から読出されデータバッファに格納されている
のかどうかを判定するためにホストプロセッサはホスト
側およびディスク側のアドレスポインタが示すデータバ
ッファのアドレスを読出し演算および比較等の処理をN
回行々わなければならないので、判定のために多くの処
丹時間を要し転送効率が低下するという課題があった。
〔課題を解決するための手段〕
本発明の並列転送のディスク制御装置は、ホストプロセ
ッサと、複数のファイルを固定長で記憶するN台(N:
整数)のディスク装置と、このディスク装置に対する書
込み−また一読取りデータを格納するデータバッファを
有し上記ディスク装置に対するデータの書込みおよび読
取りを制御するN個(N:整数)のザブコント1:!−
ラと、上記ホストプロセッサと上記サブコントローラ内
のデータバッファとの間でデータを並列転送するホスト
インタフェース部と、このホストインクフェース部およ
び上記サブコントローラを制御するマイクロプロセッサ
を有するディスク制御装置において、上記ザブコントロ
ーラ内に上記ホストフロセッサと上記データバッファと
のデータ転送バイト数を計数するホスト側バイトカウン
タと、このホスト側バイトカウンタにより1セクタの計
数毎に出力されるセクタパルスを計数するホスト側セク
タカウンタと、上記データバッファと上記ディスク装置
とのデータ転送バイト数を計数するディスク側バイトカ
ウンタと、このディスク側バイトカウンタと、このディ
スク側バイトカウンタによう1セクタの計数毎に出力さ
れるセクタパルスを計数するディスク側セクタカウンタ
と、上記ホスト側セクタカウンタの計数値と上記ディス
ク側セクタカウンタの計数値との差分を検出し表示する
差分検出回路とを有するものである。
〔作 用〕
本発明においては、ホストプロセッサとデータバッファ
との間で転送したセクタ数を計数するホスト側セクタカ
ウンタと、データバッファとディスク装置との間で転送
したセクタ数を計数するディスク側セクタカウンタとの
差分を表示する。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロック図である。
図において、1はホストプロセッサ、2はディスク制御
装置、2−1 、2−2− 2−nは複数のファイルを
固定長で記憶するディスク装置、3−1゜3−2・・3
−n  はこのディスク装置2−1.2−2・・・2−
n  K対するデータの書込みおよび読取りを制御する
サブコントローラで、このサブコントローラ3−1〜3
−n内に後述するようにディスク装置2−1〜2−nに
対する書込みまたけ読取りデータを格納するデータバッ
ファを有している。4はホストプロセッサ1とサブコン
トローラ3−1〜3−n内のデータバッファとの間でデ
ータを並列転送するホストインタフェース部、5はこの
ホストインタフェース部4およびサブコントローラ3−
1〜3−n を制御するマイクロプロセッサである。
第2図は第1図のサブコントローラ3−101111成
例を示すブロック図である。
この第2図において第1図と同一符号のもの杜相当部分
を示し、6はディスク装置2−1 に対する書込みまた
は読取シデータを格納するデータバッファ、7はホスト
プロセッサ1とデータバッファ6とのデータ転送バイト
数を計数するホスト側バイトカウンタ、8はこのホスト
側バイトカウンタ7により1セクタの計数毎に出力され
るセクタパルスを計数するホスト側セクタカウンタ、9
はデータバッファ6とディスク装置2−1とのデータ転
送バイト数を計数するディスク側バイトカウンタ、10
はこのディスク側バイトカウンタ9により1セクタの計
数毎に出力されるセクタパルスを計数するディスク側セ
クタカウンタ、11社ホスト側セクタカウンタ8の計数
値とディスク側セクタカウンタ10の計数値との差分を
検出し表示する差分検出回路、12はホストプロセッサ
1とのデータ転送においてデータバッファ6からのデー
タの読出しおよび書込みを制御するホスト側バッファア
ダプタ、13はディスク装置2−1 とのデータ転送に
おいてデータバッファ6からのデータ読出しおよび書込
みを制御するディスク側バッファアダプタ、14はディ
スク装置2−1に対するデータの書込みおよび読取りを
制御するディスク制御部、15はマイクロプロセッサ5
から受取った命令をディスク制御部14へ出方するとと
もにこのディスク制御部14がらの終了ステータスの受
取りを行う命令制御部で、これらはサブコントo−ル3
−1内に設けられている。
つぎKこの第1図および第2図に示す実施例の動作を説
明する。
まず、ディスク装置2−1.2−2・・・2−nへのデ
ータ書込みについて説明する。
マイクロプロセッサ5は命令220 を線231゜23
2・・・23n を介してサブコントローラ3−1゜3
−2・・・3−nに出力する。また、ホストインタフェ
ース部4はホストプロセッサ1から線200を介して転
送されたデータを分配し、線271.272・・・27
nを介してサブコントローラ3−1.3〜2・・・3−
nへ転送する。
そして、第2図において、ホストインタフェース部4か
ら線271 を介して転送されたデータをホスト側バッ
ファアダプタ12は線291 を介してデータバッファ
6に格納する。命令制御部15はマイクロプロセッサ5
がら線231を介して命令が出力されると線281 を
介してディスク制御部14へ命令を出力し、線301 
を介してディスク側バッファアダプタ13にデータバッ
ファ6に格納されているデータを読取る指示を出方する
ディスク制御部14はディスク装置2−1で目的とする
セクタを検出すると線321 を介してディスク側バッ
ファアダプタ13によりデータバッファ6から読出され
たデータを線241 を介してディスク装置2−1へ書
込む。差分検出回路11はディスク側セクタカウンタ1
oの計数値381 を基準にしたホスト側セクタカウン
タ8の計数値351との差分251を出力する。そして
、マイクロプロセッサ5は差分251,252.・・・
25nを調べることにより、サブコントローラ3−1.
3−2・・・3−nのディスク装置2−1.2−2・・
・2−n への書込みがどこまで行なわれているかを9
識することができる。
つぎに、ディスク装置2−1.2−2・・・2−n が
らのデ〜り読取シについて説明する。
マイクロプロセッサ5は命令220を各々線231.2
32.・・・23nを介してサブコントローラ3−1.
3−2・・・3−nに出力する。命令制御部15は線2
31 を介してマイクロプロセッサ5がら命令が出力さ
れると線281 を介してディスク制御部14に命令を
出力し、線301を介してディスク側バッファアダプタ
13にディスク制御部14から出力される読取シデータ
をデータバッファ6に書込む指示を出力する。そして、
ディスク制御部14鉱デイスク装置2−1から線241
 を介して目的とするセクタのデータを読取シ線321
 を介してディスク側バッファアダプタ13へ出力する
。このディスク側バッファアダプタ13は線311 を
介してデータバッファ6に読取シデータを格納すると共
にディスク側バイトカウンタ9へ1バイトの転送毎にバ
イト転送パルス361 を出力する。ディスク側バイト
カウンタ9はバイト転送パルス361 により計数し1
セクタのバイト数に々るとディスク側セクタカウンタ1
0ヘセクタパルス371 を出力する。そして、このデ
ィスク側セクタカウンタ10は、セクタパルス371に
よυ計数しディスク装置2−1から読出されデータバッ
ファ6に格納されたセクタ数を表示する。
また、ホスト側バッファアダプタ12はホストインタフ
ェース部4に応答し線291を介してデータバッファ6
に格納されたデータを読出し線271を介しで出力する
と共にホスト側バイトカウンタ7へ1バイトの転送毎に
バイト転送パルス331を出力する。ホスト側バイトカ
ウンタ7はバイト転送パルス331 により計数し1セ
クタのバイト数に々るとホスト側セクタカウンタ8ヘセ
クタパルス341 を出力する。そして、このホスト側
セクタカウンタ8はセクタパルス341 により計数し
データバッファ6から読出しホストインタフェース部4
へ転送したセクタ数を表示する。
差分検出回路11はホスト俳1セクタカウンタ8の計数
値351 を基準にしたディスク側セクタカウンタ10
の計数値381 との差分251 を出力する。マイク
ロプロセッサ5は差分251,252゜・・・25n 
を調べ最小値に合わせて処理する。そして、差分が正の
数であるときマイクロプロセッサ5はホストプロセッサ
1への読取シデータ転送指示210をホストインタフェ
ース部4へ出力する。
ホストインタフェース部4はサブコントローラ3−1.
3−2・・3−nによりディスク装置2−1゜2−2・
・・2−n から読出されたデータを線271゜272
・・・27n  を介して並列に受取シ線200を介し
て(セクタのバイト数)XHバイト毎にホストプロセッ
サ1へ転送する。そして、差分がゼロでかつ指示された
データの転送が終了していないときマイクロプロセッサ
5は、差分が正の数になるまで待つ。また、差分が負の
数のときマイクロプロセッサ5は処理を中断しホストプ
ロセッサ1にエラー報告する。
〔発明の効果〕
以上説明したように本発明は、ホストプロセッサとデー
タバッファとの間で転送したセクタ数を計数するホスト
側セクタカウンタと、データバッファとディスク装置と
の間で転送したセクタ数を計数するディスク側セクタカ
ウンタとの差分を表示することによう、ホストプロセッ
サとN台のディスク装置との間で並列データ転送を行う
場合であってもマイクロプロセッサはデータバッファへ
のデータ格納が完了しデータバッファからのデータ読出
しが可能であるのかを短時間で判定することができる効
果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図のサブコントローラの構成例を示すブロック図で
ある。 1・・・・ホストプロセッサ、2−1〜2−n・・・・
ディスク装置、3−1 〜3−n  ・ ・・・サブコ
ントローラ、4・瞼・拳ホストインタフェース部、5・
・・・マイクロプロセッサ、611・・・データバッフ
ァ、7・・・・ホスト側バイトカウンタ、8・・・・ホ
スト側セクタカウンタ、9・・・・ディスク側バイトカ
ウンタ、10・・・・ディスク側セクタカウンタ、11
・・・・差分検出回路。 特許出願人  日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. ホストプロセッサと、複数のファイルを固定長で記憶す
    るN台(N:整数)のディスク装置と、このディスク装
    置に対する書込みまたは読取りデータを格納するデータ
    バッファを有し前記ディスク装置に対するデータの書込
    みおよび読取りを制御するN個(N:整数)のサブコン
    トローラと、前記ホストプロセッサと前記サブコントロ
    ーラ内のデータバッファとの間でデータを並列転送する
    ホストインタフェース部と、このホストインタフェース
    部および前記サブコントローラを制御するマイクロプロ
    セッサを有するディスク制御装置において、前記サブコ
    ントローラ内に前記ホストプロセッサと前記データバッ
    ファとのデータ転送バイト数を計数するホスト側バイト
    カウンタと、このホスト側バイトカウンタにより1セク
    タの計数毎に出力されるセクタパルスを計数するホスト
    側セクタカウンタと、前記データバッファと前記ディス
    ク装置とのデータ転送バイト数を計数するディスク側バ
    イトカウンタと、このディスク側バイトカウンタにより
    1セクタの計数毎に出力されるセクタパルスを計数する
    ディスク側セクタカウンタと、前記ホスト側セクタカウ
    ンタの計数値と前記ディスク側セクタカウンタの計数値
    との差分を検出し表示する差分検出回路とを有すること
    を特徴とする並列転送のディスク制御装置。
JP11922788A 1988-05-18 1988-05-18 並列転送のデイスク制御装置 Pending JPH01290024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11922788A JPH01290024A (ja) 1988-05-18 1988-05-18 並列転送のデイスク制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11922788A JPH01290024A (ja) 1988-05-18 1988-05-18 並列転送のデイスク制御装置

Publications (1)

Publication Number Publication Date
JPH01290024A true JPH01290024A (ja) 1989-11-21

Family

ID=14756108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11922788A Pending JPH01290024A (ja) 1988-05-18 1988-05-18 並列転送のデイスク制御装置

Country Status (1)

Country Link
JP (1) JPH01290024A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263121A (ja) * 1990-03-14 1991-11-22 Fujitsu Ltd 磁気ディスク装置システム
JPH06500186A (ja) * 1990-03-02 1994-01-06 イーエムシー コーポレーション ディスク・アレイ・システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06500186A (ja) * 1990-03-02 1994-01-06 イーエムシー コーポレーション ディスク・アレイ・システム
JPH03263121A (ja) * 1990-03-14 1991-11-22 Fujitsu Ltd 磁気ディスク装置システム

Similar Documents

Publication Publication Date Title
US5072420A (en) FIFO control architecture and method for buffer memory access arbitration
US5452432A (en) Partially resettable, segmented DMA counter
US6629179B1 (en) Message signaled interrupt generating device and method
US4047157A (en) Secondary storage facility for data processing
JPS63113623A (ja) セクタバツフア制御方式
GB2361786A (en) Computer systems
EP0440243A2 (en) Memory controller for sub-memory unit such as disk drives
JPH06110617A (ja) ディスク制御方法
JPS6375955A (ja) プログラムモ−ド・アクセス制御方式
US5765041A (en) System for triggering direct memory access transfer of data between memories if there is sufficient data for efficient transmission depending on read write pointers
JPH01290024A (ja) 並列転送のデイスク制御装置
WO2004092942A2 (en) Method and apparatus for synchronizing data from asynchronous disk drive data transfers
JP4311288B2 (ja) 記憶装置
KR100638378B1 (ko) 디스크 제어장치의 메모리 구조에 대한 시스템 및 방법
JPH02101523A (ja) 並列転送型ディスク制御装置
JPS6232494B2 (ja)
JP4609522B2 (ja) 記憶装置
JP2545627B2 (ja) Cpu間インタフェース方式
JP2533886B2 (ja) デ―タ転送方式
JPH054693B2 (ja)
JPH0380470A (ja) 記憶制御装置
JPH02310649A (ja) 受信フレーム転送方式および通信制御装置
JP3442099B2 (ja) データ転送記憶装置
JPH06105922B2 (ja) 通信制御装置
JPH05100950A (ja) メモリシステム