JPH01280974A - イメージセンサ駆動方法 - Google Patents
イメージセンサ駆動方法Info
- Publication number
- JPH01280974A JPH01280974A JP63110194A JP11019488A JPH01280974A JP H01280974 A JPH01280974 A JP H01280974A JP 63110194 A JP63110194 A JP 63110194A JP 11019488 A JP11019488 A JP 11019488A JP H01280974 A JPH01280974 A JP H01280974A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- feedback
- individual reading
- operational amplifier
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 101100282617 Bovine herpesvirus 1.1 (strain Cooper) gC gene Proteins 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 101150003708 rrs1 gene Proteins 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の利用分野
本発明は、ファクシミリ・電子黒板・イメージスキャナ
等に応用可能なイメージセンサ駆動方法に関するもので
ある。
等に応用可能なイメージセンサ駆動方法に関するもので
ある。
（ロ）従来の技術
従来の技術の第一の例を第１図の電気回路図に示す。受
光素子ＰＩ、Ｐ２．Ｐ３．・・・Ｐｎはそれぞれフォト
ダイオードＤｉ、Ｄ２．Ｄ３．・・・Ｄｎ及び電荷蓄積
用コンデンサＣ１，Ｃ２，Ｃ３，・・・Ｃｎの並列回路
によって形成され、各電荷蓄積用コンデンサＣ１〜Ｃｎ
はバイアス電源ＶＢにより所定量の電荷が充電され、蓄
積されている。そこでいま、例えばフォトダイオードＤ
Ｉが原稿からの反射光または透過光を受光すれば、その
露光量に応じて電荷蓄積用コンデンサＣ１が蓄積電荷を
放電し、アナログスイッチなどの電子スイッチで形成さ
れる個別読み取り用スイッチング素子ＡＳ１を閉じると
、電荷蓄積用コンデンサｃ１には前記放電電荷量に相当
する電荷量によって再充電され、この再充電の際の電荷
量の移動による出力抵抗ＲＯに生じる電圧が結合コンデ
ンサｃｏを介して出力端子Ｏｐに導出され、読み取りを
行なうものである。この電気回路に於て、例えばシフト
レジスタＳＲによって実現される個別読み取り用スイッ
チング素子駆動回路より順次時系列に個別読み取り用ス
イッチング素子を導通／遮断し、これにより個々の受光
素子Ｐ１〜Ｐｎがらの出力信号が受光素子Ｐ１〜Ｐｎの
一方の端子が共通に接続されて共通電極を形成するライ
ンを介して前記出力端子Ｏｐに順次導出されるようにな
っている。
光素子ＰＩ、Ｐ２．Ｐ３．・・・Ｐｎはそれぞれフォト
ダイオードＤｉ、Ｄ２．Ｄ３．・・・Ｄｎ及び電荷蓄積
用コンデンサＣ１，Ｃ２，Ｃ３，・・・Ｃｎの並列回路
によって形成され、各電荷蓄積用コンデンサＣ１〜Ｃｎ
はバイアス電源ＶＢにより所定量の電荷が充電され、蓄
積されている。そこでいま、例えばフォトダイオードＤ
Ｉが原稿からの反射光または透過光を受光すれば、その
露光量に応じて電荷蓄積用コンデンサＣ１が蓄積電荷を
放電し、アナログスイッチなどの電子スイッチで形成さ
れる個別読み取り用スイッチング素子ＡＳ１を閉じると
、電荷蓄積用コンデンサｃ１には前記放電電荷量に相当
する電荷量によって再充電され、この再充電の際の電荷
量の移動による出力抵抗ＲＯに生じる電圧が結合コンデ
ンサｃｏを介して出力端子Ｏｐに導出され、読み取りを
行なうものである。この電気回路に於て、例えばシフト
レジスタＳＲによって実現される個別読み取り用スイッ
チング素子駆動回路より順次時系列に個別読み取り用ス
イッチング素子を導通／遮断し、これにより個々の受光
素子Ｐ１〜Ｐｎがらの出力信号が受光素子Ｐ１〜Ｐｎの
一方の端子が共通に接続されて共通電極を形成するライ
ンを介して前記出力端子Ｏｐに順次導出されるようにな
っている。
しかしながらこのような駆動方法によれば、出力取り出
し用のために出力抵抗ＲＯを用いているために出力抵抗
ＲＯと電荷蓄積用コンデンサＣ１（ｉ・１〜ｎ）によっ
て微分回路が形成され、そのため出力信号は微分電圧波
形となり後段にピークホールド回路等のパルス電圧整形
回路が必要となり、回路が複雑なものになっていた。
し用のために出力抵抗ＲＯを用いているために出力抵抗
ＲＯと電荷蓄積用コンデンサＣ１（ｉ・１〜ｎ）によっ
て微分回路が形成され、そのため出力信号は微分電圧波
形となり後段にピークホールド回路等のパルス電圧整形
回路が必要となり、回路が複雑なものになっていた。
従来の技術の第二の例を第２図の電気回路図に示す。受
光素子ＰＬ、Ｐ２．Ｐ３．・・・Ｐｎはそれぞれフォト
ダイオニドＤｉ、Ｄ２．Ｄ３． ・・・Ｄｎ及び電荷蓄
積用コンデンサＣ１，Ｃ２，Ｃ３，・・・Ｃｎの並列回
路によって形成され、各電荷蓄積用コンデンサＣ１〜Ｃ
ｎはバイアス電源ＶＢにより所定量の電荷が充電され、
蓄積されている。そこでいま、例えばフォトダイオード
ＤＩが原稿がらの反射光または透過光を受光すれば、そ
の露光量に応して電荷蓄積用コンデンサＣ１が蓄積電荷
を放電し、アナログスイッチなどの電子スイッチで形成
される個別読み取り用スイッチング素子ＡＳ１を閉じる
と、電荷蓄積用コンデンサＣ１には前記放電電荷量に相
当する電荷量によって再充電され、この再充電の際の電
荷量の移動による電流を演算増幅器ＯＡの反転入力端子
と出力端子との間にフィードバック用コンデンサＣｆ
とフィードバック用スイッチング素子ＡＳｆ とを含む
並列回路を接続した積分回路に導き、その出力を読みと
った後に積分回路のフィードバック用コンデンサＣｆに
蓄積された電荷量をフィードバック用スイッチング素子
ＡＳｆを導通させることによって放電させるという過程
で読みとるものである。この電気回路に於て、例えばシ
フトレジスタＳＲによって実現される個別読み取り用ス
イッチング素子駆動回路より順次時系列に個別読み取り
用スイッチング素子を導通／遮断し、これにより個々の
受光素子Ｐ１〜Ｐｎからの出力信号が受光素子Ｐ１〜Ｐ
ｎの一方の端子が共通に接続されて共通電極を形成する
ラインを介して前記出力端子Ｏｐに順次導出されるよう
になっている。
光素子ＰＬ、Ｐ２．Ｐ３．・・・Ｐｎはそれぞれフォト
ダイオニドＤｉ、Ｄ２．Ｄ３． ・・・Ｄｎ及び電荷蓄
積用コンデンサＣ１，Ｃ２，Ｃ３，・・・Ｃｎの並列回
路によって形成され、各電荷蓄積用コンデンサＣ１〜Ｃ
ｎはバイアス電源ＶＢにより所定量の電荷が充電され、
蓄積されている。そこでいま、例えばフォトダイオード
ＤＩが原稿がらの反射光または透過光を受光すれば、そ
の露光量に応して電荷蓄積用コンデンサＣ１が蓄積電荷
を放電し、アナログスイッチなどの電子スイッチで形成
される個別読み取り用スイッチング素子ＡＳ１を閉じる
と、電荷蓄積用コンデンサＣ１には前記放電電荷量に相
当する電荷量によって再充電され、この再充電の際の電
荷量の移動による電流を演算増幅器ＯＡの反転入力端子
と出力端子との間にフィードバック用コンデンサＣｆ
とフィードバック用スイッチング素子ＡＳｆ とを含む
並列回路を接続した積分回路に導き、その出力を読みと
った後に積分回路のフィードバック用コンデンサＣｆに
蓄積された電荷量をフィードバック用スイッチング素子
ＡＳｆを導通させることによって放電させるという過程
で読みとるものである。この電気回路に於て、例えばシ
フトレジスタＳＲによって実現される個別読み取り用ス
イッチング素子駆動回路より順次時系列に個別読み取り
用スイッチング素子を導通／遮断し、これにより個々の
受光素子Ｐ１〜Ｐｎからの出力信号が受光素子Ｐ１〜Ｐ
ｎの一方の端子が共通に接続されて共通電極を形成する
ラインを介して前記出力端子Ｏｐに順次導出されるよう
になっている。
このような駆動方法によれば、従来の技術の第一の例に
於て生じていたような波形整形回路を外部に構成する必
要はなくなるが、他方で演算増幅器の入力電流が電荷蓄
積用コンデンサＣ１（ｉ・１〜ｎ）と、受光素子Ｐｉ（
ｉ＝１〜ｎ）から個別読み取り用スイッチング素子ＡＳ
ｉ（ｉ・１〜ｎ）までの配線抵抗Ｒｌ １−ｉ（ｉ＝
１〜ｎ）と個別読み取り用スイッチング素子Ａ Ｓ １
（ｉ＝ １〜ｎ）のＯＮ抵抗ＲＳＷｉ （ｉ＝ １〜ｎ
）と、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１
〜ｎ）から演算増幅器ＯＡの入力までの配線抵抗Ｒ１２
−４（ｉ＝１〜ｎ）との直列回路による時定数Ｃｉ＊
（Ｒ１１−４＋Ｒｓｗｉ ＋Ｒ１２−ｉ） （ｉ＝１〜
ｎ）の微分波形となり、この微分電流が急峻となるため
に演算増幅器ＯＡの応答速度が有限であることから出力
電圧が演算増幅器ＯＡの入力電流の積分値に対応した値
よりも小さくなるという読み取り誤差を生じる欠点を有
しており、読み取り誤差を小さくするためにはより高速
な高価な演算増幅器が必要となるため装置価格の上昇を
招くといった事態を生じてイタ。また、該直列回路によ
る時定数は、受光素子Ｐｉ（ｉ・１〜ｎ）から個別読み
取り用スイッチング素子Ａ Ｓ １（ｉ＝ １〜ｎ）ま
での配線抵抗Ｒｌ １−４（ｉ＝ １〜ｎ）及び個別読
み取り用スイッチング素子ＡＳｉ（ｉ・１〜ｎ）から演
算増幅器ＯＡの入力までの配線抵抗ＲＩ２−ｉ（ｉ・１
〜ｎ）及び個別読み取り用スイッチング素子Ａ Ｓ ｉ
（ｉ＝ １〜ｎ）のＯＮ抵抗ＲＳＷｉ （ｉ＝ １〜
ｎ）が読み取り単位ごとに異なるため、演算増幅器ＯＡ
に入力される微分電流の時定数が個別受光素子ごとに異
なることとなり演算増幅器ＯＡの応答速度の限界と相ま
って出力電圧にばらつきが生じるといった事態をも招い
ていた。特に近年のようにイメージセンサの大型化が推
進されるようになると、個別読み取り用スイッチング素
子ＡＳｉ（ｉ・１〜ｎ）から演算増幅器ＯＡの入力まで
の配線抵抗Ｒ１２−ｉ（ｉ・１〜ｎ）のばらつきは大き
な問題となって現われてきている。
於て生じていたような波形整形回路を外部に構成する必
要はなくなるが、他方で演算増幅器の入力電流が電荷蓄
積用コンデンサＣ１（ｉ・１〜ｎ）と、受光素子Ｐｉ（
ｉ＝１〜ｎ）から個別読み取り用スイッチング素子ＡＳ
ｉ（ｉ・１〜ｎ）までの配線抵抗Ｒｌ １−ｉ（ｉ＝
１〜ｎ）と個別読み取り用スイッチング素子Ａ Ｓ １
（ｉ＝ １〜ｎ）のＯＮ抵抗ＲＳＷｉ （ｉ＝ １〜ｎ
）と、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１
〜ｎ）から演算増幅器ＯＡの入力までの配線抵抗Ｒ１２
−４（ｉ＝１〜ｎ）との直列回路による時定数Ｃｉ＊
（Ｒ１１−４＋Ｒｓｗｉ ＋Ｒ１２−ｉ） （ｉ＝１〜
ｎ）の微分波形となり、この微分電流が急峻となるため
に演算増幅器ＯＡの応答速度が有限であることから出力
電圧が演算増幅器ＯＡの入力電流の積分値に対応した値
よりも小さくなるという読み取り誤差を生じる欠点を有
しており、読み取り誤差を小さくするためにはより高速
な高価な演算増幅器が必要となるため装置価格の上昇を
招くといった事態を生じてイタ。また、該直列回路によ
る時定数は、受光素子Ｐｉ（ｉ・１〜ｎ）から個別読み
取り用スイッチング素子Ａ Ｓ １（ｉ＝ １〜ｎ）ま
での配線抵抗Ｒｌ １−４（ｉ＝ １〜ｎ）及び個別読
み取り用スイッチング素子ＡＳｉ（ｉ・１〜ｎ）から演
算増幅器ＯＡの入力までの配線抵抗ＲＩ２−ｉ（ｉ・１
〜ｎ）及び個別読み取り用スイッチング素子Ａ Ｓ ｉ
（ｉ＝ １〜ｎ）のＯＮ抵抗ＲＳＷｉ （ｉ＝ １〜
ｎ）が読み取り単位ごとに異なるため、演算増幅器ＯＡ
に入力される微分電流の時定数が個別受光素子ごとに異
なることとなり演算増幅器ＯＡの応答速度の限界と相ま
って出力電圧にばらつきが生じるといった事態をも招い
ていた。特に近年のようにイメージセンサの大型化が推
進されるようになると、個別読み取り用スイッチング素
子ＡＳｉ（ｉ・１〜ｎ）から演算増幅器ＯＡの入力まで
の配線抵抗Ｒ１２−ｉ（ｉ・１〜ｎ）のばらつきは大き
な問題となって現われてきている。
（ハ）発明の構成
本発明はかかる現状に迄み、安定且つ高精度且つ安価な
イメージセンサ駆動方法を提供するものであります。
イメージセンサ駆動方法を提供するものであります。
具体的には、電荷充電回路に直列に抵抗を配置し、微分
電流の時定数を制限することにより演算増幅器の応答速
度の有限性にもかかわらず正確な積分波形を得るもので
あります。
電流の時定数を制限することにより演算増幅器の応答速
度の有限性にもかかわらず正確な積分波形を得るもので
あります。
（ニ）実施例
以下に図面を用いて本発明の実施例について説明する。
実施例１．第一の実施例は、受光素子Ｐ１〜Ｐｎにそれ
ぞれ直列に個別読み取り用スイッチング素子ＡＳ１〜Ａ
Ｓｎと抵抗体ＲＳｔ（１〜Ｒ５Ｉ（ｎとを接続すること
によって直列回路を構成し、この直列回路の複数個を並
列に接続し、この並列回路の一方を演算増幅器ＯＡの反
転入力回路に接続し、演算増幅器ＯＡの入力端子と出力
端子間にフィードバック用コンデンサＣｆ と、フィー
ドバック用スイッチング素子ＡＳｆとを含む並列回路を
接続し、個別読み取り用スイッチング素子ＡＳＩ〜ＡＳ
ｎをシフトレジスタＳＲを用いて順次一つずつ導通／遮
断し、個別読み取り用スイッチング素子ＡＳＩ〜ＡＳｎ
の導通時にばフィードバック用スイッチング素子ＡＳｆ
を遮断し、個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎの遮断時にはフィードバック用スイッチング素子Ａ
Ｓｆを導通させるものである。この実施例の電気回路図
を第３図に、出力波形の一例とタイミングチャートを第
４図に示す。
ぞれ直列に個別読み取り用スイッチング素子ＡＳ１〜Ａ
Ｓｎと抵抗体ＲＳｔ（１〜Ｒ５Ｉ（ｎとを接続すること
によって直列回路を構成し、この直列回路の複数個を並
列に接続し、この並列回路の一方を演算増幅器ＯＡの反
転入力回路に接続し、演算増幅器ＯＡの入力端子と出力
端子間にフィードバック用コンデンサＣｆ と、フィー
ドバック用スイッチング素子ＡＳｆとを含む並列回路を
接続し、個別読み取り用スイッチング素子ＡＳＩ〜ＡＳ
ｎをシフトレジスタＳＲを用いて順次一つずつ導通／遮
断し、個別読み取り用スイッチング素子ＡＳＩ〜ＡＳｎ
の導通時にばフィードバック用スイッチング素子ＡＳｆ
を遮断し、個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎの遮断時にはフィードバック用スイッチング素子Ａ
Ｓｆを導通させるものである。この実施例の電気回路図
を第３図に、出力波形の一例とタイミングチャートを第
４図に示す。
この実施例に於て、電荷蓄積用コンデンサＣ４（ｉ＝１
〜ｎ）は５０±５ （ｐＦ）であり、個別読み取り用ス
イッチング素子Ａ Ｓ １（ｉ＝ １〜ｎ）のＯＮ抵抗
Ｒ５Ｗｉ（ｉ＝１〜ｎ）は１０００±１００（Ω）であ
り、受光素子Ｐｉ（ｉ・１〜ｎ）から個別読み取り用ス
イッチング素子ＡＳ １（ｉ＝ １〜ｎ）までの配線抵
抗ＲＩ １−ｉ（ｉ＝ １〜ｎ）は１０±３（Ω）であ
り、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１〜
ｎ）から演算増幅器ＯＡの人力までの配線抵抗Ｒｌ ２
−４（ｉ＝ １〜ｎ）は１０〜１００（Ω）であった。
〜ｎ）は５０±５ （ｐＦ）であり、個別読み取り用ス
イッチング素子Ａ Ｓ １（ｉ＝ １〜ｎ）のＯＮ抵抗
Ｒ５Ｗｉ（ｉ＝１〜ｎ）は１０００±１００（Ω）であ
り、受光素子Ｐｉ（ｉ・１〜ｎ）から個別読み取り用ス
イッチング素子ＡＳ １（ｉ＝ １〜ｎ）までの配線抵
抗ＲＩ １−ｉ（ｉ＝ １〜ｎ）は１０±３（Ω）であ
り、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１〜
ｎ）から演算増幅器ＯＡの人力までの配線抵抗Ｒｌ ２
−４（ｉ＝ １〜ｎ）は１０〜１００（Ω）であった。
従って、微分電流制限用抵抗Ｒ５Ｈ４（ｉ＝１〜ｎ）を
用いない場合には、前記微分電流の時定数は最大４１〜
６７（ｎｓｅｃ）まで±２４（χ）もばらつくこととな
り、また、このような微分電流に十分追従する演算増幅
器ＯＡを用いるならば、その必要とする利得帯域は３０
（Ｍｔｌｚ）以上という非常に高い値となってしまう。
用いない場合には、前記微分電流の時定数は最大４１〜
６７（ｎｓｅｃ）まで±２４（χ）もばらつくこととな
り、また、このような微分電流に十分追従する演算増幅
器ＯＡを用いるならば、その必要とする利得帯域は３０
（Ｍｔｌｚ）以上という非常に高い値となってしまう。
第７図に本発明に於ける微分電流制限用抵抗Ｒ３ｔ（ｉ
（ｉ＝ １〜ｎ）を挿入しない場合の出力電圧波形の一
例を示す。この場合、演算増幅器ＯＡとしては利得帯域
幅積３（Ｍｔｌｚ）、スルーレート２５ （Ｖ／μ５ｅ
ｃ）のものを用い、期待される出力電圧は５（ｖ）であ
る。図中の（１）は前記微分電流の時定数が６７（ｎｓ
ｅｃ）の場合の出力電圧波形であり、（２）は前記微分
電流の時定数が４１ （ｎｓｅｃ）の場合の出力電圧波
形である。このように、時定数が短いために出力電圧は
期待された値よりも小さくなってしまい、また、時定数
の差異による出力ばらつきを生じている。演算増幅器Ｏ
Ａとして高速の利得帯域幅積３０（ＭＨｚ） 、スルー
レート２００ （Ｖ／ ｕ ５ｅｃ）のものを用いた場
合の出力電圧波形を第７図（３）に示す。このように、
微分電流制限用抵抗Ｒ３ｔｌｉ（ｉ・１〜ｎ）を挿入し
ない場合には高速の演算増幅器を用いないと期待される
出力電圧は得られない。
（ｉ＝ １〜ｎ）を挿入しない場合の出力電圧波形の一
例を示す。この場合、演算増幅器ＯＡとしては利得帯域
幅積３（Ｍｔｌｚ）、スルーレート２５ （Ｖ／μ５ｅ
ｃ）のものを用い、期待される出力電圧は５（ｖ）であ
る。図中の（１）は前記微分電流の時定数が６７（ｎｓ
ｅｃ）の場合の出力電圧波形であり、（２）は前記微分
電流の時定数が４１ （ｎｓｅｃ）の場合の出力電圧波
形である。このように、時定数が短いために出力電圧は
期待された値よりも小さくなってしまい、また、時定数
の差異による出力ばらつきを生じている。演算増幅器Ｏ
Ａとして高速の利得帯域幅積３０（ＭＨｚ） 、スルー
レート２００ （Ｖ／ ｕ ５ｅｃ）のものを用いた場
合の出力電圧波形を第７図（３）に示す。このように、
微分電流制限用抵抗Ｒ３ｔｌｉ（ｉ・１〜ｎ）を挿入し
ない場合には高速の演算増幅器を用いないと期待される
出力電圧は得られない。
続いて、微分電流制限用抵抗ＲＳｔｔｉ（ｉ・１〜ｎ）
の設定方法について述べる。対象とする読み取り装置を
公知のファクシミリ規格ＧＩＩＩに対応させるものとす
ると、−読み取り単位あたりの読み取り時間は２．８（
μ５ｅｃ）となる。このうち２（μ５ｅｃ）を個別読み
取りスイッチング素子ＡＳｉ（ｉ・１〜ｎ）の導通時間
として用いるとすると、この間に十分な充電電流が流れ
るため、に必要な前記直列回路の時定数は３００ （ｎ
ｓｅｃ）であるのでこのような時定数を得るための微分
電流制限用抵抗ＲＳＨｉ（ｉ＝１〜ｎ）の値は５（ｋΩ
）と見積られる。このときの微分電流の時定数のばらつ
きは、微分電流制限用抵抗のばらつきを±２（χ）とし
た場合、２６０〜３５０ （ｎｓｅｃ）と±１５（Ｘ）
に抑えることができ、また、このような微分波形に十分
追従する演算増幅器ＯＡの必要とする利得帯域は５ （
ＭＨｚ）で十分となる。
の設定方法について述べる。対象とする読み取り装置を
公知のファクシミリ規格ＧＩＩＩに対応させるものとす
ると、−読み取り単位あたりの読み取り時間は２．８（
μ５ｅｃ）となる。このうち２（μ５ｅｃ）を個別読み
取りスイッチング素子ＡＳｉ（ｉ・１〜ｎ）の導通時間
として用いるとすると、この間に十分な充電電流が流れ
るため、に必要な前記直列回路の時定数は３００ （ｎ
ｓｅｃ）であるのでこのような時定数を得るための微分
電流制限用抵抗ＲＳＨｉ（ｉ＝１〜ｎ）の値は５（ｋΩ
）と見積られる。このときの微分電流の時定数のばらつ
きは、微分電流制限用抵抗のばらつきを±２（χ）とし
た場合、２６０〜３５０ （ｎｓｅｃ）と±１５（Ｘ）
に抑えることができ、また、このような微分波形に十分
追従する演算増幅器ＯＡの必要とする利得帯域は５ （
ＭＨｚ）で十分となる。
第８図に本発明に於ける微分電流制限用抵抗Ｒ５１ｌｉ
（ｉ−１〜ｎ）を挿入した場合の出力電圧波形の一例を
示す。この場合、演算増幅器ＯＡとしては利得帯域幅積
３ （？Ｌｔｌｚ） 、スルーレート２５ （Ｖ／ ｕ
５ｅＣ）のものを用い、期待される出力電圧は５（Ｖ
）である。図中の（４）は出力電圧波形である。このよ
うに、時定数が調整されているために出力電圧は期待さ
れた値通りとなっており、また、時定数の差異による出
力ばらつきは生じない。このように、微分電流制限用抵
抗ＲＳ）Ｉｉ（ｉ・１〜ｎ）を挿入した場合には高速の
演算増幅器を用いな（とも期待される出力電圧を得るこ
とができる。
（ｉ−１〜ｎ）を挿入した場合の出力電圧波形の一例を
示す。この場合、演算増幅器ＯＡとしては利得帯域幅積
３ （？Ｌｔｌｚ） 、スルーレート２５ （Ｖ／ ｕ
５ｅＣ）のものを用い、期待される出力電圧は５（Ｖ
）である。図中の（４）は出力電圧波形である。このよ
うに、時定数が調整されているために出力電圧は期待さ
れた値通りとなっており、また、時定数の差異による出
力ばらつきは生じない。このように、微分電流制限用抵
抗ＲＳ）Ｉｉ（ｉ・１〜ｎ）を挿入した場合には高速の
演算増幅器を用いな（とも期待される出力電圧を得るこ
とができる。
実施例２．第二の実施例は、受光素子Ｐ１〜Ｐｎにそれ
ぞれ直列に個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎを接続することによって直列回路を構成し、この直
列回路の複数個を並列に接続し、この並列回路と直列に
抵抗体Ｒ５Ｈを接続し、この直列回路の一方を演算増幅
器ＯＡの反転入力回路に接続し、演算増幅器ＯＡの入力
端子と出力端子間にフィードバック用コンデンサＣｆ
と、フィードバック用スイッチング素子ＡＳｆとを含む
並列回路を接続し、個別読み取り用スイッチング素子Ａ
ＳＩ〜ＡＳｎをシフトレジスタＳＲを用いて順次一つず
つ導通／遮断し、個別読み取り用スイッチング素子ＡＳ
Ｉ〜ＡＳｎの導通時にはフィードバック用スイッチング
素子ＡＳｆを遮断し、個別読み取り用スイ・ンチング素
子ＡＳ１〜ＡＳｎの遮断時にはフィードバック用スイ・
ンチング素子ＡＳｆを導通させるものである。この実施
例の電気回路図を第５図に、出力波形の一例とタイミン
グチャートを第４図に示す。
ぞれ直列に個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎを接続することによって直列回路を構成し、この直
列回路の複数個を並列に接続し、この並列回路と直列に
抵抗体Ｒ５Ｈを接続し、この直列回路の一方を演算増幅
器ＯＡの反転入力回路に接続し、演算増幅器ＯＡの入力
端子と出力端子間にフィードバック用コンデンサＣｆ
と、フィードバック用スイッチング素子ＡＳｆとを含む
並列回路を接続し、個別読み取り用スイッチング素子Ａ
ＳＩ〜ＡＳｎをシフトレジスタＳＲを用いて順次一つず
つ導通／遮断し、個別読み取り用スイッチング素子ＡＳ
Ｉ〜ＡＳｎの導通時にはフィードバック用スイッチング
素子ＡＳｆを遮断し、個別読み取り用スイ・ンチング素
子ＡＳ１〜ＡＳｎの遮断時にはフィードバック用スイ・
ンチング素子ＡＳｆを導通させるものである。この実施
例の電気回路図を第５図に、出力波形の一例とタイミン
グチャートを第４図に示す。
この実施例に於て、電荷蓄積用コンデンサＣ１（ｉ・１
〜ｎ）は５０±５（ｐＦ）であり、個別読み取り用スイ
ッチング素子Ａ Ｓ ｉ （ｉ＝ １〜ｎ）のＯＮ抵抗
ＲＳＷｉ（ｉ＝１〜ｎ）は１０００±１００（Ω）であ
り、受光素子Ｐｉ（ｉ・１〜ｎ）から個別読み取り用ス
イッチング素子ＡＳ １（ｉ＝ １〜ｎ）までの配線抵
抗Ｒ１１−ｉ（ｉ＝ １〜ｎ）は１０±３（Ω）であり
、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１〜ｎ
）から電流制限抵抗Ｒ５Ｈまでの配線抵抗Ｒ１３−ｉ（
ｉ＝ １〜ｎ）は１０〜１００（Ω）であった。従って
、微分電流制限用抵抗Ｒ３）ｌを用いない場合には、前
記微分電流の時定数は第一の実施例に於て述べたと同様
に最大４１〜６７ （ｎｓｅｃ）まで±２４（χ）もば
らつくこととなり、また、このような微分電流に十分追
従する演算増幅器ＯＡを用いるならば、その必要とする
利得帯域は３０（Ｍｌｉｚ）以上という非常に高い値と
なってしまう。
〜ｎ）は５０±５（ｐＦ）であり、個別読み取り用スイ
ッチング素子Ａ Ｓ ｉ （ｉ＝ １〜ｎ）のＯＮ抵抗
ＲＳＷｉ（ｉ＝１〜ｎ）は１０００±１００（Ω）であ
り、受光素子Ｐｉ（ｉ・１〜ｎ）から個別読み取り用ス
イッチング素子ＡＳ １（ｉ＝ １〜ｎ）までの配線抵
抗Ｒ１１−ｉ（ｉ＝ １〜ｎ）は１０±３（Ω）であり
、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１〜ｎ
）から電流制限抵抗Ｒ５Ｈまでの配線抵抗Ｒ１３−ｉ（
ｉ＝ １〜ｎ）は１０〜１００（Ω）であった。従って
、微分電流制限用抵抗Ｒ３）ｌを用いない場合には、前
記微分電流の時定数は第一の実施例に於て述べたと同様
に最大４１〜６７ （ｎｓｅｃ）まで±２４（χ）もば
らつくこととなり、また、このような微分電流に十分追
従する演算増幅器ＯＡを用いるならば、その必要とする
利得帯域は３０（Ｍｌｉｚ）以上という非常に高い値と
なってしまう。
第７図に本発明に於ける微分電流制限用抵抗Ｒ５ｌ＋を
挿入しない場合の出力電圧波形の一例を示す。この場合
、演算増幅器ＯＡとしては利得帯域幅積３ （ＭＨｚ）
、スルーレート２５ （Ｖ／ ｕ ５ｅｃ）のものを
用い、期待される出力電圧は５（Ｖ）である。図中の（
１）は前記微分電流の時定数が６７ （ｎｓｅｃ）の場
合の出力電圧波形であり、（２）は前記微分電流の時定
数が４１ （ｎｓｅｃ）の場合の出力電圧波形である。
挿入しない場合の出力電圧波形の一例を示す。この場合
、演算増幅器ＯＡとしては利得帯域幅積３ （ＭＨｚ）
、スルーレート２５ （Ｖ／ ｕ ５ｅｃ）のものを
用い、期待される出力電圧は５（Ｖ）である。図中の（
１）は前記微分電流の時定数が６７ （ｎｓｅｃ）の場
合の出力電圧波形であり、（２）は前記微分電流の時定
数が４１ （ｎｓｅｃ）の場合の出力電圧波形である。
このように、時定数が短いために出力電圧は期待された
値よりも小さくなってしまい、また、時定数の差異によ
る出力ばらつきを生じている。
値よりも小さくなってしまい、また、時定数の差異によ
る出力ばらつきを生じている。
演算増幅器ＯＡとして高速の利得帯域幅積３０（Ｍｌｌ
ｚ）、スルーレート２００ （Ｖ／ ｕ ５ｅｃ）のも
のを用いた場合の出力電圧波形を第７図（３）に示す。
ｚ）、スルーレート２００ （Ｖ／ ｕ ５ｅｃ）のも
のを用いた場合の出力電圧波形を第７図（３）に示す。
このように、微分電流制限用抵抗ＲＳ）ｌを挿入しない
場合には高速の演算増幅器を用いないと期待される出力
電圧は得られない。
場合には高速の演算増幅器を用いないと期待される出力
電圧は得られない。
微分電流制限用抵抗Ｒ５Ｈの設定方法については実施例
１と同様である。微分電流の時定数のばらつきは、微分
電流制限用抵抗Ｒ５Ｉ＋の値を実施例１に於けるＲ３）
ｌｉ（ｉ＝ １〜ｎ）と同様に５０００±１００（Ω）
とした場合、２６０〜３４０（ｎｓｅｃ）と±１３（Ｘ
）に抑えることができ、また、このような微分波形に十
分追従する演算増幅器ＯＡの必要とする利得帯域は５
（ＭＨｚ）で十分となる。
１と同様である。微分電流の時定数のばらつきは、微分
電流制限用抵抗Ｒ５Ｉ＋の値を実施例１に於けるＲ３）
ｌｉ（ｉ＝ １〜ｎ）と同様に５０００±１００（Ω）
とした場合、２６０〜３４０（ｎｓｅｃ）と±１３（Ｘ
）に抑えることができ、また、このような微分波形に十
分追従する演算増幅器ＯＡの必要とする利得帯域は５
（ＭＨｚ）で十分となる。
第８図に本発明に於ける微分電流制限用抵抗Ｒ５ｌ＋を
挿入した場合の出力電圧波形の一例を示す。
挿入した場合の出力電圧波形の一例を示す。
この場合、演算増幅器ＯＡとしては利得帯域幅積３ （
ＭＨｚ） 、スルーレート２５ （Ｖ／ ｕ ５ｅｃ）
のものを用い、期待される出力電圧は５（ｖ）である。
ＭＨｚ） 、スルーレート２５ （Ｖ／ ｕ ５ｅｃ）
のものを用い、期待される出力電圧は５（ｖ）である。
図中の（４）は出力電圧波形である。このように、時定
数が調整されているために出力電圧は期待された値通り
となっており、また、時定数の差異による出力ばらつき
は生じない。このように、微分電流制限用抵抗Ｒ５Ｈを
挿入した場合には高速の演算増幅器を用いなくとも期待
される出力電圧を得ることができる。
数が調整されているために出力電圧は期待された値通り
となっており、また、時定数の差異による出力ばらつき
は生じない。このように、微分電流制限用抵抗Ｒ５Ｈを
挿入した場合には高速の演算増幅器を用いなくとも期待
される出力電圧を得ることができる。
実施例３．第三の実施例は、受光素子Ｐ１〜Ｐｎにそれ
ぞれ直列に個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎと微分電流制限用抵抗Ｒ５）Ｉｉ（ｉ・１〜ｎ）と
を接続することによって直列回路を構成し、この直列回
路の複数個を並列に接続し、この並列回路の一方を演算
増幅器ＯＡの反転入力回路に接続し、演算増幅器ＯＡの
入力端子と出力端子間にフィードバック用コンデンサＣ
ｆ と、フィードバック用スイッチング素子ＡＳｆ と
を含む並列回路を接続し、個別読み取り用スイッチング
素子ＡＳＩ〜ＡＳｎをシフトレジスタＳＲを用いて順次
一つずつ導通し、個別読み取り用スイッチング素子ＡＳ
Ｉ〜ＡＳｎの導通時の前半にはフィードバック用スイッ
チング素子ＡＳｆを遮断し、個別読み取り用スイッチン
グ素子ＡＳＩ〜ＡＳｎの導通時の後半にはフィードバッ
ク用スイッチング素子ＡＳｆを導通させるものである。
ぞれ直列に個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎと微分電流制限用抵抗Ｒ５）Ｉｉ（ｉ・１〜ｎ）と
を接続することによって直列回路を構成し、この直列回
路の複数個を並列に接続し、この並列回路の一方を演算
増幅器ＯＡの反転入力回路に接続し、演算増幅器ＯＡの
入力端子と出力端子間にフィードバック用コンデンサＣ
ｆ と、フィードバック用スイッチング素子ＡＳｆ と
を含む並列回路を接続し、個別読み取り用スイッチング
素子ＡＳＩ〜ＡＳｎをシフトレジスタＳＲを用いて順次
一つずつ導通し、個別読み取り用スイッチング素子ＡＳ
Ｉ〜ＡＳｎの導通時の前半にはフィードバック用スイッ
チング素子ＡＳｆを遮断し、個別読み取り用スイッチン
グ素子ＡＳＩ〜ＡＳｎの導通時の後半にはフィードバッ
ク用スイッチング素子ＡＳｆを導通させるものである。
この実施例の電気回路図を第３図に、出力波形の一例と
タイミングチャートを第６図に示す。
タイミングチャートを第６図に示す。
この実施例に於て、電荷蓄積用コンデンサＣｉ（ｉ・１
〜ｎ）は５０±５（ｐＦ）であり、個別読み取り用スイ
ッチング素子Ａ Ｓ １（ｉ＝ １〜ｎ）のＯＮ抵抗Ｒ
ＳＷｉ（ｉ＝１〜ｎ）は１０００±１００（Ω）であり
、受光素子Ｐｉ（ｉ＝１〜ｎ）から個別読み取り用スイ
ッチング素子ＡＳ ｉ （ｉ＝ １〜ｎ）までの配線抵
抗Ｒｌ １−ｉ（ｉ＝ １〜ｎ）は１０±３（Ω）であ
り、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１〜
ｎ）から演算増幅器ＯＡの人力までの配線抵抗Ｒ１２−
ｉ（ｉ＝ １〜ｎ）は１０〜１００（Ω）であった。従
って、微分電流制限用抵抗Ｒ５１ｌｉ（ｉ・１〜ｎ）を
用いない場合には、前記微分電流の時定数は第一の実施
例に於て述べたと同様に最大４１〜６７（ｎｓｅｃ）ま
で±２４（χ）もばらつくこととなり、またこのような
微分電流に十分追従する演算増幅器ＯＡを用いるならば
、その必要とする利得帯域は３０（ＭＨｚ）以上という
非常に高い値とな、ってしまう。
〜ｎ）は５０±５（ｐＦ）であり、個別読み取り用スイ
ッチング素子Ａ Ｓ １（ｉ＝ １〜ｎ）のＯＮ抵抗Ｒ
ＳＷｉ（ｉ＝１〜ｎ）は１０００±１００（Ω）であり
、受光素子Ｐｉ（ｉ＝１〜ｎ）から個別読み取り用スイ
ッチング素子ＡＳ ｉ （ｉ＝ １〜ｎ）までの配線抵
抗Ｒｌ １−ｉ（ｉ＝ １〜ｎ）は１０±３（Ω）であ
り、個別読み取り用スイッチング素子ＡＳｉ（ｉ・１〜
ｎ）から演算増幅器ＯＡの人力までの配線抵抗Ｒ１２−
ｉ（ｉ＝ １〜ｎ）は１０〜１００（Ω）であった。従
って、微分電流制限用抵抗Ｒ５１ｌｉ（ｉ・１〜ｎ）を
用いない場合には、前記微分電流の時定数は第一の実施
例に於て述べたと同様に最大４１〜６７（ｎｓｅｃ）ま
で±２４（χ）もばらつくこととなり、またこのような
微分電流に十分追従する演算増幅器ＯＡを用いるならば
、その必要とする利得帯域は３０（ＭＨｚ）以上という
非常に高い値とな、ってしまう。
第７図に本発明に於ける微分電流制限用抵抗ＲＳ）Ｉｉ
（ｉ・１〜ｎ）を挿入しない場合の出力電圧波形の一例
を示す。この場合、演算増幅器ＯＡとしては利得帯域幅
積３ （ＭＨｚ） 、スルーレー）２５（Ｖ／μ５ｅｃ
）のものを用い、期待される出力電圧は５（ｖ）である
。図中の（１）は前記微分電流の時定数が６７ （ｎｓ
ｅｃ）の場合の出力電圧波形であり、（２）は前記微分
電流の時定数が４１ （ｎｓｅｃ）の場合の出力電圧波
形である。このように、時定数が短いために出力電圧は
期待された値よりも小さくなってしまい、また、時定数
の差異による出力ばらつきを生じている。演算増幅器Ｏ
Ａとして高速の利得帯域幅積３０（ＭＨｚ） 、スルー
レート２００ （Ｖ ／ ｐ ５ｅｃ）のものを用いた
場合の出力電圧波形を第７図（３）に示す。このように
、微分電流制限用抵抗Ｒ５Ｉ（ｉ（ｉ・１〜ｎ）を挿入
しない場合には高速の演算増幅器を用いないと期待され
る出力電圧は得られない。
（ｉ・１〜ｎ）を挿入しない場合の出力電圧波形の一例
を示す。この場合、演算増幅器ＯＡとしては利得帯域幅
積３ （ＭＨｚ） 、スルーレー）２５（Ｖ／μ５ｅｃ
）のものを用い、期待される出力電圧は５（ｖ）である
。図中の（１）は前記微分電流の時定数が６７ （ｎｓ
ｅｃ）の場合の出力電圧波形であり、（２）は前記微分
電流の時定数が４１ （ｎｓｅｃ）の場合の出力電圧波
形である。このように、時定数が短いために出力電圧は
期待された値よりも小さくなってしまい、また、時定数
の差異による出力ばらつきを生じている。演算増幅器Ｏ
Ａとして高速の利得帯域幅積３０（ＭＨｚ） 、スルー
レート２００ （Ｖ ／ ｐ ５ｅｃ）のものを用いた
場合の出力電圧波形を第７図（３）に示す。このように
、微分電流制限用抵抗Ｒ５Ｉ（ｉ（ｉ・１〜ｎ）を挿入
しない場合には高速の演算増幅器を用いないと期待され
る出力電圧は得られない。
続いて、微分電流制限用抵抗Ｒ５Ｈｉ（ｉ・１〜ｎ）の
設定方法について述べる。対象とする読み取り装置を公
知のファクシミリ規格ＧＩＩＩに対応させるものとする
と、−読み取り単位あたりの読み取り時間は２．８（μ
５ｅｃ）となる。このうち、２ （ｕ ５ｅｃ）をフィ
ードバック用スイッチング素子ＡＳｆの導通時間として
用いるとすると、この間に十分な充電電流が流れるため
に必要な前記直列回路の時定数は３００（ｎｓｅｃ）で
あるのでこのような時定数を得るための微分電流制限用
抵抗Ｒ５１ｌｉ（ｉ・１〜ｎ）の値は５（ｋΩ）と見積
られる。このときの微分電流の時定数のばらつきは実施
例１と同様に、Ｒ３Ｈｉ（ｉ＝１〜ｎ）のばらつきを±
２（χ）とした場合、２６０〜３４０（ｎｓｅｃ）と±
１３（χ）に抑えることができ、また、このような微分
波形に十分追従する演算増幅器ＯＡの必要とする利得帯
域は５（Ｍｔｌｚ）で十分となる。
設定方法について述べる。対象とする読み取り装置を公
知のファクシミリ規格ＧＩＩＩに対応させるものとする
と、−読み取り単位あたりの読み取り時間は２．８（μ
５ｅｃ）となる。このうち、２ （ｕ ５ｅｃ）をフィ
ードバック用スイッチング素子ＡＳｆの導通時間として
用いるとすると、この間に十分な充電電流が流れるため
に必要な前記直列回路の時定数は３００（ｎｓｅｃ）で
あるのでこのような時定数を得るための微分電流制限用
抵抗Ｒ５１ｌｉ（ｉ・１〜ｎ）の値は５（ｋΩ）と見積
られる。このときの微分電流の時定数のばらつきは実施
例１と同様に、Ｒ３Ｈｉ（ｉ＝１〜ｎ）のばらつきを±
２（χ）とした場合、２６０〜３４０（ｎｓｅｃ）と±
１３（χ）に抑えることができ、また、このような微分
波形に十分追従する演算増幅器ＯＡの必要とする利得帯
域は５（Ｍｔｌｚ）で十分となる。
第８図に本発明に於ける微分電流制限用抵抗ＲＳＨ４（
ｉ・１〜ｎ）を挿入した場合の出力電圧波形の一例を示
す。この場合、演算増幅器ＯＡとしては利得帯域幅積３
（ＭＨｚ） 、スルーレート２５ （Ｖ／ Ｂ ５ｅ
ｃ）のものを用い、期待される出力電圧は５（ｖ）であ
る。図中の（４）は出力電圧波形である。このように、
時定数が調整されているために出力電圧は期待された値
通りとなっており、また、時定数の差異による出力ばら
つきは生じない。このように、微分電流制限用抵抗Ｒ３
Ｈｉ（ｉ・１〜ｎ）を挿入した場合には高速の演算増幅
器を用いなくとも期待される出力電圧を得ることができ
る。
ｉ・１〜ｎ）を挿入した場合の出力電圧波形の一例を示
す。この場合、演算増幅器ＯＡとしては利得帯域幅積３
（ＭＨｚ） 、スルーレート２５ （Ｖ／ Ｂ ５ｅ
ｃ）のものを用い、期待される出力電圧は５（ｖ）であ
る。図中の（４）は出力電圧波形である。このように、
時定数が調整されているために出力電圧は期待された値
通りとなっており、また、時定数の差異による出力ばら
つきは生じない。このように、微分電流制限用抵抗Ｒ３
Ｈｉ（ｉ・１〜ｎ）を挿入した場合には高速の演算増幅
器を用いなくとも期待される出力電圧を得ることができ
る。
実施例４．第四の実施例は、受光素子ＰＬ−Ｐｎにそれ
ぞれ直列に個別読み取り用スイッチング素子ＡＳＩ−Ａ
Ｓｎと微分電流制限用抵抗Ｒ５旧（ｉ・１〜ｎ）とを接
続することによって直列回路を構成し、この直列回路の
複数個を並列に接続し、この並列回路の一方を演算増幅
器ＯＡの反転入力回路に接続し、演算増幅器ＯＡの入力
端子と出力端子間にフィードバック用コンデンサＣｆ
と、フィードバック用スイッチング素子ＡＳｆとを含む
並列回路を接続し、個別読み取り用スイッチング素子Ａ
ＳＩ〜ＡＳｎをシフトレジスタＳＲを用いて順次一つず
つ導通し、個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎの導通時の前半にはフィードバック用スイッチング
素子ＡＳｆを遮断し、個別読み取り用スイッチング素子
ＡＳＩ〜ＡＳｎの導通時の後半にはフィードバック用ス
イッチング素子ＡＳｆを導通させるものである。この実
施例の電気回路図を第５図に、出力波形の一例とタイミ
ングチャートを第６図に示す。
ぞれ直列に個別読み取り用スイッチング素子ＡＳＩ−Ａ
Ｓｎと微分電流制限用抵抗Ｒ５旧（ｉ・１〜ｎ）とを接
続することによって直列回路を構成し、この直列回路の
複数個を並列に接続し、この並列回路の一方を演算増幅
器ＯＡの反転入力回路に接続し、演算増幅器ＯＡの入力
端子と出力端子間にフィードバック用コンデンサＣｆ
と、フィードバック用スイッチング素子ＡＳｆとを含む
並列回路を接続し、個別読み取り用スイッチング素子Ａ
ＳＩ〜ＡＳｎをシフトレジスタＳＲを用いて順次一つず
つ導通し、個別読み取り用スイッチング素子ＡＳＩ〜Ａ
Ｓｎの導通時の前半にはフィードバック用スイッチング
素子ＡＳｆを遮断し、個別読み取り用スイッチング素子
ＡＳＩ〜ＡＳｎの導通時の後半にはフィードバック用ス
イッチング素子ＡＳｆを導通させるものである。この実
施例の電気回路図を第５図に、出力波形の一例とタイミ
ングチャートを第６図に示す。
この実施例に於て、電荷蓄積用コンデンサＣｉ（ｉ・１
〜ｎ）は５０士５ （ｐＦ）であり、個別読み取り用ス
イッチング素子Ａ Ｓ １（ｉ＝ １ ＝ｎ）のＯＮ抵
抗ＲＳＷｉ （ｉ＝１〜ｎ）は１０００＋１００（Ω）
であり、受光素子Ｐｉ（ｉ＝１〜ｎ）から個別読み取り
用スイッチング素子ＡＳ １（ｉ＝ １〜ｎ）までの配
線抵抗Ｒｌ １−４（ｉ＝ １〜ｎ）は１０±３（Ω）
であり、個別読み取り用スイッチング素子Ａ Ｓ １（
ｉ＝ １ ＝ｎ）から演算増幅器ＯＡの入力までの配線
抵抗Ｒ１３−４（ｉ＝ １〜ｎ）は１０〜１００（Ω）
であった。従って、微分電流制限用抵抗Ｒ５ｌ１ｉ（ｉ
・１〜ｎ）を用いない場合には、前記微分電流の時定数
は第一の実施例に於て述べたと同様に最大４１〜６７（
ｎｓｅｃ）まで±２４ （Ｘ）もばらつくこととなり、
またこのような微分電流に十分追従する演算増幅器ＯＡ
を用いるならば、その必要とする利得帯域は３０（ＭＨ
ｚ）以上という非常に高い値となってしまう。
〜ｎ）は５０士５ （ｐＦ）であり、個別読み取り用ス
イッチング素子Ａ Ｓ １（ｉ＝ １ ＝ｎ）のＯＮ抵
抗ＲＳＷｉ （ｉ＝１〜ｎ）は１０００＋１００（Ω）
であり、受光素子Ｐｉ（ｉ＝１〜ｎ）から個別読み取り
用スイッチング素子ＡＳ １（ｉ＝ １〜ｎ）までの配
線抵抗Ｒｌ １−４（ｉ＝ １〜ｎ）は１０±３（Ω）
であり、個別読み取り用スイッチング素子Ａ Ｓ １（
ｉ＝ １ ＝ｎ）から演算増幅器ＯＡの入力までの配線
抵抗Ｒ１３−４（ｉ＝ １〜ｎ）は１０〜１００（Ω）
であった。従って、微分電流制限用抵抗Ｒ５ｌ１ｉ（ｉ
・１〜ｎ）を用いない場合には、前記微分電流の時定数
は第一の実施例に於て述べたと同様に最大４１〜６７（
ｎｓｅｃ）まで±２４ （Ｘ）もばらつくこととなり、
またこのような微分電流に十分追従する演算増幅器ＯＡ
を用いるならば、その必要とする利得帯域は３０（ＭＨ
ｚ）以上という非常に高い値となってしまう。
第７図に本発明に於ける微分電流制限用抵抗Ｒ５Ｈを挿
入しない場合の出力電圧波形の一例を示す。この場合、
演算増幅器ＯＡとしては利得帯域幅積３ （ＭＨｚ）
、スルーレート２５ （Ｖ／ ｕ ５ｅｃ）のものを用
い、期待される出力電圧は５（ｖ）である。図中の（１
）は前記微分電流の時定数が６７（ｎｓｅｃ）の場合の
出力電圧波形であり、（２）は前記微分電流の時定数が
４１ （ｎｓｅｃ）の場合の出力電圧波形である。この
ように、時定数が短いために出力電圧は期待された値よ
りも小さくなってしまい、また、時定数の差異による出
力ばらつきを生じている。
入しない場合の出力電圧波形の一例を示す。この場合、
演算増幅器ＯＡとしては利得帯域幅積３ （ＭＨｚ）
、スルーレート２５ （Ｖ／ ｕ ５ｅｃ）のものを用
い、期待される出力電圧は５（ｖ）である。図中の（１
）は前記微分電流の時定数が６７（ｎｓｅｃ）の場合の
出力電圧波形であり、（２）は前記微分電流の時定数が
４１ （ｎｓｅｃ）の場合の出力電圧波形である。この
ように、時定数が短いために出力電圧は期待された値よ
りも小さくなってしまい、また、時定数の差異による出
力ばらつきを生じている。
演算増幅器ＯＡとして高速の利得帯域幅積３０ （ＭＨ
ｚ）、スルーレート２００ （Ｖ／μ５ｅｃ）のものを
用いた場合の出力電圧波形を第７図（３）に示す。この
ように、微分電流制限用抵抗Ｒ５Ｉ＋を挿入しない場合
には高速の演算増幅器を用いないと期待される出力電圧
は得られない。
ｚ）、スルーレート２００ （Ｖ／μ５ｅｃ）のものを
用いた場合の出力電圧波形を第７図（３）に示す。この
ように、微分電流制限用抵抗Ｒ５Ｉ＋を挿入しない場合
には高速の演算増幅器を用いないと期待される出力電圧
は得られない。
微分電流制限用抵抗Ｒ３Ｉ＋の設定方法については実施
例３と同様である。微分電流の時定数のばらつきは、微
分電流制限用抵抗Ｒ３ＨＯ値を実施例３に於けるＲ５ｌ
ｌ１（ｉ＝ １〜ｎ）と同様に５０００±１００（Ω）
とした場合、２６０〜３４０ （ｎｓｅｃ）と±１３（
χ）に抑えることができ、また、このような微分波形に
十分追従する演算増幅器ＯＡの必要とする利得帯域は５
（ＭＨｚ）で十分となる。
例３と同様である。微分電流の時定数のばらつきは、微
分電流制限用抵抗Ｒ３ＨＯ値を実施例３に於けるＲ５ｌ
ｌ１（ｉ＝ １〜ｎ）と同様に５０００±１００（Ω）
とした場合、２６０〜３４０ （ｎｓｅｃ）と±１３（
χ）に抑えることができ、また、このような微分波形に
十分追従する演算増幅器ＯＡの必要とする利得帯域は５
（ＭＨｚ）で十分となる。
第８図に本発明に於ける微分電流制限用抵抗ＲＳ）ｌを
挿入した場合の出力電圧波形の一例を示す。
挿入した場合の出力電圧波形の一例を示す。
この場合、演算増幅器ＯＡとしては利得帯域幅積３ （
ＭＨｚ） 、スルーレート２５ （Ｖ／ ｇ ５ｅｃ）
のものを用い、期待される出力電圧は５（ｖ）である。
ＭＨｚ） 、スルーレート２５ （Ｖ／ ｇ ５ｅｃ）
のものを用い、期待される出力電圧は５（ｖ）である。
図中の（４）は出力電圧波形である。このように、時定
数が調整されているために出力電圧は期待された値通り
となっており、また、時定数の差異による出力ばらつき
は生じない。このように、微分電流制限用抵抗ＲＳＨを
挿入した場合には高速の演算増幅器を用いなくとも期待
される出力電圧を得ることができる。
数が調整されているために出力電圧は期待された値通り
となっており、また、時定数の差異による出力ばらつき
は生じない。このように、微分電流制限用抵抗ＲＳＨを
挿入した場合には高速の演算増幅器を用いなくとも期待
される出力電圧を得ることができる。
以上の実施例により明らかなように、本発明による駆動
方法を用いるならば配線抵抗などのばらつきによる微分
電流のばらつきにともなう演算増幅器の出力ばらつきを
最小限に抑え、且つ利得帯域の比較的狭い安価な演算増
幅器を用いても安定且つ高精度な読み取りが可能となる
。
方法を用いるならば配線抵抗などのばらつきによる微分
電流のばらつきにともなう演算増幅器の出力ばらつきを
最小限に抑え、且つ利得帯域の比較的狭い安価な演算増
幅器を用いても安定且つ高精度な読み取りが可能となる
。
（ホ）効果
本発明により、従来より安定且つ高精度且つ安価なイメ
ージセンサの駆動が可能となった。
ージセンサの駆動が可能となった。
よって本発明は工業的価値大であると信する。
第１図は、第一の従来の技術に於ける電気回路図であり
、 第２図は、第二の従来の技術に於ける電気回路図であり 第３図は本発明の第一の実施例及び第三の実施例に於け
る電気回路図であり 第４図は本発明の第二の実施例及び第四の実施例に於け
る電気回路図であり 第５図は本発明の第一の実施例及び第二の実施例に於け
る出力信号の一例及びタイミングチャートであり 第６図は本発明の第三の実施例及び第四の実施例に於け
る出力信号の一例及びタイミングチャートであり 第７図は従来の技術における出力信号の一例であり 第８図は本発明の実施例に於ける出力信号の−例である
。 Ｄｉ（ｉ＝１〜ｎ）・・・フォトダイオードＣ１（ｉ・
１〜ｎ）・・・電荷蓄積用コンデンサＰｉ（ｉ・１〜ｎ
）・・・受光素子 ＡＳｉ（ｉ・１〜ｎ）・・・個別読み取り用スイッチン
グ素子 Ｒ２Ｏ及びＲ５）Ｉｉ（ｉ＝１〜ｎ）・・・微分電流制
限用抵抗Ｒ１１−ｉ（ｉ・１〜ｎ）・・・受光素子から
個別読み取り用スイッチング素子までの配線抵抗 Ｒ１２−ｉ（ｉ＝１＝ｎ）・・・個別読み取り用スイッ
チング素子から演算増幅器の人力までの配線抵抗Ｒ１３
〜１（ｉ＝１〜ｎ）・・・個別読み取り用スイッチング
素子から微分抵抗制限用抵抗Ｒ５ＩＩまでの配線抵抗Ｒ
Ｏ・・・出力抵抗 ＣＯ・・・結合コンデンサ ＶＢ・・・受光素子バイアス電圧 ＯＡ・・・演算増幅器 ＡＳｆ・・・フィードバック用スイッチング素子Ｃｆ
・・・フィードバック用コンデンサＳＲ・・・シフトレ
ジスタ ０Ｐ・・・読み取り出力端子 Ｖ ＯＵＴ・・・読み取り出力電圧 （１）・・・従来の技術に於ける出力電圧信号の最大値 （２）・・・従来の技術に於ける出力電圧信号の最小値 （３）・・・従来の技術に於いて高速の演算増幅器を用
いた場合の出力電圧信号
、 第２図は、第二の従来の技術に於ける電気回路図であり 第３図は本発明の第一の実施例及び第三の実施例に於け
る電気回路図であり 第４図は本発明の第二の実施例及び第四の実施例に於け
る電気回路図であり 第５図は本発明の第一の実施例及び第二の実施例に於け
る出力信号の一例及びタイミングチャートであり 第６図は本発明の第三の実施例及び第四の実施例に於け
る出力信号の一例及びタイミングチャートであり 第７図は従来の技術における出力信号の一例であり 第８図は本発明の実施例に於ける出力信号の−例である
。 Ｄｉ（ｉ＝１〜ｎ）・・・フォトダイオードＣ１（ｉ・
１〜ｎ）・・・電荷蓄積用コンデンサＰｉ（ｉ・１〜ｎ
）・・・受光素子 ＡＳｉ（ｉ・１〜ｎ）・・・個別読み取り用スイッチン
グ素子 Ｒ２Ｏ及びＲ５）Ｉｉ（ｉ＝１〜ｎ）・・・微分電流制
限用抵抗Ｒ１１−ｉ（ｉ・１〜ｎ）・・・受光素子から
個別読み取り用スイッチング素子までの配線抵抗 Ｒ１２−ｉ（ｉ＝１＝ｎ）・・・個別読み取り用スイッ
チング素子から演算増幅器の人力までの配線抵抗Ｒ１３
〜１（ｉ＝１〜ｎ）・・・個別読み取り用スイッチング
素子から微分抵抗制限用抵抗Ｒ５ＩＩまでの配線抵抗Ｒ
Ｏ・・・出力抵抗 ＣＯ・・・結合コンデンサ ＶＢ・・・受光素子バイアス電圧 ＯＡ・・・演算増幅器 ＡＳｆ・・・フィードバック用スイッチング素子Ｃｆ
・・・フィードバック用コンデンサＳＲ・・・シフトレ
ジスタ ０Ｐ・・・読み取り出力端子 Ｖ ＯＵＴ・・・読み取り出力電圧 （１）・・・従来の技術に於ける出力電圧信号の最大値 （２）・・・従来の技術に於ける出力電圧信号の最小値 （３）・・・従来の技術に於いて高速の演算増幅器を用
いた場合の出力電圧信号
Claims (4)
- （１）受光量に対応したインピーダンスを有する素子部
分と、その素子部分に並列に接続された電荷蓄積コンデ
ンサを有する受光素子と、受光素子に直列に個別読み取
り用スイッチング素子と抵抗体とを接続することによっ
て直列回路を構成し、この直列回路の複数個を並列に接
続し、この並列回路の一方を演算増幅器の一方の入力回
路に接続し、演算増幅器の入力端子と出力端子間にフィ
ードバック用コンデンサとフィードバック用スイッチン
グ素子とを含む並列回路を接続し、個別読み取り用スイ
ッチング素子を選択的に導通／遮断し、個別読み取り用
スイッチング素子の導通時にはフィードバック用スイッ
チング素子を遮断し、個別読み取り用スイッチング素子
の遮断時にはフィードバック用スイッチング素子を導通
させるという構成を含むイメージセンサ駆動方法。 - （２）受光量に対応したインピーダンスを有する素子部
分と、その素子部分に並列に接続された電荷蓄積コンデ
ンサを有する受光素子と、受光素子に直列に個別読み取
り用スイッチング素子を接続することによって直列回路
を構成し、この直列回路の複数個を並列に接続し、この
並列回路と直列に抵抗体を接続し、この直列回路の一方
を演算増幅器の一方の入力回路に接続し、演算増幅器の
入力端子と出力端子間にフィードバック用コンデンサと
フィードバック用スイッチング素子とを含む並列回路を
接続し、個別読み取り用スイッチング素子を選択的に導
通／遮断し、個別読み取り用スイッチング素子の導通時
にはフィードバック用スイッチング素子を遮断し、個別
読み取り用スイッチング素子の遮断時にはフィードバッ
ク用スイッチング素子を導通させるという構成を含むイ
メージセンサ駆動方法。 - （３）受光量に対応したインピーダンスを有する素子部
分と、その素子部分に並列に接続された電荷蓄積コンデ
ンサを有する受光素子と、受光素子に直列に個別読み取
り用スイッチング素子と抵抗体とを接続することによっ
て直列回路を構成し、この直列回路の複数個を並列に接
続し、この並列回路の一方を演算増幅器の一方の入力回
路に接続し、演算増幅器の入力端子と出力端子間にフィ
ードバック用コンデンサとフィードバック用スイッチン
グ素子とを含む並列回路を接続し、個別読み取り用スイ
ッチング素子を順次一つずつ導通し、個別読み取り用ス
イッチング素子の導通時の前半にはフィードバック用ス
イッチング素子を遮断し、個別読み取り用スイッチング
素子の導通時の後半にはフィードバック用スイッチング
素子を導通させるという構成を含むイメージセンサ駆動
方法。 - （４）受光量に対応したインピーダンスを有する素子部
分と、その素子部分に並列に接続された電荷蓄積コンデ
ンサを有する受光素子と、受光素子に直列に個別読み取
り用スイッチング素子を接続することによって直列回路
を構成し、この直列回路の複数個を並列に接続し、この
並列回路と直列に抵抗体を接続し、この直列回路の一方
を演算増幅器の一方の入力回路に接続し、演算増幅器の
入力端子と出力端子間にフィードバック用コンデンサと
フィードバック用スイッチング素子とを含む並列回路を
接続し、個別読み取り用スイッチング素子を順次一つず
つ導通し、個別読み取り用スイッチング素子の導通時の
前半にはフィードバック用スイッチング素子を遮断し、
個別読み取り用スイッチング素子の導通時の後半にはフ
ィードバック用スイッチング素子を導通させるという構
成を含むイメージセンサ駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110194A JPH01280974A (ja) | 1988-05-06 | 1988-05-06 | イメージセンサ駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110194A JPH01280974A (ja) | 1988-05-06 | 1988-05-06 | イメージセンサ駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01280974A true JPH01280974A (ja) | 1989-11-13 |
Family
ID=14529434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63110194A Pending JPH01280974A (ja) | 1988-05-06 | 1988-05-06 | イメージセンサ駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01280974A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04168877A (ja) * | 1990-11-01 | 1992-06-17 | Fuji Xerox Co Ltd | 画像読取装置における積分器入力容量の設定方法及び画像読取装置 |
| US9679929B2 (en) | 2012-10-12 | 2017-06-13 | Samsung Electronics Co., Ltd. | Binary image sensors including quantum dots and unit pixels thereof |
-
1988
- 1988-05-06 JP JP63110194A patent/JPH01280974A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04168877A (ja) * | 1990-11-01 | 1992-06-17 | Fuji Xerox Co Ltd | 画像読取装置における積分器入力容量の設定方法及び画像読取装置 |
| JP2556191B2 (ja) * | 1990-11-01 | 1996-11-20 | 富士ゼロックス株式会社 | 画像読取装置における積分器入力容量の設定方法及び画像読取装置 |
| US9679929B2 (en) | 2012-10-12 | 2017-06-13 | Samsung Electronics Co., Ltd. | Binary image sensors including quantum dots and unit pixels thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4071781A (en) | Pulse duration correction circuit | |
| JPS6031249B2 (ja) | 測光増幅回路 | |
| JPS6237562B2 (ja) | ||
| JPH01280974A (ja) | イメージセンサ駆動方法 | |
| KR940000851B1 (ko) | 광수신 회로 | |
| US4975566A (en) | First stage circuit for an optical receiver | |
| CA1048184A (en) | Pulse duration correction circuit | |
| US6956195B2 (en) | Photoelectric current and voltage converting circuit | |
| JP2656265B2 (ja) | 電流電圧変換回路 | |
| JPS61228319A (ja) | 光電流増幅回路 | |
| US5212378A (en) | Optical receiver with critical damping resistor | |
| KR900008047B1 (ko) | 광 펄스 수신회로 | |
| WO1985004773A1 (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
| EP0905894A2 (en) | Data receiver using waveform shaping | |
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JPS60250707A (ja) | アイソレ−シヨンアンプ | |
| JPH0142186B2 (ja) | ||
| JP2000357957A (ja) | 光受信回路及びそれを用いた光伝送装置 | |
| GB2220092A (en) | Integrating circuit | |
| JPH04326023A (ja) | 光電変換装置 | |
| KR940008011Y1 (ko) | 교환기의 요금 등산용 계수 신호 감지 회로 | |
| JPS6242649A (ja) | 光受信回路 | |
| JPS63308410A (ja) | 二端子網の光センサ | |
| JPH01147943A (ja) | データ受信回路 | |
| SU1522120A1 (ru) | Преобразователь емкости и сопротивлени в интервал времени |