JPH01280321A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01280321A JPH01280321A JP10995788A JP10995788A JPH01280321A JP H01280321 A JPH01280321 A JP H01280321A JP 10995788 A JP10995788 A JP 10995788A JP 10995788 A JP10995788 A JP 10995788A JP H01280321 A JPH01280321 A JP H01280321A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- nitride
- silicon nitride
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 239000010408 film Substances 0.000 claims abstract description 89
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000005121 nitriding Methods 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 34
- 239000003990 capacitor Substances 0.000 abstract description 20
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 229910005091 Si3N Inorganic materials 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
集積回路のキャパシタなどに用いる絶縁薄膜の形成方法
に関し、 ピンホールがなくかつ窒化膜の特徴は可及的に失なわな
いシリコン窒化薄膜の形成方法を提供することを目的と
し、 基板上にシリコン窒化膜を堆積する工程、該シリコン窒
化膜の少なくとも表面の一部を酸化する工程、該酸化に
よって形成されたシリコン酸化膜の少な（とも表面の一
部を窒化処理してシリコン窒化酸化膜（１５）に変換す
る工程、を有する構成とする。
に関し、 ピンホールがなくかつ窒化膜の特徴は可及的に失なわな
いシリコン窒化薄膜の形成方法を提供することを目的と
し、 基板上にシリコン窒化膜を堆積する工程、該シリコン窒
化膜の少なくとも表面の一部を酸化する工程、該酸化に
よって形成されたシリコン酸化膜の少な（とも表面の一
部を窒化処理してシリコン窒化酸化膜（１５）に変換す
る工程、を有する構成とする。
本発明は、集積回路のキャパシタなどに用いる絶縁薄膜
の形成方法に関する。
の形成方法に関する。
ＬＳＩの高集積化、高速化に伴ない、絶縁膜の薄膜化が
図られている。特にＭＯＳ ＰＥＴのゲート酸化膜とダ
イナミックＲＡＭの電荷蓄積容量用の絶縁膜の薄膜化が
重要である。
図られている。特にＭＯＳ ＰＥＴのゲート酸化膜とダ
イナミックＲＡＭの電荷蓄積容量用の絶縁膜の薄膜化が
重要である。
例えば上記の電荷蓄積容量つまりキャパシタは誘電体膜
とその両側の電極で形成され、容量値は電流面積、誘電
体膜の誘電率と厚さで決まる。集積化が進めば面積は小
になり、しかし容量値は情報記憶上それ程小にすること
はできないから、誘電率を大にするか、厚さを小にして
容量値を確保する必要に迫られる。
とその両側の電極で形成され、容量値は電流面積、誘電
体膜の誘電率と厚さで決まる。集積化が進めば面積は小
になり、しかし容量値は情報記憶上それ程小にすること
はできないから、誘電率を大にするか、厚さを小にして
容量値を確保する必要に迫られる。
集積回路の絶縁膜としては二酸化シリコン（ＳｉＯ□）
が広く用いられているが、最近ＬＭビット以上のＤＲＡ
Ｍのキャパシタの誘電体膜などには窒化シリコン（Ｓ
ｉ ｚ Ｎ ａ ）膜が使われている。Ｓｉ３Ｎ、は５
ｉｎｚより誘電率が５０％程高く、高集積化に有利であ
る。誘電率の更に高いものとしてはタンタル酸化膜など
があるが、これは集積回路ではまだ実用化されていない
。
が広く用いられているが、最近ＬＭビット以上のＤＲＡ
Ｍのキャパシタの誘電体膜などには窒化シリコン（Ｓ
ｉ ｚ Ｎ ａ ）膜が使われている。Ｓｉ３Ｎ、は５
ｉｎｚより誘電率が５０％程高く、高集積化に有利であ
る。誘電率の更に高いものとしてはタンタル酸化膜など
があるが、これは集積回路ではまだ実用化されていない
。
誘電率を大にするには材料を選定する必要があるが、こ
の点、従来使われてきた実績ある誘電体膜の厚さを薄（
することはそのような必要もなく、簡便な方法ではある
。勿論、薄くするとピンホールなどの問題がでてくる。
の点、従来使われてきた実績ある誘電体膜の厚さを薄（
することはそのような必要もなく、簡便な方法ではある
。勿論、薄くするとピンホールなどの問題がでてくる。
本発明はこの極薄絶縁薄膜の形成方法に係るものである
。
。
（従来の技術）
集積回路の絶縁膜の材料としては５ｉＯｚが中心的に使
われてきたが、高集積化に伴なって種々の要求が現われ
、５ｉＯｚに代る材料の出現が望まれている。
われてきたが、高集積化に伴なって種々の要求が現われ
、５ｉＯｚに代る材料の出現が望まれている。
窒化シリコンは二酸化シリコンに比べて、誘電率が約５
０％大きい上、構造が緻密であり、強力な不純物拡散バ
リア効果、高温耐酸化性、耐放射線性がある。Ｓｉ３Ｎ
４を薄膜としてＬＳＩ製造工程に導入する方法としては
シリコンの直接窒化法と、ＣＶＤやスパッタによる堆積
法がある。前者は非常に薄い膜を均一に形成できるが、
反応温度が高いこと、下地基板がシリコンに限定される
欠点がある。後者はこれらの欠点はないが、薄膜の場合
、偶発的な欠陥を含み易い。
０％大きい上、構造が緻密であり、強力な不純物拡散バ
リア効果、高温耐酸化性、耐放射線性がある。Ｓｉ３Ｎ
４を薄膜としてＬＳＩ製造工程に導入する方法としては
シリコンの直接窒化法と、ＣＶＤやスパッタによる堆積
法がある。前者は非常に薄い膜を均一に形成できるが、
反応温度が高いこと、下地基板がシリコンに限定される
欠点がある。後者はこれらの欠点はないが、薄膜の場合
、偶発的な欠陥を含み易い。
ＣＶＤ法によるシリコン窒化膜の形成ではシリコン源と
してＳｉＨ４，５ｉＣｊ２Ｈｚ 、５ｉＣｆｆｚＨｚ
。
してＳｉＨ４，５ｉＣｊ２Ｈｚ 、５ｉＣｆｆｚＨｚ
。
５ｉＣＥａ 、５ｉＣｆｆ、Ｈなどを用い、例えば次の
反応によるＳｉ、Ｎ、を生成させる。
反応によるＳｉ、Ｎ、を生成させる。
Ｓ ｉ Ｃｌ ｚ Ｈｚ ＋ Ｎ Ｈ３→Ｓｉ３Ｎ ４
＋ ＨＣＩＨの多い程低温で成長させることができる
が、使い易さなどから上式の反応を利用することが多い
。
＋ ＨＣＩＨの多い程低温で成長させることができる
が、使い易さなどから上式の反応を利用することが多い
。
ところでこのような反応で堆積した膜は、１０１１１１
１以下の薄い膜ではピンホールが発生し易く（厚い膜な
ら後からの堆積でピンホールは埋められてしまう）、ピ
ンホールがあるとリーク電流などがあって不具合である
。
１以下の薄い膜ではピンホールが発生し易く（厚い膜な
ら後からの堆積でピンホールは埋められてしまう）、ピ
ンホールがあるとリーク電流などがあって不具合である
。
ＣＶＤ ５ｉｚＮａ膜のこのような欠点を補うにはＳ
ｉ３Ｎ、膜を高温で酸化処理するのが有効であり、この
方法はＩＭビット以上のメモリで実用されている。シリ
コン基板上に５ｉｌＮ４膜はＳｉＯ□膜を介して成長さ
せられ、上記酸化処理で表面がＳｉＯ□化されるので、
５ｉｎ２．５Ｌ３Ｎ４． ＳｉＯ□の３層構造の膜にな
る。そしてＳ ｉ ３ Ｎ ａ膜にピンホールがあって
も、酸化処理で入ってきた酸素がピンホールを埋め、ピ
ンホール無しになることが期待できる。
ｉ３Ｎ、膜を高温で酸化処理するのが有効であり、この
方法はＩＭビット以上のメモリで実用されている。シリ
コン基板上に５ｉｌＮ４膜はＳｉＯ□膜を介して成長さ
せられ、上記酸化処理で表面がＳｉＯ□化されるので、
５ｉｎ２．５Ｌ３Ｎ４． ＳｉＯ□の３層構造の膜にな
る。そしてＳ ｉ ３ Ｎ ａ膜にピンホールがあって
も、酸化処理で入ってきた酸素がピンホールを埋め、ピ
ンホール無しになることが期待できる。
しかしこの３層構造では膜厚低域に難がある。
シリコン基板上の熱酸化Ｓｉｎ、膜は基板表面をきれい
にするという意味を持っており、基板表面がきれいなら
無くてもよい。そこで１６Ｍなどの高集積度メモリでは
これを除いて、Ｓ ｉ ３ Ｎ ａ膜を直接シリコン基
板上に形成し、その表面を酸化して、５ｉ３Ｎａ、 Ｓ
ｉＯ□の２層構造にすることが考えられている。
にするという意味を持っており、基板表面がきれいなら
無くてもよい。そこで１６Ｍなどの高集積度メモリでは
これを除いて、Ｓ ｉ ３ Ｎ ａ膜を直接シリコン基
板上に形成し、その表面を酸化して、５ｉ３Ｎａ、 Ｓ
ｉＯ□の２層構造にすることが考えられている。
（発明が解決しようとする課題） 。
窒化膜の表面酸化はピンホール除去には有効であるが、
窒化膜の表面が酸化膜に変るから、前記窒化膜の特徴は
、酸化膜に変る量が多い程失なわれて行く。
窒化膜の表面が酸化膜に変るから、前記窒化膜の特徴は
、酸化膜に変る量が多い程失なわれて行く。
本発明はか＼る点を改善し、ピンホールがな（かつ窒化
膜の特徴は可及的に失なわないシリコン窒化薄膜の形成
方法を提供することを目的とするものである。
膜の特徴は可及的に失なわないシリコン窒化薄膜の形成
方法を提供することを目的とするものである。
第１図に示すように本発明では、■基板上に堆積法によ
り、実質的にシリコン窒化物よりなる薄膜を形成し、■
該薄膜を酸化性雰囲気中で酸化処理して、該薄膜の表面
に二酸化シリコンを主成分とする薄層を形成し、然る後
、■窒化性雰囲気で窒化処理して、該薄層の少なくとも
一部を窒化物を含む層に変換する。
り、実質的にシリコン窒化物よりなる薄膜を形成し、■
該薄膜を酸化性雰囲気中で酸化処理して、該薄膜の表面
に二酸化シリコンを主成分とする薄層を形成し、然る後
、■窒化性雰囲気で窒化処理して、該薄層の少なくとも
一部を窒化物を含む層に変換する。
この方法によればＳｉ３Ｎ、層、５ｉＯＬＪｉ！、窒化
されたＳｉＯ□層の３層構造の絶縁薄膜が得られ、下層
のＳｉ３Ｎ、層は酸化処理されるのでピンホールがあっ
ても埋められ、また酸化層表面は窒化されるから、酸化
層部分は可及的に薄く、残り全部が窒化層であるから、
窒化膜としての特徴を可及的に保持することができる。
されたＳｉＯ□層の３層構造の絶縁薄膜が得られ、下層
のＳｉ３Ｎ、層は酸化処理されるのでピンホールがあっ
ても埋められ、また酸化層表面は窒化されるから、酸化
層部分は可及的に薄く、残り全部が窒化層であるから、
窒化膜としての特徴を可及的に保持することができる。
第２図に本発明の絶縁薄膜形成方法の工程を示す。（ａ
）ではシリコン基板１１の上に、高濃度にリン（Ｐ）を
含む低抵抗の多結晶シリコン膜１２を堆積し、この多結
晶シリコン膜上にＣＶＤ法により窒化膜１３を堆積する
。多結晶シリコン膜１２は、構成しようとするキャパシ
タの一方の電極となるもので、通常、シラン（Ｓｉ Ｈ
４）の熱分解で成長させ、厚みは０．２〜１μｍである
。窒化膜１３は、ＳｉＨ４＋ＮＨ３あるいはＳｉＨ，Ｃ
ｆ□十ＮＨ，等の反応で、約８５０ ’Ｃの基板温度で
多結晶シリコン膜１２上に堆積する。１ＭビットのＤＲ
ＡＭの場合窒化膜１３の厚みは約１５ｎｍであるが、本
発明ではこれより薄くてよい。
）ではシリコン基板１１の上に、高濃度にリン（Ｐ）を
含む低抵抗の多結晶シリコン膜１２を堆積し、この多結
晶シリコン膜上にＣＶＤ法により窒化膜１３を堆積する
。多結晶シリコン膜１２は、構成しようとするキャパシ
タの一方の電極となるもので、通常、シラン（Ｓｉ Ｈ
４）の熱分解で成長させ、厚みは０．２〜１μｍである
。窒化膜１３は、ＳｉＨ４＋ＮＨ３あるいはＳｉＨ，Ｃ
ｆ□十ＮＨ，等の反応で、約８５０ ’Ｃの基板温度で
多結晶シリコン膜１２上に堆積する。１ＭビットのＤＲ
ＡＭの場合窒化膜１３の厚みは約１５ｎｍであるが、本
発明ではこれより薄くてよい。
次に（ｂ）では、（ａ）の状態のものを湿った酸素雰囲
気中で、９００ ’Ｃで、３０分処理し、約２ｎｍの、
ＳｉＯ□を主成分とする超薄膜１４を形成する。この酸
化工程で窒化膜１３の欠陥（ピンホール）は消滅し、膜
の絶縁性が向上する。酸化反応は下式で表わせる。
気中で、９００ ’Ｃで、３０分処理し、約２ｎｍの、
ＳｉＯ□を主成分とする超薄膜１４を形成する。この酸
化工程で窒化膜１３の欠陥（ピンホール）は消滅し、膜
の絶縁性が向上する。酸化反応は下式で表わせる。
５ｉｚＮｎ＋２０□→５ｉＯｚ＋２ＮＯ＋Ｎｚ↑生成し
たＮ２つまり窒素ガスは窒化膜１３から雰囲気中へ出て
行（が、Ｎｏが残るので、薄膜１４は完全な（シリコン
基板を直接熱酸化したときのような）二酸化シリコン層
ではないが、は＼“ＳｉＯ□層と言ってよい。
たＮ２つまり窒素ガスは窒化膜１３から雰囲気中へ出て
行（が、Ｎｏが残るので、薄膜１４は完全な（シリコン
基板を直接熱酸化したときのような）二酸化シリコン層
ではないが、は＼“ＳｉＯ□層と言ってよい。
次に（Ｃ）では、（ｂ）の状態のものを９００°Ｃ中の
ＮＨ，中で処理して薄膜１４の表面を窒化して窒化酸化
膜１５にする。この反応は次式で表わせる。
ＮＨ，中で処理して薄膜１４の表面を窒化して窒化酸化
膜１５にする。この反応は次式で表わせる。
Ｓｉ Ｏｚ ＋ Ｎ Ｈ：＋−５ｉＯｘＮｙ ＋ ＯＨ
↑生成物ＳｉＯｘＮｙの酸素量Ｘは処理温度が高い程小
になるが、ＩＣ製造工程ではそれ程高い温度は利用でき
ないので組成は５ｉＯＮに近い。しかし緻密性、放射線
耐性、電流／電圧ストレス耐性はＳｉ３Ｎ４に似ている
。また誘電率は、（ｂ）のもの（従来のもの）より数１
０％増加する。（ｂ）（Ｃ）の工程は直接反応によるた
め均一性は良好である。膜厚の均一性は工程（ａ）にお
いて決定される。
↑生成物ＳｉＯｘＮｙの酸素量Ｘは処理温度が高い程小
になるが、ＩＣ製造工程ではそれ程高い温度は利用でき
ないので組成は５ｉＯＮに近い。しかし緻密性、放射線
耐性、電流／電圧ストレス耐性はＳｉ３Ｎ４に似ている
。また誘電率は、（ｂ）のもの（従来のもの）より数１
０％増加する。（ｂ）（Ｃ）の工程は直接反応によるた
め均一性は良好である。膜厚の均一性は工程（ａ）にお
いて決定される。
前記（ｂ）の工程の窒化膜の酸化は、窒化膜の耐酸化性
により容易に進行せず、そこで酸化では２０〜３０人程
度の深さまでとする。前記（Ｃ）の工程の酸化膜の窒化
も、表面にできた窒化層が窒化の進行を阻止するので酸
化膜の全部を窒化するのは容易でない。全部窒化しない
場合は窒化層、酸化層、窒化層の３層構造になるが、酸
化層は窒化層でサンドウィッチされているので、絶縁性
などについては全部窒化層の場合と殆んど差がない。
により容易に進行せず、そこで酸化では２０〜３０人程
度の深さまでとする。前記（Ｃ）の工程の酸化膜の窒化
も、表面にできた窒化層が窒化の進行を阻止するので酸
化膜の全部を窒化するのは容易でない。全部窒化しない
場合は窒化層、酸化層、窒化層の３層構造になるが、酸
化層は窒化層でサンドウィッチされているので、絶縁性
などについては全部窒化層の場合と殆んど差がない。
次に（ｄ）では窒化酸化膜１５上に金属あるいは半導体
の電極１６を形成し、電極１２，１６、誘電体膜１３〜
１５の構成のキャパシタを完成する。
の電極１６を形成し、電極１２，１６、誘電体膜１３〜
１５の構成のキャパシタを完成する。
このキャパシタの最大電界強度は、Ｓｉ３Ｎ、の真性値
に近いＩＱＭＶ／ｃｍが得られる。
に近いＩＱＭＶ／ｃｍが得られる。
第３図は本発明をＤＲＡＭのメモリセルに応用した例を
示す。ｌｌａ、ｌｌｂはソース・ドレイン拡散領域、１
７は多絶縁シリコンのゲート電極で、これは１トランジ
スタ１キヤパシタ型メモリセルの該トランジスタを構成
する。キャパシタは多結晶シリコン電極１２、絶縁膜１
３〜１５、金属または多結晶シリコンの電極１６で構成
される。１８はゲート絶縁膜、１９はフィールド酸化膜
である。
示す。ｌｌａ、ｌｌｂはソース・ドレイン拡散領域、１
７は多絶縁シリコンのゲート電極で、これは１トランジ
スタ１キヤパシタ型メモリセルの該トランジスタを構成
する。キャパシタは多結晶シリコン電極１２、絶縁膜１
３〜１５、金属または多結晶シリコンの電極１６で構成
される。１８はゲート絶縁膜、１９はフィールド酸化膜
である。
ＤＲＡＭメモリセルのキャパシタはＭＯＳキャパシタを
使用するのが普通であるが、集積度向上につれて２電極
１誘電体型の通常のキャパシタが使用され、この場合拡
散層１１ｂ上に絶縁膜を介して電極を配設して該キャパ
シタを形成するのが普通である。しかしこれでは集積度
が上らず、そこで第３図に示すように、トランジスタ部
およびフィールド絶縁層上に跨ってキャパシタを構成す
ることが考えられている。本発明ではこの第３図の構成
のメモリセルのキャパシタの誘電体膜を一層薄くかつ高
誘電率にすることができ、小面積で所要容量のキャパシ
タを形成することができる。またキャパシタの信頬性が
高く、メモリセルの寿命が従来のものより溝かに長く、
デバイスの歩留りも向上する。
使用するのが普通であるが、集積度向上につれて２電極
１誘電体型の通常のキャパシタが使用され、この場合拡
散層１１ｂ上に絶縁膜を介して電極を配設して該キャパ
シタを形成するのが普通である。しかしこれでは集積度
が上らず、そこで第３図に示すように、トランジスタ部
およびフィールド絶縁層上に跨ってキャパシタを構成す
ることが考えられている。本発明ではこの第３図の構成
のメモリセルのキャパシタの誘電体膜を一層薄くかつ高
誘電率にすることができ、小面積で所要容量のキャパシ
タを形成することができる。またキャパシタの信頬性が
高く、メモリセルの寿命が従来のものより溝かに長く、
デバイスの歩留りも向上する。
実施例では窒化シリコン１３は多結晶シリコン上に成長
させたが、シリコン基板上に直接または二酸化シリコン
層上などに成長させることもある。
させたが、シリコン基板上に直接または二酸化シリコン
層上などに成長させることもある。
以上説明したように本発明では、窒化膜の表面を酸化し
、生成された酸化膜を窒化処理するので、薄い窒化膜で
もピンホールがなく、かつ全体がはり窒化膜なので高い
誘電率、絶縁膜としての高信頼性、耐放射線性などが得
られ、甚だ有効である。
、生成された酸化膜を窒化処理するので、薄い窒化膜で
もピンホールがなく、かつ全体がはり窒化膜なので高い
誘電率、絶縁膜としての高信頼性、耐放射線性などが得
られ、甚だ有効である。
第１図は本発明の原理説明図、
第２図は本発明の実施例を示す製造工程図、第３図は本
発明の実施例のメモリセルの断面図である。 第２図で１１はシリコン基板、１２は多結晶シリコン層
、１３は窒化膜、１４はその酸化層、１５は窒化層、１
６は電極である。
発明の実施例のメモリセルの断面図である。 第２図で１１はシリコン基板、１２は多結晶シリコン層
、１３は窒化膜、１４はその酸化層、１５は窒化層、１
６は電極である。
Claims (1)
- １、基板（１２）上にシリコン窒化膜（１３）を堆積す
る工程、該シリコン窒化膜の少なくとも表面の一部を酸
化する工程、該酸化によって形成されたシリコン酸化膜
（１４）の少なくとも表面の一部を窒化処理してシリコ
ン窒化酸化膜（１５）に変換する工程、を有することを
特徴とする絶縁薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63109957A JP2656945B2 (ja) | 1988-05-06 | 1988-05-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63109957A JP2656945B2 (ja) | 1988-05-06 | 1988-05-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01280321A true JPH01280321A (ja) | 1989-11-10 |
| JP2656945B2 JP2656945B2 (ja) | 1997-09-24 |
Family
ID=14523423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63109957A Expired - Lifetime JP2656945B2 (ja) | 1988-05-06 | 1988-05-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656945B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220888A (ja) * | 2006-02-16 | 2007-08-30 | Central Res Inst Of Electric Power Ind | 超格子構造による耐放射線性を有する炭化珪素半導体素子およびその運転方法 |
| KR100769135B1 (ko) * | 2005-08-12 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 반도체 장치의 게이트 유전막 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162967A (en) * | 1978-06-14 | 1979-12-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5884462A (ja) * | 1981-11-13 | 1983-05-20 | Toshiba Corp | Ｍｏｓ型半導体装置およびその装造方製造方法 |
-
1988
- 1988-05-06 JP JP63109957A patent/JP2656945B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162967A (en) * | 1978-06-14 | 1979-12-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5884462A (ja) * | 1981-11-13 | 1983-05-20 | Toshiba Corp | Ｍｏｓ型半導体装置およびその装造方製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769135B1 (ko) * | 2005-08-12 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 반도체 장치의 게이트 유전막 형성 방법 |
| JP2007220888A (ja) * | 2006-02-16 | 2007-08-30 | Central Res Inst Of Electric Power Ind | 超格子構造による耐放射線性を有する炭化珪素半導体素子およびその運転方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2656945B2 (ja) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4603059A (en) | Method of manufacturing MIS capacitors for semiconductor IC devices | |
| US5578848A (en) | Ultra thin dielectric for electronic devices and method of making same | |
| US7245010B2 (en) | System and device including a barrier layer | |
| US5780115A (en) | Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments | |
| US7227209B2 (en) | Method of improved high K dielectric—polysilicon interface for CMOS devices | |
| US6773981B1 (en) | Methods of forming capacitors | |
| US20030235962A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| JP3189813B2 (ja) | 半導体装置の製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| JP2656945B2 (ja) | 半導体装置の製造方法 | |
| JP2796293B2 (ja) | 半導体装置及びその製造方法 | |
| KR960012258B1 (ko) | 반도체 장치의 제조방법 | |
| US4840917A (en) | Method of interface state reduction in MNOS capacitors | |
| JP3316848B2 (ja) | 酸化タンタル膜を用いたキャパシタ構造の製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPH0563157A (ja) | 半導体装置 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JP2972270B2 (ja) | 半導体装置の製造方法 | |
| KR0123737B1 (ko) | 커패시터 유전체막 형성방법 | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 |