KR0123737B1 - 커패시터 유전체막 형성방법 - Google Patents

Abstract

커패시터 유전체막 형성 방법이 개시되어 있다. 스토리지 노드 상에 형성된 자연 산화막을 제거하고, 상기 산화막이 제거된 스토리지 노드상에 산화막을 형성하고, 상기 산화막 상에 질화막을 형성한다.

복합 유전체막을 사용함으로써, 브레이크다운 필드(breakdown field)의 저하를 막을 수 있고, 자연 산화막을 제거함으로써 유전체막의 커패시턴스를 저하시키는 SiON 막의 성장을 방지할 수 있으며, 산화막을 먼저 성장시킴으로써 질화막의 박막화에 따르는 질화막 전체의 산화와 같은 문제와 질화막 두께 감소 효과가 제거되었고, 제조 공정 중에 산화막의 두께 모니터링(monitoring)이 가능하여 유전체막의 초기 누설 전류 밀도를 좌우하는 산화막을 원하는 두께까지 성장시킬 수 있으므로 누설 전류밀도의 제어가 가능하다.

Description

커패시터 유전체막 형성방법

제1a도 내지 제1e도는 종래의 커패시터 유전체막 제조방법의 일 예를 설명하기 위한 단면도들이고; 제2a도 내지 제2e도는 본 발명의 방법에 의한 커패시터 유전체막 제조방법의 일 예를 설명하기 위한 단면도들이다.

본 발명은 고집적 반도체 장치 및 그 제조방법에 관한 것으로 특히, 신뢰성 있는 커패시터의 유전체막 형성방법에 관한 것이다.

반도체 제조기술의 발달에 따른 메모리 장치의 고집적화로, 칩내에서 단위 셀(cell)이 차지하는 면적이 줄어들게 되었고, 이는 결과적으로 셀 커패시터 면적의 감소를 초래하게 되었다. 특히 하나의 트랜지스터와 하나의 커패시터로 구성되는 DRAM(dynamic random acess memory)에 있어서의 집적도의 증가는 괄목할만 하다.

이에 따라, 작은 면적에서도 충분한 셀 커패시턴스를 확보하는 것이 큰 과제로 대두되고 있다.

식(1)은 커패시턴스에 관련되는 식으로서, 이에 의하면, 커패시턴스는 유전체막의 유전율과 면적에 비례하고, 유전체막의 두께에 반비례하다는 것을 알 수 있다. 이때, ε은 유전체막의 유전율, A는 전극의 면적, 그리고 d는 유전체막의 두께를 나타낸다.

일반적으로, 셀 커패시턴스를 증가시키는 방법으로, 첫째, 전극의 면적을 증가시키는 방법(즉, 식(1)에서 A를 증가시키는 방법), 둘째, 유전체막의 두께를 감소시키는 방법(즉, 식(1)에서 d를 감소시키는 방법), 그리고 세째, 유전체막의 유전율을 향상시키는 방법(즉, 식(1)에서 ε을 증가시키는 방법)이 있다.

셀 커패시턴스를 증가시키는 첫번째 방법인 전극의 면적을 증가시키는 방법으로는, 스토리지 전극(storage electrode)의 구조를 트랜치형(trench type)이나, 스택 혈(stacked type), 스택-트랜치형(stacked-trench type)으로 형성하여 커패시터의 유효면적을 증가시키는 것이 있다.

그러나, 이러한 스토리지 전극의 구조를 변형시키는 방법은, 메모리 장치가 고집적화됨에 따라 디자인룰(design rule)의 한계를 극복하기 어렵고, 복잡한 공정을 수반하게 되므로 셀 커패시턴스를 증가시키기 위한 다른 방법의 모색이 필요하게 되었다.

최근에, 셀 커패시턴스를 증가시키는 두번째 방법인 커패시터 두전극 사이에 형성되는 유전체막을 박막화하는 방법에 대한 연구가 활발히 진행되고 있다.

종래의 커패시터 유전체막으로는 실리콘 산화막(SiO₂)과 같은 단일막이 사용되어져 왔으나, 최근에는 실리콘 질화막(Si₃N₄) 상에 산화막(SiO₂)을 중첩하여 형성한 질화막/산화막(Si₃N₄/SiO₂, 이하 NO막이라 한다)의 복합막이 사용되고 있다.

제1a도 내지 제1e도를 참조하여 종래 기술에 의한 반도체 장치 유전체막 형성방법을 설명하고자 한다.

제1a도를 참조하면, 반도체 기판(10) 상에 절연막(11), 예컨대, 산화막 및 상기 절연막 상에 스토리지 전극(12), 예컨대, p형 폴리실리콘을 형성한다. 상기 스토리지 전극(12) 상에 스토리지 전극(12)의 노출에 의해 생성된 자연 산화막(13)이 도시되어 있다.

제1b도를 참조하면, 상기 자연 산화막(13)을 RTN 방법으로 질화시킨다. 이때, 질화 온도는 900℃ 이하로 한다.

제1c도를 참조하면, 상기 자연 산화막(13)이 질화된 질화막(14)과 노출된 상기 절연막(11) 상에 SiH₄와 NH₃가스로부터 Si₃N₄를 얻어 질화막(15)을 형성한다.

제1d도를 참조하면, 상기 질화막(15) 상에 상기 질화막(15)을 습식산화 방법으로 산화시킴으로써 산화막(16)을 형성한다. 이때, 상기 질화막(15)의 두께는 산화에 의해서 감소되었다.

제1e도는 참조하면, 상기 산화막(16) 상에 상부전극, 예컨대, p형 폴리 실리콘층(17)을 형성하여 커패시터를 완성한다.

상술한 바와 같이, 셀 커패시턴스를 증가시키기 위해 유전체막을 박막화시키는 방법은, DRAM의 집적도가 64M 비트(bit)를 넘어서자 많은 문제점을 발생시켰다. 첫째로는 질화막과 스토리지 전극(storage electrode) 사이에 존재하는 자연 산화막으로 인해 메모리 장치의 전기적 특성이 열화되었고, 둘째는 스토리지 전극 상에 고품질의 질화막을 성장시키는 것이 불가능하게 되었다.

그리하여, 스토리지 전극 표면에 형성된 자연 산화막을 제거하는 것을 필수적인 것으로 인식되어졌으며, 이 자연 산화막의 제거는 일반적으로, RTN(rapid thermal nit ridation)방법이나 LPCVD(low pressure chemical vapor deposition)방법 등을 통하여 자연 산화막을 질화 시킴으로서 이루어졌다.

표면 클리닝(cleaning) 공정, RTN방법으로 자연 산화막을 질화시키는 공정, 및 LPCVD방법으로 질화막을 증착시키는 공정을 동일한 챔버(chamber) 내에서 연속적으로 실시하는 방법이 예를 들면, 1993년 VLSI테크놀러지 심포지움에서 케이. 안도(K.Ando)외 2인에 의해 발표된 논문-256M 비트 DRAM 셀에 대하여 인 시츄 RTMP로 제조된 초박막의 질환 실리콘 커패시터들(Ultrathin Silicon Nitride Capacitors Fabricated by In Situ Rapid Thermal Multi-processing for 256Mb DRAM Cells)(pp. 47∼48)에 개시되어 있다.

또한, 자연 산화막을 절화시키고, 이어서 질화막을 증착하고, 이 질화막을 어닐링(annealing)한 다음 산화막을 성장시키는 방법이 예를 들면, 에스. 에이치. 강(S.H.Kang)의 4인에 의해 발표된 논문-NO 커패시터 유전막에 대한 인 시츄 어닐링에 의한 실리콘 질화막의 산화에 대한 개선된 저항력(Improved Resistance to a Oxidation of Silicon Nitride by In Situ Annealing for the NO Capacitor Dielectric Film)(SSDM '93, pp. 865∼867)에 개시되어 있다.

그러나, 자연 산화막을 질화시키는 종래의 이러한 방법들은 자연산화막을 질화시키는 온도가 반도체 장치의 열적 제한 수준인 900℃ 이하로 가해지기 때문에, 이 자연 산화막은 산화막이 완전히 질환되어 생성되는 Si₃N₄막으로 되지 못하고 SiON 막으로 된다. 이 SiON 막은 질화막에 비해 유전율이 낮으므로 커패시턴스의 저하를 초래하게 된다.

이를 해결하는 한 방법으로, 자연 산화막을 HF와 H₂O 증기를 사용하여 클리닝하므로서(이하, HF vapor cleaning이라 한다) 제거하고, 질화막을 형성한 다음 질화막을 산화시켜 질화막/산화막의 복합 유전체막을 얻는 방법이 예를 들면, 엠. 요시마루(M.Yoshimaru)외 7인에 의해 발표된 논문-인 시츄 HF vapor cleaning과 LPCVD에 의해 폴리 실리콘 전극 상에 선택적으로 증착된 고품질의 초박막 실리콘 질화막(High Quality Ultra Thin Si₃N₄Film Selectively Deposited on Poly-Si Electrode by LPCVD with In Situ HF Vapor Cleaning) (IEDM '92, pp.271∼274)에 개시되어 있다.

그러나, 산화막을 질화막의 산화에 의해 형성하는 이러한 방법은 질화막이 산화됨에 따르는 질화막 두께의 감소, 질화막 위의 산화막 두께 측정의 곤란, 질화막이 초박막화 되면 질화막 전체가 산화되어 산화막의 두께가 급격히 증가되는 등의 문제를 발생시킨다.

이상과 같이 상술한 종래의 방법에 의하면, 첫째, 자연 산화막을 질화시킴에 따라 질화막에 비해 유전율이 낮은 SiON 막이 형성되어 커패시턴스가 저하되고, 둘째, 질화막을 산화시킴으로써 질화막 두께가 감소됨과 동시에, 질화막 위의 초기 누설 전류의 밀도를 좌우하는 산화막의 두께 측정이 곤란하게 되며, 또한, 질화막이 초박막화되면 질화막 전체가 산화되어 산화막의 두께가 급격히 증가되는 등의 문제가 발생한다.

따라서, 본 발명의 목적은 상술한 종래의 문제점들을 해결할 수 있는 신뢰성 있는 커패시터 유전체막 형성방법을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은, 스토리지 노드 상에 형성된 자연 산화막을 제거하는 단계; 상기 자연 산화막이 제거된 스토리지 노드상에 산화막을 형성하는 단계; 및 상기 산화막 상에 질화막을 형성하는 단계를 구비하는 반도체 장치의 커패시터 유전체막 제조방법을 제공한다.

상기 자연 산화막은 습식화학세척후 연속적으로 H₂분위기에서 베이크를 실시하여 제거하고, 유전체막 형성이 완료될때까지의 후속 공정을 진공중에서 실시하여 자연 산화막의 재성장을 방지할 수 있다.

상기 습식화학세척은 10% HF 용액에 에칭하고, 연속적으로 순수물로 세정하는 것이 바람직하다. 또한, 상기 자연 산화막은 진공중에서 HF와 H₂O 증기(즉, HF vapor cleaning)를 사용하여 클리닝하므로서 제거할 수도 있다.

상기 산화막은 RTO방법으로 형성하고, 상기 RTO는 850℃의 온도에서 10∼30초간 O₂분위기에서 진행하는 것이 바람직하다.

또한, 상기 질화막은 LPCVD 방법으로 형성하고, 상기 LPCVD는 1.5Torr의 압력과 850℃의 온도에서 진행한다. 또한, 상기 질화막은 SiH₂Cl₂와 NH₃소스를 사용하여 형성하고, 상기 SiH₂Cl₂와 NH₃소스의 비는 1 : 10인 것이 바람직하다.

또한, 상기 자연 산화막 제거 공정과 산화막 형성 공정, 질화막 형성 공정은 진공 상태에서 연속적으로 진행할 수 있다.

본 발명은 자연 산화막을 제거하므로서 질화막보다 유전율이 낮은 SiON막 형성에 의한 커패시턴스의 저하를 방지하고, 복합막 형성에 있어서, 산화막을 먼저 성장시키고 질화막을 형성하므로서 질화막의 산화에 의해 질화막 두께가 감소되거나, 박막화에 의해 질화막 전체가 산화되는 것을 방지하고, 산화막 두께 측정이 곤란한 문제점을 해결한다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하고자 한다.

제2a도는 스토리지 전극(22)을 형성하는 단계를 나타낸다.

반도체 기판(20) 상에 형성된 절연막(21) 상에 인(P)이 도우핑(doping) 된 폴리 실리콘을 사용하여 스토리지 전극(22)을 통상의 방법에 의해 형성한다. 상기 스토리지 전극(22)의 노출에 의해 상기 스토리지 전극(22) 표면에 자연 산화막(23)이 형성된다.

제2b도는 상기 자연 산화막(23)을 제거하는 단계를 나타낸다.

상기 자연 산화막(23)은 습식화학세척후 연속적으로 H₂분위기에서 베이크를 실시한다. 이때, 상기 습식화학세척은 10% HF 용액에 에칭하고, 연속적으로 순수물로 세정한 다음, 연속적으로 H₂분위기에서 베이크를 실시하여 상기 자연 산화막(23)을 제거하고, 유전체막 형성이 완료될때까지의 후속 공정을 진공중에서 실시하여 자연 산화막의 재성장을 방지한다. 한편, 진공중에서 HF와 H₂O 증기를 사용한 HF vapor cleaning에 의해 상기 자연 산화막을 제거할 수도 있다.

제2c도는 상기 스토리지 전극(22) 상에 산화막(24)을 형성하는 단계를 나타낸다.

상기 자연 산화막(23)이 제거된 상기 스토리지 전극(22) 상에 종래의 NO 막과는 달리 산화막(24)을 먼저 형성한다. 상기 산화막(24)은 두께조절이 용이한, 예를 들면, RTO(rapid thermal oxidation) 방법을 이용하여 800℃ 이상의 산소 분위기에서 10∼50초간 산화시켜, 30Å 이하의 두께로 성장시키는 것이 바람직하다. 한편, 통상의 로(furnace)에서 건식 산화, 즉 700℃ 이상의 산소 분위기에서 5∼30분간 산화시켜, 30Å 이하의 두께로 성장시키는 것도 가능하다.

이때, 상기 산화막(24) 형성 이후 계속적으로 산화막의 성장을 방지하기 위하여 진공 상태를 유지하면서 후속 공정인 질화막 증착 챔버로 이동시킨다.

제2d도는 질화막(25)을 형성하는 단계를 나타낸다.

상기 산화막(24) 상에 통상의 방법으로 질화막(25)을 형성하므로서 유전체막 형성을 완성한다. 상기 질화막(25)은 소스 가스, 예컨대, SiH₂Cl₂: NH₃의 비를 1 : 10으로 하여 형성하며, 1.5 Torr의 증착압력과, 850℃의 증착 온도에서 10∼20Å의 두께로 형성하는 것이 바람직하다.

제2e도는 커패시터의 상부 전극(26)을 형성하는 단계를 나타낸다.

상기 질화막(25) 상에 인이 도우핑된 폴리 실리콘층을 형성하고 사진 식각 공정을 통해 패터닝하므로서 상부 전극(26)을 형성하고, 커패시터를 완성한다.

이상, 상술한 바와 같이 본 발명에 의하면, NO 유전체막에서와 마찬가지로 질화막과 산화막의 복합 유전체막을 사용하므로서, 브레이크다운 필드(breakdown field)의 저하를 막을 수 있다. 그리고, 자연 산화막을 제거하므로서 유전체막의 커패시턴스를 저하시키는 SiON막의 성장을 방지할 수 있다.

또한, NO막 형성에 있어서, 질화막과 산화막의 성장 순서를 바꾸어 산화막을 먼저 성장시킴으로써 질화막의 산화 공정이 없어지게 되었고 이로 인해, 질화막의 박막화에 따르는 질화막 전체의 산화와 같은 문제가 근본적으로 해결 가능하게 되었으며, 질화막 두께 감소 효과도 제거되었다.

산화막을 먼저 성장시킴에 따라 제조 공정 중에 산화막의 두께 모니터링(monitoring)이 가능하여 유전체막의 초기 누설 전류 밀도를 좌우하는 산화막을 원하는 두께까지 성장시킬 수 있으므로 누설 전류 밀도의 제어가 가능하다.

본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (8)

1. 스토리지 노드 상에 형성된 자연 산화막을 세정방법을 이용하여 제거하는 단계; 상기 자연 산화막이 제거된 스토리지 노드 상에 산화막을 형성하는 단계; 및 상기 산화막 상에 질화막을 형성하는 단계를 구비하는 커패시터 유전체막 제조방법.
2. 제1항에 있어서, 상기 자연 산화막의 제거 방법은 습식화학세척후 연속적으로 H₂분위기에서 베이크를 실시하는 것을 특징으로 하는 커패시터 유전체막 제조방법.
3. 제2항에 있어서, 상기 습식화학세척은 10% HF 용액에 에칭하고, 연속적으로 순수물로 세정하는 것을 특징으로 하는 커패시터 유전체막 제조방법.
4. 제1항에 있어서, 상기 자연 산화막을 제거하는 방법은 HF vapor cleaning을 실시하는 것을 특징으로 하는 커패시터 유전체막 제조방법.
5. 제1항에 있어서, 상기 산화막은 800℃의 온도와 10∼50초간 O₂분위기에서 급속 열산화(rapid thermal oxidation) 방법에 의해 형성하는 것을 특징으로 하는 커패시터 유전체막 제조방법.
6. 제1항에 있어서, 상기 산화막은 통상의 로에서 700℃ 이상의 온도 및 5∼30 분간의 O₂분위기에서 건식산화 방법으로 형성하는 것을 특징으로 하는 커패시터 유전체막 제조방법.
7. 제1항에 있어서, 상기 질화막은 LPCVD 방법으로 형성하는 것을 특징으로 하는 커패시터 유전체막 제조방법.
8. 제1항에 있어서, 상기 자연 산화막 제거 공정과 산화막 형성 공정, 질화막 형성 공정이 진공 상태에서 연속적으로 행하는 것을 특징으로 하는 커패시터 유전체막 제조방법.