JPH01276195A - 表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 文五立Ｉ 本発明は表示制御回路に関し、特にパーソナルコンピュ
ータ等のビデオメモリを用いるグラフィクス画素の表示
制御回路に関する。

乱嵐亘韮 従来この種の表示制御回路においては、ビデオメモリ内
に画面を構成する複数の画素に関する情報が格納されて
いた。また、ビデオメモリ内の１つの画素に関する情報
は複数のビットから構成されていた。そして、描画要求
があった場合、指定された位置に相当するビデオメモリ
内の夫々の画素に関する情報の所定のビットに対して指
定された輝度情報値の書込みを行っていた。

しかしながら、このような表示制御回路においては画面
を構成する画素が格子状に並ぶため、斜めの線を描画す
る場合には画素を決定するときに連続的な位置を選択で
きなかった。したがって。

ある程度近似的な位置に決定されてしまい、結果的には
画面上で斜めの線が階段状に表示されてしまうという欠
点があった。例えば第３図の○のように表示されていた
。

几匪血１追 本発明の目的は、画面上の斜めの線をなめらかに表示す
ることができる表示制御回路を提供することである。

九匪ム１羞 本発明の表示制御回路は、複数の画素で構成される画面
の表示を制御する表示制御回路であって、前記画面上に
所定の輝度で斜めの線を表示するときに前記斜めの線を
構成する斜線構成画素を検出する検出手段と、前記検出
手段により検出された前記斜線構成画素に隣接する画素
を前記所定の輝度より低い輝度で表示する表示手段とを
有することを特徴とする。

尺土週 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明による表示制御回路の一実施例の構成を
示す系統図である９図において本発明の一実施例による
表示制御回路は、描画回路１と、ビデオメモリ２と、パ
レット３と、輝度演算回路４と、輝度補正回路５と、Ｄ
／Ａコンバータ６と、ＣＲＴ　（Ｃａｔｈｏｄｅ　Ｒａ
ｙ　Ｔｕｂｅ）　７と、ポジションメモリ８とを含んで
構成されている。

描画回路１はビデオメモリ２及びパレット３に画素に関
する情報等を書込む回路である。

ビデオメモリ２は実際の画面に表示される（つまり近似
的な位置）画素の座標を格納するものである。

パレット３はカラー表示の際のＲ−Ｇ−Ｂの各信号と輝
度信号を決定する配色テーブルである。

このパレット３の出力はＤ／Ａコンバータ６により実際
のＲ−Ｇ−Ｂの信号及び輝度信号に変換された後、ＣＲ
Ｔ７上に表示される。

輝度演算回路４はパレット３、ビデオメモリ２及びポジ
ションメモリ８からの情報を入力とし、所定の算術演算
を行うものである。その演算結果は輝度補正回路５に送
出され、輝度補正回路５はＤ／Ａコンバータ６を調整し
て輝度の変更を行う。

かかる構成からなる表示制御回路において、斜めの線の
描画要求があった場合について説明する。

まず、描画回路１は指定された各座標の位置に相当する
画素をオン状態にするため、ビデオメモリ２内の所定の
ビットに輝度情報を書込み、それと同時にその画素の位
置情報をポジションメモリ８に書込む、輝度演算回路４
はポジションメモリ８に書込まれた表示すべき斜め線を
構成する各画素に隣接する画素に関する情報をもとにパ
レット３から輝度情報を読出す。

さらに輝度演算回路４は表示すべき画素の輝度情報とそ
の画素に隣接する画素の輝度情報とをもとに演算を行い
、その結果に応じて隣接する画素の表示を行う輝度を決
定する。

そして、輝度補正回路５はこの情報を受けとり、Ｄ／Ａ
コンバータ６を調整することにより、隣接する画素の輝
度を一時的に補正してＣＲＴ７に表示させる。

次に第２図を用いて以上の動作を詳細に説明する。第２
図は輝度演算回路４における演算処理のフローチャー１
・である、斜めの描画要求があった場合には、輝度演算
口ｌ１Ｉ８４はまず最初にポジションメモリ８から斜め
の線を構成する画素の座標（Ｘ方向及びＹ方向）を読出
ず（ステップ２１）。

次に画素の座標のうち、Ｙ方向の座標に＋１した座標及
び−１した座標（つまり、隣接する画素の座標）を夫々
記憶する（ステップ２２）、そして、ステップ２２で求
めた画素に対応する輝度情報をパレット３から続出しく
ステップ２３）、斜めの線を構成する画素の輝度との算
術平均を求める（ステップ２４）。その結果は補正輝度
として輝度演算口ｆＩ＠４内のメモリに一旦格納される
。

斜めの線を近似的に構成するすべての画素に対して以上
の処理が済むまで続けられる（ステップ２５→２１）た
め、輝度演算回路４内のメモリには補正すべき全ての画
素の補正輝度が格納されることになる。そして、そのす
べての補正輝度は輝度補正図１ｉＩ８５に送出されて記
憶される（ステップ２６）。

以上の処理が完了した後、ビデオメモリ２及びパレット
３の情報がＤ／Ａコンバータ６により実際のＲ−Ｇ−Ｂ
の信号及び輝度信号に変換されてＣＲＴ７上に表示され
る。この場合において、斜めの線を近似的に構成する画
素に隣接する画素は輝度補正図［５により輝度演算回路
４で求めた補正輝度にて表示される。その結果、第３図
の○の他に斜線部分の画素が補正輝度で表示されるため
斜めの線がなめらかに見えるのである。

なお、本実施例では輝度演算回路４において斜線を構成
する各画素のＹ座標に±１した座標の画素を補正輝度で
表示しているが、代りにｘ８標に±１した座標やＸ座標
、Ｙ座標ともに±１した座標の画素を補正輝度で表示し
ても良いことは明らかである。

また、本実施例では、斜めの線を構成する画素の輝度と
補正すべき画素の輝度との算術平均の結果の値を補正輝
度としているがそれよりも高い輝度や低い輝度を補正輝
度としても良い。

九匪立夏盟 以上説明したように本発明は斜めの線を表示する場合に
、その線を近似的に構成する画素に隣接する画素を補正
した輝度で表示することにより、線がより滑らかに見え
るという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による表示制御回路の構成を示
す系統図、第２図は輝度演算回路の演算処理の手順を示
すフローチャート、第３図は本発明の実施例による表示
制御回路による斜めの線の表示例の概略図である。 主要部分の符号の説明 １・・・・・・描画回路 ２・・・・・・ビデオメモリ ３・・・・・パレット ４・・・・・・輝度演算回路 ５・・・・・・輝度補正回路 ６・・・・・・Ｄ／Ａコンバータ ７・・・・・・ＣＲＴ ８・・・・・・ポジションメモリ

Claims (1)

【特許請求の範囲】
1. （１）複数の画素で構成される画面の表示を制御する表
   示制御回路であって、前記画面上に所定の輝度で斜めの
   線を表示するときに前記斜めの線を構成する斜線構成画
   素を検出する検出手段と、前記検出手段により検出され
   た前記斜線構成画素に隣接する画素を前記所定の輝度よ
   り低い輝度で表示する表示手段とを有することを特徴と
   する表示制御回路。