JPH01272151A - Semiconductor element with guard ring and manufacture thereof - Google Patents
Semiconductor element with guard ring and manufacture thereofInfo
- Publication number
- JPH01272151A JPH01272151A JP10154688A JP10154688A JPH01272151A JP H01272151 A JPH01272151 A JP H01272151A JP 10154688 A JP10154688 A JP 10154688A JP 10154688 A JP10154688 A JP 10154688A JP H01272151 A JPH01272151 A JP H01272151A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- semiconductor substrate
- conductivity type
- forming
- guard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ガードリングを有する半導体素子及びその製
造方法に関するものであり、高耐圧のダイオードやトラ
ンジスタ、サイリスタ等の製造に特に適するものである
。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a semiconductor device having a guard ring and a method for manufacturing the same, and is particularly suitable for manufacturing high voltage diodes, transistors, thyristors, etc. .
[従来の技術]
従来、半導体素子を高耐圧化するために、主接合を囲む
ようにガードリングを形成することが提案されている(
特公昭40−12739号公報)。[Prior Art] Conventionally, it has been proposed to form a guard ring to surround the main junction in order to increase the breakdown voltage of a semiconductor element (
(Special Publication No. 40-12739).
第3図はガードリングを有するダイオードの断面構造を
示す図である。N−型の半導体基板1には、P+型の拡
散層5が形成されて、ダイオードの主接合を形成してい
る。この主接合を取り囲むように、P+型の拡散層より
なる複数のガードリング4a、4b、4cが同心円状に
形成されている。このようなガードリング4a、4b、
4cは半導体基板1の表面に同心円状に拡散窓を開口し
、熱拡散を行うことにより形成されていた。FIG. 3 is a diagram showing a cross-sectional structure of a diode having a guard ring. A P+ type diffusion layer 5 is formed on the N- type semiconductor substrate 1, forming a main junction of the diode. A plurality of guard rings 4a, 4b, 4c made of P+ type diffusion layers are formed concentrically to surround this main junction. Such guard rings 4a, 4b,
4c was formed by opening concentric diffusion windows on the surface of the semiconductor substrate 1 and performing thermal diffusion.
[発明が解決しようとする課題]
上記の構造において、高耐圧化を図るためには、■半導
体基板1の抵抗率を上げる、■ガードリング4a、4b
、4cの拡散深さtを深くする、■ガードリング4a、
4b、4cの本数を増やす、■ガードリング4a、4b
、4cの間隔d、 、d2.d、を上記■、■に応じて
最適化する、等が考えられる。ところが、例えば、半導
体素子の品質面から半導体基板1の抵抗率を変えられな
いとか、半導体素子のコスト面からチップの面積を安易
に大きくできない等の制約がある場合には、上記■、■
の対策は実施困難であり、上記■のガードリング4a、
4b、4cの拡散深さtを深くすることが考えられる。[Problems to be Solved by the Invention] In the above structure, in order to achieve high breakdown voltage, it is necessary to: 1) increase the resistivity of the semiconductor substrate 1, 2) guard rings 4a and 4b.
, increase the diffusion depth t of 4c, ■ guard ring 4a,
Increase the number of 4b and 4c, ■ Guard rings 4a and 4b
, 4c interval d, , d2. It is conceivable to optimize d according to the above-mentioned items (1) and (2). However, if there are constraints such as, for example, the resistivity of the semiconductor substrate 1 cannot be changed due to the quality of the semiconductor element, or the area of the chip cannot be easily increased due to the cost of the semiconductor element, then the above
Measures are difficult to implement, and guard ring 4a,
It is conceivable to increase the diffusion depth t of 4b and 4c.
しかしながら、従来のように、熱拡散によってガードリ
ング4a、4b、4cを形成している場合には、その拡
散深さtを深くしようとすれば、ドライブ(拡散)時間
が非常に長くなるという問題があった。ちなみに、熱拡
散の温度が1150℃の場合に、拡散深さを9μmとす
るには拡散時間は約4時間であるが、拡散深さを15μ
mとするには拡散時間は約20時間、拡散深さを20μ
請とするには拡散時間は約45時間となり、現実的には
実施することが困難となる。However, when the guard rings 4a, 4b, 4c are formed by thermal diffusion as in the past, there is a problem in that the drive (diffusion) time becomes extremely long if the diffusion depth t is increased. was there. By the way, when the temperature of thermal diffusion is 1150℃, the diffusion time is about 4 hours to make the diffusion depth 9μm, but if the diffusion depth is 15μm.
m, the diffusion time is approximately 20 hours and the diffusion depth is 20μ.
The diffusion time would be approximately 45 hours, making it difficult to implement in reality.
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、半導体基板を掘り込むことによ
りガードリングの深い拡散を達成し、且つガードリング
の拡散深さを主接合から離れるにしたがって深くするこ
とにより一層の高耐圧化を可能としたガードリングを有
する半導体素子及びその製造方法を提供することにある
。The present invention has been made in view of these points, and its purpose is to achieve deep diffusion of the guard ring by digging into the semiconductor substrate, and to increase the diffusion depth of the guard ring from the main junction. It is an object of the present invention to provide a semiconductor device having a guard ring that is deepened as the distance increases, thereby making it possible to further increase the withstand voltage, and a method for manufacturing the same.
[課題を解決するための手段]
本発明にあっては、上記の課題を解決するために、第1
図(d)に示すように、第1の導電型の半導体基板1の
一表面側に第2の導電型の拡散層5が形成された主接合
を有し、この主接合の周囲にこれを全く取り囲んで第2
の導電型の拡散層よりなる複数のガードリング4a、4
b、4cを有する半導体素子において、ガードリング4
a、4b、4eを掘り込み型の構造とし、且つガードリ
ング4a、4b。[Means for Solving the Problems] In the present invention, in order to solve the above problems, the first
As shown in Figure (d), a semiconductor substrate 1 of a first conductivity type has a main junction in which a diffusion layer 5 of a second conductivity type is formed on one surface side, and a diffusion layer 5 of a second conductivity type is formed around this main junction. Totally surrounding the second
A plurality of guard rings 4a, 4 made of diffusion layers of a conductivity type of
b, 4c, the guard ring 4
a, 4b, and 4e have a dug-in structure, and guard rings 4a, 4b.
4cの掘り込みの深さを主接合がら離れるにしたがって
深くしたことを特徴とするものである。4c is characterized in that the depth of the digging is increased as the distance from the main joint increases.
また、上記の構造を得るために特に適した製造方法とし
て、第2図(a)〜(c)に示すように、第1の導電型
の半導体基板1に表面皮膜3を形成し、この表面皮WA
3に半径方向の開口幅a、b、cが中心部から離れるに
したがって長くなる複数の同心円状の開口窓6 a、
6 b、 6 cを形成した後、異方性エツチングを施
すことにより、周辺部ほど深くなる複数の同心円状の溝
2 a、 2 b、 2 cを形成し、最も内側の溝2
aに囲まれた部分に第2の導電型の拡散層5を形成する
と共に、各溝2 a、 2 b、 2 cに第2の導電
型の拡散層よりなるガードリング4 m、4 b。In addition, as a manufacturing method particularly suitable for obtaining the above structure, as shown in FIGS. 2(a) to (c), a surface film 3 is formed on a semiconductor substrate 1 of the first conductivity type, and this surface Leather WA
3, a plurality of concentric opening windows 6 a, whose radial opening widths a, b, and c become longer as they move away from the center.
After forming grooves 6b and 6c, anisotropic etching is performed to form a plurality of concentric grooves 2a, 2b, and 2c that become deeper toward the periphery, and the innermost groove 2
A second conductivity type diffusion layer 5 is formed in a portion surrounded by a, and guard rings 4m, 4b formed of the second conductivity type diffusion layer are formed in each groove 2a, 2b, 2c.
4cを形成することを特徴とするものである。4c.
[作用]
本発明にあっては、このように、ガードリング4m、4
b、4cを掘り込み型の構造としたから、長時間の熱拡
散工程によらずども拡散深さを深くすることができ、し
たがって、高耐圧化が可能となるものである。また、ガ
ードリング4a、4b、4cの掘り込みの深さを主接合
から離れるにしたがって深くしたから、−層の高耐圧化
が可能となるものである。[Function] In the present invention, as described above, the guard rings 4m, 4
Since b and 4c have a dug-in structure, the diffusion depth can be increased without using a long thermal diffusion process, and therefore a high breakdown voltage can be achieved. Further, since the depth of the guard rings 4a, 4b, and 4c is increased as the distance from the main junction increases, it is possible to increase the breakdown voltage of the - layer.
さらに、第2図(a)〜(c)に示すように、第1の導
電型の半導体基板1に形成した表面皮膜3に、半径方向
の開口幅a、b、cが中心部から離れるにしたがって長
くなる複数の同心円状の開口窓6 a、 6 b。Furthermore, as shown in FIGS. 2(a) to 2(c), in the surface film 3 formed on the semiconductor substrate 1 of the first conductivity type, the opening widths a, b, and c in the radial direction increase as the distance from the center increases. Therefore, the plurality of concentric opening windows 6 a, 6 b become longer.
6cを形成した後、異方性エツチングを施すようにすれ
ば、周辺部ほど深くなる複数の同心円状の溝2 a、
2 b、 2 cを容易に形成することができ、上記構
造のガードリング4a、4b、4cを有する半導体素子
を容易に製造することができるものである。If anisotropic etching is performed after forming the grooves 6c, a plurality of concentric grooves 2a, which become deeper toward the periphery, can be formed.
2b, 2c can be easily formed, and a semiconductor element having guard rings 4a, 4b, 4c having the above structure can be easily manufactured.
[実施例1]
第1図(a)〜(d)は本発明に係るガードリングを有
する半導体素子の製造工程を示す図である。N−型の半
導体基板1の表面に二酸化ケイ素のような酸化膜よりな
る表面皮膜3を形成した後、ガードリング4a、4b、
4c上の表面皮膜3をエツチング等により取り除き、同
心円状の開口窓を形成する。[Example 1] FIGS. 1(a) to 1(d) are diagrams showing the manufacturing process of a semiconductor element having a guard ring according to the present invention. After forming a surface film 3 made of an oxide film such as silicon dioxide on the surface of the N-type semiconductor substrate 1, guard rings 4a, 4b,
The surface film 3 on 4c is removed by etching or the like to form concentric opening windows.
この開口窓を介して、半導体基板1をエッチングして、
まず、第1図(a)に示すように12a、2b。The semiconductor substrate 1 is etched through this opening window,
First, as shown in FIG. 1(a), 12a and 2b.
2cが形成された状態を得る。ここで、エツチングの方
法は湿式エツチングでも良いし、乾式エツチングでも良
く、方法は限定しない0次に、中心部に最も近い711
2 aのみを酸化膜やレジスト等の表面皮膜3で保護し
た後、エツチングにより半導体基板1をさらに掘り込み
、第1図(b)に示す状態を得る。同様にして、中心部
から1番目と2番目のガードリング2 a、 2 bを
酸化膜やレジスタ等の表面皮膜3で保護した後、エツチ
ングにより半導体基板1をさらに掘り込み、第1図(c
)に示す状態を得る。その後、これらの掘り込んだ各溝
2a。2c is obtained. Here, the etching method may be wet etching or dry etching, and the method is not limited.
After protecting only 2a with a surface film 3 such as an oxide film or resist, the semiconductor substrate 1 is further etched to obtain the state shown in FIG. 1(b). In the same way, after protecting the first and second guard rings 2a and 2b from the center with a surface film 3 such as an oxide film or a resistor, the semiconductor substrate 1 is further etched and etched as shown in FIG.
) obtain the state shown. After that, each of these grooves 2a is dug.
2b、2cにP+型の不純物拡散層を設けてガードリン
グ4a、4b、4cを得ると共に、中心部にもP+型の
不純物拡散層5を形成して、主接合を形成し、第1図(
d)に示す構造を得るものである。2b and 2c are provided with P+ type impurity diffusion layers to obtain guard rings 4a, 4b, and 4c, and a P+ type impurity diffusion layer 5 is also formed in the center to form a main junction.
The structure shown in d) is obtained.
[実施例2]
第2図(a)〜(c)は本発明に係るガードリングを有
する半導体素子の他の製造工程を示す図である。[Example 2] FIGS. 2(a) to 2(c) are diagrams showing another manufacturing process of a semiconductor element having a guard ring according to the present invention.
上述の第1図に示す製造工程では、エツチングと表面保
護とを交互に経つ返す必要があったが、本実施例では異
方性エツチングを用いることにより、エツチングと表面
保護を各1工程ずつで済ませている。半導体基板1とし
ては、シリコン単結晶の<100>基板を用いる。この
半導体基板1の表面に二酸化ケイ素等の酸化膜よりなる
表面皮膜3を形成した後、ガードリング4 a、4 b
、4 eとなる部分の半導体基板1をエツチングするべ
く、第2図(a)に示すように、表面皮膜3に同心円状
の拡散窓6 a、 6 b、 6 cを設ける。エツチ
ングは、組成が
40%水酸化カリウム 800cc水
800ccI
PA(イソプロピルアルコール)134ccエタノール
67ccのエツチング液を
用いた異方性エツチングとし、上記のエツチング液を7
0〜73℃に保ちつつ、半導体基板1をエツチングする
。このとき、拡散窓6 a、 6 b、 6 cの開口
幅をa、b、cとすると、エツチングの深さal 、b
l 、lはそれぞれa’=o、7Xa、b’=Q、7x
b、e’=o、7Xeとなるので、必要な工・ツチング
の深さa’ 、b’ 、c’が得られるように拡散窓6
a。In the manufacturing process shown in FIG. 1 described above, it was necessary to perform etching and surface protection alternately, but in this example, by using anisotropic etching, etching and surface protection can be performed in one step each. It's done. As the semiconductor substrate 1, a silicon single crystal <100> substrate is used. After forming a surface film 3 made of an oxide film such as silicon dioxide on the surface of this semiconductor substrate 1, guard rings 4a and 4b are formed.
, 4e, concentric diffusion windows 6a, 6b, 6c are provided in the surface film 3, as shown in FIG. 2(a). Etching consists of 40% potassium hydroxide and 800cc water.
800ccI
Anisotropic etching was performed using an etching solution of 134 cc of PA (isopropyl alcohol) and 67 cc of ethanol.
The semiconductor substrate 1 is etched while maintaining the temperature at 0 to 73°C. At this time, if the opening widths of the diffusion windows 6 a, 6 b, and 6 c are a, b, and c, then the etching depths al and b are
l and l are respectively a'=o, 7Xa, b'=Q, 7x
b, e'=o, 7Xe, so the diffusion window 6 is adjusted to obtain the necessary depths a', b', and c' of machining and cutting.
a.
6b、6eの開口幅a、b、cを周辺部ほど広くなるよ
うに設定する。このようにすれば、1回の表面保護と、
1回の異方性エツチングの工程のみで、第2図(b)に
示すように、周辺部ほど深くなる複数の同心円状の溝2
a、 2 b、 2 eを得ることができる。The opening widths a, b, and c of 6b and 6e are set so that they become wider toward the periphery. In this way, you can protect the surface once and
With only one anisotropic etching process, multiple concentric grooves 2, which become deeper toward the periphery, are formed as shown in FIG. 2(b).
a, 2 b, 2 e can be obtained.
その後、これらの掘り込んだ各溝2 a、 2 b、
2 cにP+型の不純物拡散層を設けてガードリング4
a。After that, each of these dug grooves 2a, 2b,
2C by providing a P+ type impurity diffusion layer to guard ring 4
a.
4b、4cを得ると共に、中心部にもP+型の不純物拡
散層5を形成して、主接合を形成し、第2図(c)に示
す構造を得るものである。4b and 4c, a P+ type impurity diffusion layer 5 is also formed in the center to form a main junction, and the structure shown in FIG. 2(c) is obtained.
[発明の効果]
本発明に係るガードリングを有する半導体素子にあって
は、ガードリングを掘り込み型の構造としたから、拡散
深さを深くすることができ、したがって、高耐圧化が可
能になるという効果がある。[Effects of the Invention] In the semiconductor device having the guard ring according to the present invention, since the guard ring has a recessed structure, the diffusion depth can be increased, and therefore a high breakdown voltage can be achieved. It has the effect of becoming.
また、ガードリングの掘り込みの深さを主接合から離れ
るにしたがって深くしたから、−層の高耐圧化が可能に
なるという効果がある。Further, since the depth of the guard ring is increased as the distance from the main junction increases, there is an effect that it is possible to increase the withstand voltage of the - layer.
また、このようなガードリングの掘り込みを異方性エツ
チングにより行えば、表面皮膜における開口幅を変える
だけで、周辺部ほど深くなる複数の同心円状の溝を容易
に形成することができ、上記構造のガードリングを有す
る半導体素子を容易に製造することができるという効果
がある。In addition, if such a guard ring is dug by anisotropic etching, multiple concentric grooves that become deeper toward the periphery can be easily formed by simply changing the opening width in the surface film. This has the effect that a semiconductor element having a guard ring structure can be easily manufactured.
第1図(a)乃至(d)は本発明の一実施例の製造工程
を示す断面図、第2図(a)乃至(c)は本発明の他の
実施例の製造工程を示す断面図、第3図は従来例の断面
図である。
1は半導体基板、2 a、 2 b、 2 cは溝、3
は表面皮膜、4a、4b、4cはガードリング、5は拡
散層、6 a、 6 b、 6 cは開口窓である。FIGS. 1(a) to (d) are cross-sectional views showing the manufacturing process of one embodiment of the present invention, and FIGS. 2(a) to (c) are cross-sectional views showing the manufacturing process of another embodiment of the present invention. , FIG. 3 is a sectional view of a conventional example. 1 is a semiconductor substrate, 2 a, 2 b, 2 c are grooves, 3
4a, 4b, 4c are guard rings, 5 is a diffusion layer, and 6a, 6b, 6c are open windows.
Claims (2)
電型の拡散層が形成された主接合を有し、この主接合の
周囲にこれを全く取り囲んで第2の導電型の拡散層より
なる複数のガードリングを有する半導体素子において、
ガードリングを掘り込み型の構造とし、且つガードリン
グの掘り込みの深さを主接合から離れるにしたがって深
くしたことを特徴とするガードリングを有する半導体素
子。(1) A main junction in which a diffusion layer of a second conductivity type is formed on one surface side of a semiconductor substrate of a first conductivity type, and a diffusion layer of a second conductivity type completely surrounds this main junction. In a semiconductor device having a plurality of guard rings made of diffusion layers,
1. A semiconductor device having a guard ring, wherein the guard ring has a recessed structure, and the depth of the recess of the guard ring increases as the distance from the main junction increases.
この表面皮膜に半径方向の開口幅が中心部から離れるに
したがって長くなる複数の同心円状の開口窓を形成した
後、異方性エッチングを施すことにより、周辺部ほど深
くなる複数の同心円状の溝を形成し、最も内側の溝に囲
まれた部分に第2の導電型の拡散層を形成すると共に、
各溝に第2の導電型の拡散層を形成することを特徴とす
るガードリングを有する半導体素子の製造方法。(2) forming a surface film on a first conductivity type semiconductor substrate;
After forming multiple concentric opening windows in which the radial opening width increases as the distance from the center increases, anisotropic etching is performed to form multiple concentric grooves that become deeper toward the periphery. and forming a second conductivity type diffusion layer in a portion surrounded by the innermost groove,
A method for manufacturing a semiconductor device having a guard ring, the method comprising forming a second conductivity type diffusion layer in each groove.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10154688A JPH01272151A (en) | 1988-04-25 | 1988-04-25 | Semiconductor element with guard ring and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10154688A JPH01272151A (en) | 1988-04-25 | 1988-04-25 | Semiconductor element with guard ring and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01272151A true JPH01272151A (en) | 1989-10-31 |
Family
ID=14303437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10154688A Pending JPH01272151A (en) | 1988-04-25 | 1988-04-25 | Semiconductor element with guard ring and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01272151A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007012801A (en) * | 2005-06-29 | 2007-01-18 | Shindengen Electric Mfg Co Ltd | Semiconductor device |
JP2009152609A (en) * | 2007-12-21 | 2009-07-09 | Semikron Elektronik Gmbh & Co Kg | Power semiconductor component having trench-type field ring structure, and method of producing the same |
JP2010219224A (en) * | 2009-03-16 | 2010-09-30 | Toshiba Corp | Power semiconductor device |
EP2259326A1 (en) * | 2008-03-17 | 2010-12-08 | Mitsubishi Electric Corporation | Semiconductor device |
-
1988
- 1988-04-25 JP JP10154688A patent/JPH01272151A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007012801A (en) * | 2005-06-29 | 2007-01-18 | Shindengen Electric Mfg Co Ltd | Semiconductor device |
JP2009152609A (en) * | 2007-12-21 | 2009-07-09 | Semikron Elektronik Gmbh & Co Kg | Power semiconductor component having trench-type field ring structure, and method of producing the same |
EP2259326A1 (en) * | 2008-03-17 | 2010-12-08 | Mitsubishi Electric Corporation | Semiconductor device |
EP2259326B1 (en) * | 2008-03-17 | 2018-11-14 | Mitsubishi Electric Corporation | Semiconductor device |
JP2010219224A (en) * | 2009-03-16 | 2010-09-30 | Toshiba Corp | Power semiconductor device |
US8232593B2 (en) | 2009-03-16 | 2012-07-31 | Kabushiki Kaisha Toshiba | Power semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3873798B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP2002050773A (en) | Semiconductor device | |
JPS5840345B2 (en) | thyristor | |
US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
US4032373A (en) | Method of manufacturing dielectrically isolated semiconductive device | |
JPH01272151A (en) | Semiconductor element with guard ring and manufacture thereof | |
JPS6235580A (en) | Monolithic temperature compensation type voltage reference diode | |
JP2005183891A (en) | Structure of bidirectional block type planar device and method of manufacturing the same | |
KR100271339B1 (en) | Semiconductor device and manufacturing method thereof | |
JPH08227897A (en) | Semiconductor device and manufacture thereof | |
JPH09283771A (en) | Schottky barrier diode | |
JPH07105485B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0191463A (en) | High breakdown voltage semiconductor element and its manufacture | |
JPH01272152A (en) | Semiconductor element with guard ring | |
JP3620344B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JPH08124879A (en) | Manufacture of mesa semiconductor device | |
JPS63141376A (en) | Semiconductor element | |
JPS59100563A (en) | Manufacture of mesa type semiconductor device | |
JPH065841A (en) | Manufacture of semiconductor device | |
JPH0677237A (en) | Manufacture of planar type diode | |
JPS60260162A (en) | Manufacture of semiconductor device | |
JP2002353230A (en) | Semiconductor device and its manufacturing method | |
JPS6326551B2 (en) | ||
JPS6248039A (en) | Dielectric isolated integrated circuit | |
JPS60109274A (en) | Semiconductor ic device and manufacture thereof |