JPH01271812A - 二重モード電圧基準回路及び方法 - Google Patents
二重モード電圧基準回路及び方法Info
- Publication number
- JPH01271812A JPH01271812A JP6579589A JP6579589A JPH01271812A JP H01271812 A JPH01271812 A JP H01271812A JP 6579589 A JP6579589 A JP 6579589A JP 6579589 A JP6579589 A JP 6579589A JP H01271812 A JPH01271812 A JP H01271812A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- trimming
- terminal
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000009966 trimming Methods 0.000 claims abstract description 48
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000909256 Caldicellulosiruptor bescii (strain ATCC BAA-1888 / DSM 6725 / Z-1320) DNA polymerase I Proteins 0.000 description 1
- 101000902592 Pyrococcus furiosus (strain ATCC 43587 / DSM 3638 / JCM 8422 / Vc1) DNA polymerase Proteins 0.000 description 1
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は電圧基準回路に、更に詳しくは、使用者が調
整可能内部発生基準電圧と外部印加基準電圧との間で選
択を行うことのできる基準電圧回路及び方法に関係して
いる。
整可能内部発生基準電圧と外部印加基準電圧との間で選
択を行うことのできる基準電圧回路及び方法に関係して
いる。
［従来技術の説明コ
アナログ−ディジタル変換器（ＡＤＣ）のための基準電
圧を供給することのような応用に対しては、使用者が回
路によって内部的に発生された電圧を選択するか又は異
なった外部発生電圧を集積回路ピンにより加えることを
可能にする電圧基準回路を提供することがしばしば望ま
しい。又、正常な製造偏差などのために一般に回路のあ
るものが不正確な電圧レベルを発生するようになること
があるので、内部発生電圧を調整してこれが設計上の許
容範囲内に入ることを確実にすることができることが通
常望ましい。これらの要求は過去においては満足された
けれども、回路素子」二の三つの別個のピン、一つは外
部電圧源を受けるためのもの、第２は内部発生電圧のた
めの出力を供給するためのもの、及び第３は内部発生基
準電圧を調整するために使用されるトリミング電圧を受
けるためのもの、を使用することが必要とされた。集積
回路パッケージにおけるピンはしばしば余分がついてい
るので、これらの機能が三つより少ないピンで行われ得
るとすれば有用である。
圧を供給することのような応用に対しては、使用者が回
路によって内部的に発生された電圧を選択するか又は異
なった外部発生電圧を集積回路ピンにより加えることを
可能にする電圧基準回路を提供することがしばしば望ま
しい。又、正常な製造偏差などのために一般に回路のあ
るものが不正確な電圧レベルを発生するようになること
があるので、内部発生電圧を調整してこれが設計上の許
容範囲内に入ることを確実にすることができることが通
常望ましい。これらの要求は過去においては満足された
けれども、回路素子」二の三つの別個のピン、一つは外
部電圧源を受けるためのもの、第２は内部発生電圧のた
めの出力を供給するためのもの、及び第３は内部発生基
準電圧を調整するために使用されるトリミング電圧を受
けるためのもの、を使用することが必要とされた。集積
回路パッケージにおけるピンはしばしば余分がついてい
るので、これらの機能が三つより少ないピンで行われ得
るとすれば有用である。
［発明の概要］
従来の技術に関連して、上述の問題を考慮して、この発
明の目的は、内部又は外部発生の電圧を供給することが
でき、且う内部発生電圧をただ二つのピンで調整するこ
とのできる電圧基準回路及び方法を提供することである
。この目的は、電圧基準回路内の調整可能内部基準電圧
源を電圧基準端子の回路に接続し、且つトリミング端子
と接続してトリミング電圧を基準電圧源に加えることに
よって達成される。トリミング端子における遮断電圧に
応答する遮断回路が設けられており、この遮断電圧はト
リミング電圧範囲の外側の範囲内にあって、内部基準電
圧源と電圧基準端子との間の接続を遮断する。これは次
に外部発生基準電圧の電圧基準端子への印加を可能にす
る。それゆえ、トリミング電圧がトリミング端子に存在
するときには調整（トリム）された、内部発生基準電圧
が供給され、又非）・リミング電圧レベルがトリミング
端子に加えられるというときには電圧基準端子が外部印
加基準電圧を入力するのに役立つ。
明の目的は、内部又は外部発生の電圧を供給することが
でき、且う内部発生電圧をただ二つのピンで調整するこ
とのできる電圧基準回路及び方法を提供することである
。この目的は、電圧基準回路内の調整可能内部基準電圧
源を電圧基準端子の回路に接続し、且つトリミング端子
と接続してトリミング電圧を基準電圧源に加えることに
よって達成される。トリミング端子における遮断電圧に
応答する遮断回路が設けられており、この遮断電圧はト
リミング電圧範囲の外側の範囲内にあって、内部基準電
圧源と電圧基準端子との間の接続を遮断する。これは次
に外部発生基準電圧の電圧基準端子への印加を可能にす
る。それゆえ、トリミング電圧がトリミング端子に存在
するときには調整（トリム）された、内部発生基準電圧
が供給され、又非）・リミング電圧レベルがトリミング
端子に加えられるというときには電圧基準端子が外部印
加基準電圧を入力するのに役立つ。
採択実施例においては、内部基準電圧源はスイッチによ
り出力端子に接続される。このスイッチはトリミング端
子における遮断電圧レベルに応答して内部基準電圧源を
出力端子から切り離すように操作される。遮断電圧はト
リミング電圧範囲内の電圧よりも絶対的大きさにおいて
大きい遮断範囲内にある。供給電圧源が設けられている
ときには、遮断電圧範囲は供給電圧レベルに適合するよ
うにすることができる。それゆえ、単に供給電圧端子を
トリミング端子に接続することによって、内部電圧源と
出力電圧基準端子との間の接続が遮断される。
り出力端子に接続される。このスイッチはトリミング端
子における遮断電圧レベルに応答して内部基準電圧源を
出力端子から切り離すように操作される。遮断電圧はト
リミング電圧範囲内の電圧よりも絶対的大きさにおいて
大きい遮断範囲内にある。供給電圧源が設けられている
ときには、遮断電圧範囲は供給電圧レベルに適合するよ
うにすることができる。それゆえ、単に供給電圧端子を
トリミング端子に接続することによって、内部電圧源と
出力電圧基準端子との間の接続が遮断される。
この発明はそれゆえただ二つのピンを用いた二重モード
電圧基準を与える。すなわち、一方のモードにおいては
内部発生基準電圧が供給され、又他方のモードにおいて
は外部発生電圧が内部回路に供給される。この発明のこ
れら及びその他の特徴及び利点は当業者には添付の図面
について行われた採択実施例の次の詳細な説明から明ら
かになるであろう。
電圧基準を与える。すなわち、一方のモードにおいては
内部発生基準電圧が供給され、又他方のモードにおいて
は外部発生電圧が内部回路に供給される。この発明のこ
れら及びその他の特徴及び利点は当業者には添付の図面
について行われた採択実施例の次の詳細な説明から明ら
かになるであろう。
［採択実施例の詳細な説明］
この発明の採択実施例が図１に示されている。
これは電圧端子２及びトリミング端子４として表された
、ただ二つのピンを使用している。これらの二つの端子
は調整（トリム）され若しくは調整されていない内部基
準電圧を使用すること、又は基準電圧を必要とする内部
ディジタル−アナログ変換器（ＤＡＣ） 、ＡＤＣ若し
くはその他の回路に外部基準電圧を接続することの融通
性を使用者に与える。ＩＣチップ−１−の内部回路部は
図１において鎖線内に示されている。
、ただ二つのピンを使用している。これらの二つの端子
は調整（トリム）され若しくは調整されていない内部基
準電圧を使用すること、又は基準電圧を必要とする内部
ディジタル−アナログ変換器（ＤＡＣ） 、ＡＤＣ若し
くはその他の回路に外部基準電圧を接続することの融通
性を使用者に与える。ＩＣチップ−１−の内部回路部は
図１において鎖線内に示されている。
内部電圧＃、８はリード１０」−に取り出される基準電
圧を発生する。この内部基準電圧源は幾つかの通常の方
法、例えばバンドギャップ電圧基準法又はツェナーダイ
オード基準法、で実現することができる。典型的には供
給電圧ピン１４における供給電圧Ｖ＋は＋１５ボルトで
あろうし、電圧源８は５ボルトを発生するであろうし、
又トリミング電圧が以下で説明されるはずの遮断レベル
より下にあるときには端子２における出力電圧は１０ポ
ルＩ・になるであろう。
圧を発生する。この内部基準電圧源は幾つかの通常の方
法、例えばバンドギャップ電圧基準法又はツェナーダイ
オード基準法、で実現することができる。典型的には供
給電圧ピン１４における供給電圧Ｖ＋は＋１５ボルトで
あろうし、電圧源８は５ボルトを発生するであろうし、
又トリミング電圧が以下で説明されるはずの遮断レベル
より下にあるときには端子２における出力電圧は１０ポ
ルＩ・になるであろう。
端子２における電圧に増幅器Ａ１の開ループ利得によっ
て制御され、帰還回路網はトランジスタＴ１、内部抵抗
Ｒ３及びＲ６，Ｒ３／Ｒ６接合部Ｒ６に対して等しい値
（典型的にはそれぞれ２０キロオーム）を用いれば、増
幅器の非反転入力に加えられた５ボルトの基準電圧が端
子２において１０ボルトを与えるであろう。
て制御され、帰還回路網はトランジスタＴ１、内部抵抗
Ｒ３及びＲ６，Ｒ３／Ｒ６接合部Ｒ６に対して等しい値
（典型的にはそれぞれ２０キロオーム）を用いれば、増
幅器の非反転入力に加えられた５ボルトの基準電圧が端
子２において１０ボルトを与えるであろう。
この電圧は次にＲ３を通る小電流をポテンショメータ１
６から減算又は加算することによって調整可能である。
６から減算又は加算することによって調整可能である。
Ｒ２に対する典型的な値は４００キロオームであろうし
、又可変抵抗は１００キロオームの程度のものであるべ
きである。増幅器の閉ループ利得は、Ｒ１及びＴ１のベ
ース−エミッタによって受けた電圧降下に打ち勝ち且つ
なお端子２を１２ビット確度に調整すするのに十分であ
るべきである。
、又可変抵抗は１００キロオームの程度のものであるべ
きである。増幅器の閉ループ利得は、Ｒ１及びＴ１のベ
ース−エミッタによって受けた電圧降下に打ち勝ち且つ
なお端子２を１２ビット確度に調整すするのに十分であ
るべきである。
トランジスタＴ１はそのベースが抵抗Ｒ１を通してオペ
アンプＡ１からの正電圧によって保持されていて、端子
２における基準電圧出力レベルは介在する回路素子を通
して内部源８に結ばれている。このモードにおいては、
端子２における出力電圧レベルが回路の許容差のために
所望の基準レベルにない場合には、トリミング電圧をト
リミング端子４に加えてその出力電圧レベルを調整する
ことができる。トリミング端子４は抵抗Ｒ２を通してオ
ペアンプＡ１の反転入力に接続されており、別の抵抗Ｒ
３はトランジスタＴのエミッタとオペアンプＡ１の反転
入力との間の帰還素子を提供している。トリミング端子
４における電圧を制御することによって、オペアンプＡ
１の出力を調整して出力端子２における所望の電圧レベ
ルを与えることができる。端子４に加えられるトリミン
グ電圧はポテンショメータ１６から通常の方法で取り出
されることができ、そしてポテンショメータは出内端子
２自体のような何かの好都合な電圧源によって給電され
る。破線接続によってトリミング端子４に接続されて示
されているディジタル−アナログ変換器１８によりポテ
ンショメータ１６を置き換えて、これによりシステムの
信頼性を高めることができることがこの発明の利点であ
る。
アンプＡ１からの正電圧によって保持されていて、端子
２における基準電圧出力レベルは介在する回路素子を通
して内部源８に結ばれている。このモードにおいては、
端子２における出力電圧レベルが回路の許容差のために
所望の基準レベルにない場合には、トリミング電圧をト
リミング端子４に加えてその出力電圧レベルを調整する
ことができる。トリミング端子４は抵抗Ｒ２を通してオ
ペアンプＡ１の反転入力に接続されており、別の抵抗Ｒ
３はトランジスタＴのエミッタとオペアンプＡ１の反転
入力との間の帰還素子を提供している。トリミング端子
４における電圧を制御することによって、オペアンプＡ
１の出力を調整して出力端子２における所望の電圧レベ
ルを与えることができる。端子４に加えられるトリミン
グ電圧はポテンショメータ１６から通常の方法で取り出
されることができ、そしてポテンショメータは出内端子
２自体のような何かの好都合な電圧源によって給電され
る。破線接続によってトリミング端子４に接続されて示
されているディジタル−アナログ変換器１８によりポテ
ンショメータ１６を置き換えて、これによりシステムの
信頼性を高めることができることがこの発明の利点であ
る。
前述の回路は出力端子２における内部発生の、調整され
た電圧を与える。あ乞環境においては、基準電圧を必要
とする一つ以上のＡＤＣ６、ＤＡＣ１比較器、アナログ
乗算器又はその他のある種の回路のような内部負荷に、
外部電圧基準源２０によって発生された電圧を供給する
ことができることも又望ましい。従来の電圧基準源はこ
の能力を持っているが、外部電圧を受けるための付加的
な端子又はピンを必要とする。なんらの付加的なピンを
使用することなく外部電圧源を収容することができるこ
とがこの発明の別の利点である。
た電圧を与える。あ乞環境においては、基準電圧を必要
とする一つ以上のＡＤＣ６、ＤＡＣ１比較器、アナログ
乗算器又はその他のある種の回路のような内部負荷に、
外部電圧基準源２０によって発生された電圧を供給する
ことができることも又望ましい。従来の電圧基準源はこ
の能力を持っているが、外部電圧を受けるための付加的
な端子又はピンを必要とする。なんらの付加的なピンを
使用することなく外部電圧源を収容することができるこ
とがこの発明の別の利点である。
この目的のために、外部電圧が望まれるときには内部電
圧源８と出力端子２との間の接続を遮断して、これによ
り出力端子２が自由に外部電圧を受けることができるよ
うにする特別の遮断回路が準備されている。
圧源８と出力端子２との間の接続を遮断して、これによ
り出力端子２が自由に外部電圧を受けることができるよ
うにする特別の遮断回路が準備されている。
採択された形式の遮断回路はエミッタがトリミング端子
４に接続されているｐｎｐ ）ランジスタＴ２を含んで
いる。Ｔ２のベースは、■＋と接地との間に接続された
抵抗Ｒ７及びＲ４からなる分圧器回路への接続によって
定電圧レベルに保たれている。Ｔ２のコレクタはｎｐｎ
トランジスタＴ３のベースに接続され、そしてこのト
ランジスタのエミッタは接地され且つこのトランジスタ
のコレクタはトランジスタＴ１のベースに接続されてい
る。Ｔ３のベースとエミッタとの間には抵抗Ｒ５が接続
されている。
４に接続されているｐｎｐ ）ランジスタＴ２を含んで
いる。Ｔ２のベースは、■＋と接地との間に接続された
抵抗Ｒ７及びＲ４からなる分圧器回路への接続によって
定電圧レベルに保たれている。Ｔ２のコレクタはｎｐｎ
トランジスタＴ３のベースに接続され、そしてこのト
ランジスタのエミッタは接地され且つこのトランジスタ
のコレクタはトランジスタＴ１のベースに接続されてい
る。Ｔ３のベースとエミッタとの間には抵抗Ｒ５が接続
されている。
抵抗Ｒ７及びＲ４は、トリミング端子における（従って
Ｔ２のエミッタにおける）電圧が所望のトリミング電圧
範囲内にあるときにはトランジスタＴ２がオフに保たれ
るが、ｌ・リミング端子４における電圧がトリミング電
圧範囲の外側のある指定の遮断範囲内にあるときにはト
ランジスタＴ２が導通状態に閉路されて保たれるように
選択されている。例えば、トリミング電圧が１０ボルト
の最大値に制限されている場合には、トランジスタＴ２
のベースにおける電圧は１０ボルトより大きいある値に
設定されればよいであろう。この場合には、トランジス
タＴ２はトリミング端子４に加えられた電圧がＴ２のベ
ース電圧（プラスそれのベース−エミッタ間電圧降下）
を越えるまでは導通状態にならない。Ｔ２が導通状態に
なると、トランジスタＴ３がオンにされて、これにより
トランジスタＴ１のベースが接地され、Ｔ１を非導通状
態に保持する。これにより内部電圧源８と出力端子２と
の間の接続が高インピーダンス遮断により開放されて、
外部電圧基準源２０の出力が端子２に直接加えられ得る
ようになる。負の基準電圧に対しては、回路の極性を単
に反転させればよいであろう。
Ｔ２のエミッタにおける）電圧が所望のトリミング電圧
範囲内にあるときにはトランジスタＴ２がオフに保たれ
るが、ｌ・リミング端子４における電圧がトリミング電
圧範囲の外側のある指定の遮断範囲内にあるときにはト
ランジスタＴ２が導通状態に閉路されて保たれるように
選択されている。例えば、トリミング電圧が１０ボルト
の最大値に制限されている場合には、トランジスタＴ２
のベースにおける電圧は１０ボルトより大きいある値に
設定されればよいであろう。この場合には、トランジス
タＴ２はトリミング端子４に加えられた電圧がＴ２のベ
ース電圧（プラスそれのベース−エミッタ間電圧降下）
を越えるまでは導通状態にならない。Ｔ２が導通状態に
なると、トランジスタＴ３がオンにされて、これにより
トランジスタＴ１のベースが接地され、Ｔ１を非導通状
態に保持する。これにより内部電圧源８と出力端子２と
の間の接続が高インピーダンス遮断により開放されて、
外部電圧基準源２０の出力が端子２に直接加えられ得る
ようになる。負の基準電圧に対しては、回路の極性を単
に反転させればよいであろう。
回路を外部電圧基準モードにおく好都合な方法は、破線
２２で示されたリードをＶ子端子１４とトリミング端子
４との間に単に接続することである。
２２で示されたリードをＶ子端子１４とトリミング端子
４との間に単に接続することである。
Ｖ十が１５ボルトであり且つトリミング電圧範囲が０〜
１０ボルトである場合、Ｒ７及びＲ４の相対的な値は、
トランジスタＴ２をオンにするために１０ボルトと１５
ボルトとの間の任意所望のしきい値電圧を確立するよう
に選択することができる。製造公差による誤差に対処す
るために、最大トリミング電圧と、回路をその外部基準
モードに変換するトリミング端子４におけるしきい値電
圧との間に十分な隔たりを残しておくことが望ましい。
１０ボルトである場合、Ｒ７及びＲ４の相対的な値は、
トランジスタＴ２をオンにするために１０ボルトと１５
ボルトとの間の任意所望のしきい値電圧を確立するよう
に選択することができる。製造公差による誤差に対処す
るために、最大トリミング電圧と、回路をその外部基準
モードに変換するトリミング端子４におけるしきい値電
圧との間に十分な隔たりを残しておくことが望ましい。
典型的な抵抗値は図１に与えられているが、限定的なも
のとして考えられるべきではない。
のとして考えられるべきではない。
既述の回路はこのようにただ二つのピンを用いて内部発
生電圧、外部発生電圧、及び内部発生電圧のためのトリ
ミング能力の付与を可能にする。
生電圧、外部発生電圧、及び内部発生電圧のためのトリ
ミング能力の付与を可能にする。
内部負荷６に給電することの外に、出力端子２は同時に
外部負荷回路２４のための電圧基準として使用されるこ
とができる。当業者には多くの変形例及び代替実施例が
明らかであるので、この発明は各請求項によってのみ限
定されるものと解釈される。
外部負荷回路２４のための電圧基準として使用されるこ
とができる。当業者には多くの変形例及び代替実施例が
明らかであるので、この発明は各請求項によってのみ限
定されるものと解釈される。
図１はこの発明に従って構成された二重モード′重圧基
準回路を一部をブロック図で一部を回路図で示す。 代 理 人 弁理士 湯 戊 恭 ：ｉ、Ｊ’：１
（外４名） −１５＝
準回路を一部をブロック図で一部を回路図で示す。 代 理 人 弁理士 湯 戊 恭 ：ｉ、Ｊ’：１
（外４名） −１５＝
Claims (1)
- 【特許請求の範囲】 １、入出力端子（２）、 調整可能な基準電圧源（８、Ａ１）、 基準電圧源を接続して第１基準電圧を前記の入出力端子
（２）に加えるようにする接続回路手段（Ｔ１）、 所定のトリミング電圧範囲内のトリミング電圧を加えて
前記の基準電圧源（８）からの電圧を調整するように接
続されたトリミング端子（４）、及び トリミング端子（４）における遮断電圧に応答して、前
記の接続回路手段（Ｔ１）により与えられた接続を遮断
することができ、前記の遮断電圧が前記のトリミング電
圧範囲の外側の遮断電圧範囲内にあり、前記の遮断によ
り、電圧基準の回路の外部で発生された基準電圧を前記
の入出力端子（２）に加えることができるようになって
いる遮断回路手段（Ｔ２、Ｔ３、Ｒ４、Ｒ５、Ｒ７）、
を備えている、調整可能な内部発生基準電圧又は外部発
生基準電圧を使用者の選択において供給するための電圧
基準回路。 ２、前記の回路手段がスイッチ（Ｔ１）を備えており、
且つ前記の遮断回路手段が、前記の遮断電圧に応答して
前記のスイッチ（Ｔ１）を動作させ、基準電圧源（８）
を入出力端子（２）から切り離すことのできる装置を備
えている、請求項１の電圧基準回路。 ３、前記のスイッチ（Ｔ１）が前記の基準電圧源（８）
の出力をそれの基準電圧の前記の入出力端子（２）への
印加の際に変更する、請求項２の電圧基準回路。 ４、前記のトリミング端子（４）が、前記の接続手段に
より与えられた接続を遮断するための遮断電圧を与える
ために電圧基準回路における供給電圧端子（１４）に接
続可能である、請求項１の電圧基準回路。 ５、前記の遮断電圧が、前記のトリミング電圧範囲内の
電圧よりも絶対値において大きい電圧の遮断範囲内にあ
る、請求項１の電圧基準回路。 ６、調整された内部発生基準電圧が望まれるときには、
基準電圧回路（８、Ａ１）の出力を入出力端子（２）に
接続し、所定のトリミング電圧範囲内のトリミング電圧
をトリミング端子（４）を通して前記の基準電圧回路（
８、Ａ１）に加えて、前記の入出力端子（２）から内部
発生基準電圧を得るステップ、及び 外部発生基準電圧が望まれるときには、前記の基準電圧
回路（８、Ａ１）の出力と前記の入出力端子（２）との
間の接続（Ｔ１）を遮断し、前記の外部発生基準電圧を
前記の入出力端子（２）に加えて、前記の入出力端子（
２）から前記の外部発生基準電圧を得るステップ、 からなっている、基準電圧回路（８、Ａ１）により内部
発生された調整可能な基準電圧と外部発生基準電圧との
間で選択を行う方法。 ７、前記の基準電圧回路（８、Ａ１）の出力と前記の入
出力端子（２）との間の接続（Ｔ１）が、前記のトリミ
ング電圧範囲の外側の遮断電圧を前記のトリミング端子
（４）に加え、且つトリミング端子（４）における前記
の遮断電圧に応答して前記の接続を遮断する基準電圧回
路内の遮断回路部（Ｔ２、Ｔ３、Ｒ４、Ｒ５、Ｒ７）を
準備することによって遮断される、請求項６の方法。 ８、前記の基準電圧回路（８、Ａ１）の出力と前記の入
出力端子（２）との間の接続（Ｔ２）が、外部発生基準
電圧の望まれるときに前記の基準電圧回路のための供給
電圧（１４）を前記のトリミング端子（４）に接続する
ことによって遮断される、請求項７の方法。 ９、前記の遮断電圧が、前記のトリミング電圧範囲内の
電圧よりも絶対値において大きい電圧の遮断範囲内にあ
る、請求項７の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16930888A | 1988-03-17 | 1988-03-17 | |
| US169308 | 1988-03-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01271812A true JPH01271812A (ja) | 1989-10-30 |
Family
ID=22615117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6579589A Pending JPH01271812A (ja) | 1988-03-17 | 1989-03-17 | 二重モード電圧基準回路及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0333353A3 (ja) |
| JP (1) | JPH01271812A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667960B1 (fr) * | 1990-10-16 | 1993-01-22 | Siemens Automotive Sa | Dispositif d'etablissement d'un courant dans une partie analogique d'un circuit integre logique et analogique. |
| US5177431A (en) * | 1991-09-25 | 1993-01-05 | Astec International Ltd. | Linear programming circuit for adjustable output voltage power converters |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729916B2 (ja) * | 1973-08-04 | 1982-06-25 | ||
| JPS5999510A (ja) * | 1982-11-30 | 1984-06-08 | Fujitsu Ltd | 定電圧回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566535A (en) * | 1979-06-28 | 1981-01-23 | Nec Corp | Integrated circuit |
| JP2721151B2 (ja) * | 1986-04-01 | 1998-03-04 | 株式会社東芝 | 半導体集積回路装置 |
-
1989
- 1989-03-02 EP EP19890302113 patent/EP0333353A3/en not_active Ceased
- 1989-03-17 JP JP6579589A patent/JPH01271812A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729916B2 (ja) * | 1973-08-04 | 1982-06-25 | ||
| JPS5999510A (ja) * | 1982-11-30 | 1984-06-08 | Fujitsu Ltd | 定電圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0333353A2 (en) | 1989-09-20 |
| EP0333353A3 (en) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2068219C (en) | Regulated bifurcated power supply | |
| EP0580923A1 (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising errors amplifiers | |
| JPH01161512A (ja) | デュアル入力低ドロップアウト電圧調整器 | |
| JP2790364B2 (ja) | 基準電圧を供給する回路 | |
| US5225811A (en) | Temperature limit circuit with dual hysteresis | |
| US4801816A (en) | Generator of periodial signals, in particular for switch-mode power supplies | |
| US4933572A (en) | Dual mode voltage reference circuit and method | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| US5703476A (en) | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator | |
| JPS62174814A (ja) | 安定化電源回路 | |
| US6356061B1 (en) | Fully integrated linear regulator with darlington bipolar output stage | |
| JPH01271812A (ja) | 二重モード電圧基準回路及び方法 | |
| JPH0525201B2 (ja) | ||
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| GB2045565A (en) | Protecting amplifier load against accidental short-circuits | |
| GB1601595A (en) | Window discriminator or voltage range sensor | |
| US4339669A (en) | Current ramping controller circuit | |
| JP4627894B2 (ja) | 電源装置 | |
| EP0751451B1 (en) | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator | |
| EP0410764A2 (en) | Comparator circuit | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| JPS6382119A (ja) | コンパレ−タ | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JP3199098B2 (ja) | フイールドバスのインタフエイス回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 |