JP2790364B2 - 基準電圧を供給する回路 - Google Patents
基準電圧を供給する回路Info
- Publication number
- JP2790364B2 JP2790364B2 JP2217235A JP21723590A JP2790364B2 JP 2790364 B2 JP2790364 B2 JP 2790364B2 JP 2217235 A JP2217235 A JP 2217235A JP 21723590 A JP21723590 A JP 21723590A JP 2790364 B2 JP2790364 B2 JP 2790364B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- circuit
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は基準電圧を供給する回路に関連し、電源端子
および所与の公称値を有する電圧を供給する出力を備え
る電圧発生器、電圧発生器の出力に連結された非反転入
力と反転入力および出力を備える差動増幅器、および差
動増幅器の出力に連結された入力と、基準電圧を供給す
る出力とを備える第１フォロア段を具え、該差動増幅器
が電源電圧を受け取るために第１電源端子と第２電源端
子の間に連結され、かつ第１フォロア段の出力が分割器
ブリッジにより反転入力にフィードバックされている。
および所与の公称値を有する電圧を供給する出力を備え
る電圧発生器、電圧発生器の出力に連結された非反転入
力と反転入力および出力を備える差動増幅器、および差
動増幅器の出力に連結された入力と、基準電圧を供給す
る出力とを備える第１フォロア段を具え、該差動増幅器
が電源電圧を受け取るために第１電源端子と第２電源端
子の間に連結され、かつ第１フォロア段の出力が分割器
ブリッジにより反転入力にフィードバックされている。
（背景技術） そのような回路はポール・アール・グレイ（Paul R.G
ray）とロバート・ジー・メイヤー（Robert G.Meyer）
の「アナログ集積回路の解析と設計（Analysis and Des
ign of Analog Integrated Circuits）、電子ハンドブ
ック第２版、ジョン・ウィレイ・アンド・サンズ（John
Wiley and Sons）、ニューヨークの第8.37図、頁516か
ら既知である。しかし、既知の回路では電圧発生器は電
源電圧の印加の間に不安定になりやすい。
ray）とロバート・ジー・メイヤー（Robert G.Meyer）
の「アナログ集積回路の解析と設計（Analysis and Des
ign of Analog Integrated Circuits）、電子ハンドブ
ック第２版、ジョン・ウィレイ・アンド・サンズ（John
Wiley and Sons）、ニューヨークの第8.37図、頁516か
ら既知である。しかし、既知の回路では電圧発生器は電
源電圧の印加の間に不安定になりやすい。
（発明の開示） 本発明の目的はこの欠点を回避できる回路を与えるこ
とである。
とである。
本発明の基本概念は、あり得る不安定領域を越えるこ
とを保証するよう電源電圧が十分である場合にのみ電圧
発生器の電圧が第１フォロア段の入力に伝達されること
からなっている。
とを保証するよう電源電圧が十分である場合にのみ電圧
発生器の電圧が第１フォロア段の入力に伝達されること
からなっている。
本発明による回路はこの目的に対して、制御されたス
イッチングデバイスによって差動増幅器の出力が第１フ
ォロア段の入力に連結され、抵抗器によって第１フォロ
ア段の入力が第１電源端子に連結され、かつ第１フォロ
ア段の出力が電圧発生器の電源端子に連結され、かつ この回路が、電圧発生器と差動増幅器の双方が公称動
作ゾーンあるようなしきい値に電源電圧が達する場合に
スイッチングデバイスが閉成するような態様で少なくと
も電源電圧を受け取るよう動作されたスイッチングデバ
イスを制御する制御回路を具えることを特徴としてい
る。
イッチングデバイスによって差動増幅器の出力が第１フ
ォロア段の入力に連結され、抵抗器によって第１フォロ
ア段の入力が第１電源端子に連結され、かつ第１フォロ
ア段の出力が電圧発生器の電源端子に連結され、かつ この回路が、電圧発生器と差動増幅器の双方が公称動
作ゾーンあるようなしきい値に電源電圧が達する場合に
スイッチングデバイスが閉成するような態様で少なくと
も電源電圧を受け取るよう動作されたスイッチングデバ
イスを制御する制御回路を具えることを特徴としてい
る。
電圧発生器にはこの回路により生成された基準電圧が
給電され、そしてスイッチングデバイスが一度閉成され
ると、基準電圧は電圧発生器により生成された電圧より
1/k倍高く、ここでｋは分割器ブリッジの分割比であ
る。スイッチングデバイスが閉成されることを保証する
のには不十分であるほど電源電圧が低い値を有する場
合、回数の出力の電圧（これはまた電圧発生器に給電す
る）は一定値を除いて電源電圧と同じ傾斜で変化する。
従って電源電圧の関数としての出力電圧の曲線はもはや
不安定になりそうな危険性がない。
給電され、そしてスイッチングデバイスが一度閉成され
ると、基準電圧は電圧発生器により生成された電圧より
1/k倍高く、ここでｋは分割器ブリッジの分割比であ
る。スイッチングデバイスが閉成されることを保証する
のには不十分であるほど電源電圧が低い値を有する場
合、回数の出力の電圧（これはまた電圧発生器に給電す
る）は一定値を除いて電源電圧と同じ傾斜で変化する。
従って電源電圧の関数としての出力電圧の曲線はもはや
不安定になりそうな危険性がない。
特に制御回路と、制御されたスイッチングデバイスが
差動増幅器と直接協働することが有利である。事実、こ
のことは電子回路構成を簡単化できる。
差動増幅器と直接協働することが有利である。事実、こ
のことは電子回路構成を簡単化できる。
この目的で、差動増幅器が、その入力が上記の非反転
入力を構成する第１分枝と、その入力が上記の反転入力
を構成する第２分枝を具えることができ、 制御回路が、電源電圧が上記のしきい値より低い場合
に第２分枝の電流の通過を妨げるように動作でき、かつ スイッチング回路が、電流が第２分枝を通って流れる
場合にのみ導通するよう動作する第２フォロア段を具え
ることができる。
入力を構成する第１分枝と、その入力が上記の反転入力
を構成する第２分枝を具えることができ、 制御回路が、電源電圧が上記のしきい値より低い場合
に第２分枝の電流の通過を妨げるように動作でき、かつ スイッチング回路が、電流が第２分枝を通って流れる
場合にのみ導通するよう動作する第２フォロア段を具え
ることができる。
第１分枝が、例えば、そのコレクタが第２電源端子に
連結されている第１のタイプの第２トランジスタのエミ
ッタとベースそれぞれによってそのベースとコレクタが
お互いに連結されている第１のタイプの第１トランジス
タのエミッタ・コレクタ通路を具えることができ、第１
トランジスタのコレクタが、そのエミッタが電流源によ
り第２電源端子に連結され、かつそのベースが差動増幅
器の非反転入力を構成している第１のタイプに反対の第
２のタイプの第３トランジスタのコレクタに連結されて
いる。そのような分枝はそれが電源電圧を低いレベルか
ら電流を導くような構造を有している。
連結されている第１のタイプの第２トランジスタのエミ
ッタとベースそれぞれによってそのベースとコレクタが
お互いに連結されている第１のタイプの第１トランジス
タのエミッタ・コレクタ通路を具えることができ、第１
トランジスタのコレクタが、そのエミッタが電流源によ
り第２電源端子に連結され、かつそのベースが差動増幅
器の非反転入力を構成している第１のタイプに反対の第
２のタイプの第３トランジスタのコレクタに連結されて
いる。そのような分枝はそれが電源電圧を低いレベルか
ら電流を導くような構造を有している。
第２分枝が、そのベースが第１トランジスタのベース
に連結されている第１のタイプの第４トランジスタのエ
ミッタ・コレクタ通路を具えることができ、第４トラン
ジスタのコレクタが、そのエミッタが第３トランジスタ
のエミッタに連結され、かつそのベースが差動増幅器の
反転入力を構成している第２のタイプの第５トランジス
タのコレクタに連結されている。そのような分枝はそれ
が第１電源電圧の比較的著しく高いレベルからのみ電流
を導くような構造を有している。
に連結されている第１のタイプの第４トランジスタのエ
ミッタ・コレクタ通路を具えることができ、第４トラン
ジスタのコレクタが、そのエミッタが第３トランジスタ
のエミッタに連結され、かつそのベースが差動増幅器の
反転入力を構成している第２のタイプの第５トランジス
タのコレクタに連結されている。そのような分枝はそれ
が第１電源電圧の比較的著しく高いレベルからのみ電流
を導くような構造を有している。
第４トランジスタは第１トランジスタのエミッタに連
結されたそのエミッタを有することができる。
結されたそのエミッタを有することができる。
制御回路は２個の分枝に共通であることが有利であ
る。この目的で、制御回路が、そのコレクタが第１電源
端子に連結され、そのエミッタが第１トランジスタと第
４トランジスタのエミッタに連結され、かつそのベース
が第１電源端子に連結されていない第１抵抗器の端子に
連結されている第２のタイプの第６トランジスタを具え
ることができる。第６トランジスタのベースにおける電
圧は差動増幅器が出力信号をそれから生成するしきい値
を決定する。
る。この目的で、制御回路が、そのコレクタが第１電源
端子に連結され、そのエミッタが第１トランジスタと第
４トランジスタのエミッタに連結され、かつそのベース
が第１電源端子に連結されていない第１抵抗器の端子に
連結されている第２のタイプの第６トランジスタを具え
ることができる。第６トランジスタのベースにおける電
圧は差動増幅器が出力信号をそれから生成するしきい値
を決定する。
第２フォロア段が、そのベースが第５トランジスタの
コレクタに連結され、そのコレクタが第２電源端子に連
結され、かつそのエミッタが第１フォロア段の入力に連
結されている第７トランジスタを、場合によっては順バ
イアスされたダイオードにより具えることができる。
コレクタに連結され、そのコレクタが第２電源端子に連
結され、かつそのエミッタが第１フォロア段の入力に連
結されている第７トランジスタを、場合によっては順バ
イアスされたダイオードにより具えることができる。
上記のしきい値は別の抵抗器が上記の抵抗器と第１フ
ォロア段の入力との間に配置されていることで高い精度
をもって選ぶことができる。
ォロア段の入力との間に配置されていることで高い精度
をもって選ぶことができる。
第１フォロア段が、そのベースが入力を構成し、その
コレクタが第１電源端子に接続され、その第１エミッタ
が分割器ブリッジ端部に接続され、かつ第２エミッタが
第１フォロア段の出力を構成している２個のエミッタを
有する第８トランジスタを具えることが有利である。
コレクタが第１電源端子に接続され、その第１エミッタ
が分割器ブリッジ端部に接続され、かつ第２エミッタが
第１フォロア段の出力を構成している２個のエミッタを
有する第８トランジスタを具えることが有利である。
図面を参照し、非限定的な実例により与えられた以下
の説明によって本発明はさらに明確に理解されよう。
の説明によって本発明はさらに明確に理解されよう。
（実施例） 第１図によると、電圧発生器REFは電圧VRを供給し、
これは電源電圧VCCにより給電された差動増幅器Amの非
反転入力に印加される。増幅器Amの出力Ｓはフォロア回
路Ｔに印加され、調整された基準電圧V0を伝えるフォロ
ア回路Ｔの出力は抵抗分割器ブリッジR3,R4を通して増
幅器Amの反転入力にネガティブフィードバックされる。
電圧発生器REFは電源電圧VCCにより給電される。電圧の
印加の間、電圧発生器REFの電圧VRの不安定性は電圧VO
に直接の影響を有している。
これは電源電圧VCCにより給電された差動増幅器Amの非
反転入力に印加される。増幅器Amの出力Ｓはフォロア回
路Ｔに印加され、調整された基準電圧V0を伝えるフォロ
ア回路Ｔの出力は抵抗分割器ブリッジR3,R4を通して増
幅器Amの反転入力にネガティブフィードバックされる。
電圧発生器REFは電源電圧VCCにより給電される。電圧の
印加の間、電圧発生器REFの電圧VRの不安定性は電圧VO
に直接の影響を有している。
第２図によると、電圧発生器REFは出力で電圧Vi +を伝
え、これは電源電圧VCCから給電された差動増幅器Amの
非反転入力に印加される。増幅器Amの出力Ｓは制御され
たスイッチングデバイス１を通してフォロア段の入力
Ｓ′に接続されている。抵抗器R1が入力Ｓ′と電源電圧
源VCCの間に配置されている。フォロア段の出力は調整
された基準電圧VOを伝える。この出力は抵抗器R3とR4を
具える分割器ブリッジを介して増幅器Amの反転入力（信
号Vi -）にフィードバックされる。信号Vi -は分割器ブリ
ッジの接合点（あるいは中央タップ）に存在する。分割
器ブリッジの別の端部は第２電源電圧源（この場合には
共通モード端子）に接続されている。フォロア段はトラ
ンジスタＴとして表され、そのベースは点Ｓ′であり、
そのエミッタは信号VOを伝え、そのコレクタは電源電圧
源VCCに接続されている。信号VOは電圧発生器REFの電源
端子に印加されている。電源電圧VCC（そして場合によ
れば電圧V0）を受け取る制御回路C0は電源電圧VCCが所
与のしきい値を越え、電圧発生器REFによって伝えられ
た電圧Vi +が不安定性を引し起こすその特性の部分を越
える場合にスイッチングデバイス１を閉成するよう動作
する。それ故、電圧がこの回路に印加される場合、電源
電圧VCCは値０からスタートし、それがその公称値に達
するまで増大する。その値が所与のしきい値より低い場
合、スイッチング回路１は開放され、電圧VOは電圧VCC
の瞬時値に比例してかつ電圧Vi +とは無関係に生成され
る。事実、フォロア段の入力Ｓ′は抵抗器R1を通して電
位VCCに印加される。それとは反対に、電圧VCCの瞬時値
が所与のしきい値に達する場合、スイッチング回路１は
閉成され、電圧VOは以下の値を有する。
え、これは電源電圧VCCから給電された差動増幅器Amの
非反転入力に印加される。増幅器Amの出力Ｓは制御され
たスイッチングデバイス１を通してフォロア段の入力
Ｓ′に接続されている。抵抗器R1が入力Ｓ′と電源電圧
源VCCの間に配置されている。フォロア段の出力は調整
された基準電圧VOを伝える。この出力は抵抗器R3とR4を
具える分割器ブリッジを介して増幅器Amの反転入力（信
号Vi -）にフィードバックされる。信号Vi -は分割器ブリ
ッジの接合点（あるいは中央タップ）に存在する。分割
器ブリッジの別の端部は第２電源電圧源（この場合には
共通モード端子）に接続されている。フォロア段はトラ
ンジスタＴとして表され、そのベースは点Ｓ′であり、
そのエミッタは信号VOを伝え、そのコレクタは電源電圧
源VCCに接続されている。信号VOは電圧発生器REFの電源
端子に印加されている。電源電圧VCC（そして場合によ
れば電圧V0）を受け取る制御回路C0は電源電圧VCCが所
与のしきい値を越え、電圧発生器REFによって伝えられ
た電圧Vi +が不安定性を引し起こすその特性の部分を越
える場合にスイッチングデバイス１を閉成するよう動作
する。それ故、電圧がこの回路に印加される場合、電源
電圧VCCは値０からスタートし、それがその公称値に達
するまで増大する。その値が所与のしきい値より低い場
合、スイッチング回路１は開放され、電圧VOは電圧VCC
の瞬時値に比例してかつ電圧Vi +とは無関係に生成され
る。事実、フォロア段の入力Ｓ′は抵抗器R1を通して電
位VCCに印加される。それとは反対に、電圧VCCの瞬時値
が所与のしきい値に達する場合、スイッチング回路１は
閉成され、電圧VOは以下の値を有する。
VCCの所与の値に対してVi +はその公称値VREFに達す
る。
る。
第３図によると、前述の刊行物の頁295に記載された
（いわゆる「バンドギャップ」タイプの）電圧発生器は
npnタイプのトランジスタT11を具え、そのコレクタは上
述の点Ｂに接続され、それはそのコレクタとそのベース
の間に電流源として役立つ抵抗器R15を有している。電
圧Vi +を伝えるトランジスタT11のエミッタは抵抗器R11
を介してダイオード（ベース・コレクタを短絡すること
によりダイオード接続されたnpnトランジスタT12）に接
続されている。トランジスタT12のエミッタは共通モー
ド端子に接続され、そのベースはトランジスタT14のベ
ースに接続され、トランジスタT14のエミッタは抵抗器R
14を通して共通モード端子に接続され、そしてそのコレ
クタは一方では抵抗器R16を通してトランジスタT11のエ
ミッタに、他方ではnpnトランジスタT15のベースに接続
され、トランジスタT15のエミッタは共通モード端子に
接続され、そのコレクタはトランジスタT11のベースに
接続されている。
（いわゆる「バンドギャップ」タイプの）電圧発生器は
npnタイプのトランジスタT11を具え、そのコレクタは上
述の点Ｂに接続され、それはそのコレクタとそのベース
の間に電流源として役立つ抵抗器R15を有している。電
圧Vi +を伝えるトランジスタT11のエミッタは抵抗器R11
を介してダイオード（ベース・コレクタを短絡すること
によりダイオード接続されたnpnトランジスタT12）に接
続されている。トランジスタT12のエミッタは共通モー
ド端子に接続され、そのベースはトランジスタT14のベ
ースに接続され、トランジスタT14のエミッタは抵抗器R
14を通して共通モード端子に接続され、そしてそのコレ
クタは一方では抵抗器R16を通してトランジスタT11のエ
ミッタに、他方ではnpnトランジスタT15のベースに接続
され、トランジスタT15のエミッタは共通モード端子に
接続され、そのコレクタはトランジスタT11のベースに
接続されている。
増幅器AmはpnpタイプのトランジスタT5を有する第１
分枝を具え、トランジスタT5のエミッタは点Ｆに接続さ
れ、そのベースはpnpタイプのトランジスタT7のエミッ
タに接続され、T7のコレクタは共通モード端子に接続さ
れ、そのベースはトランジスタT5のコレクタに接続され
ている。トランジスタT5のコレクタはnpnタイプのトラ
ンジスタT8のコレクタに接続され、トランジスタT8のベ
ースはトランジスタT11のエミッタで利用可能な電圧Vi +
により動作され、そのエミッタは抵抗器R8を通して共通
モード端子に接続されている。トランジスタT5とT7は直
列に接続された２個のエミッタ・ベース接合を有し、そ
れは点Ｆにおける低電位値に第１分枝自身で電流を伝達
できることを保証する。第２分枝はpnpトランジスタT6
を有し、そのエミッタは点Ｆに接続され、そのベースは
トランジスタT5のベースに接続され、そのコレクタ（点
Ｓ）はnpnトランジスタT9のコレクタに接続され、トラ
ンジスタT9のエミッタは抵抗器R8を通して共通モード端
子に接続されている。制御回路はnpnトランジスタT3を
具え、そのコレクタは電源電圧源VCCに接続され、その
エミッタは上記の点Ｆに接続され、そのベースは電源電
圧源VCCと点Ｓ′の間に直列に、あるいは点Ｓ′に直接
に（その場合抵抗器R2は省略される）接続されている２
個の抵抗器R1とR2を有する分割器ブリッジR1,R2の中央
タップＨに接続されることが好ましい。スイッチング回
路はnpnトランジスタT10を具え、そのベースは点Ｓ（増
幅器Amの出力）に接続され、そのコレクタは共通モード
端子に接続され、そのエミッタは順バイアスされたダイ
オードＤを通して点Ｓ′に接続されている。
分枝を具え、トランジスタT5のエミッタは点Ｆに接続さ
れ、そのベースはpnpタイプのトランジスタT7のエミッ
タに接続され、T7のコレクタは共通モード端子に接続さ
れ、そのベースはトランジスタT5のコレクタに接続され
ている。トランジスタT5のコレクタはnpnタイプのトラ
ンジスタT8のコレクタに接続され、トランジスタT8のベ
ースはトランジスタT11のエミッタで利用可能な電圧Vi +
により動作され、そのエミッタは抵抗器R8を通して共通
モード端子に接続されている。トランジスタT5とT7は直
列に接続された２個のエミッタ・ベース接合を有し、そ
れは点Ｆにおける低電位値に第１分枝自身で電流を伝達
できることを保証する。第２分枝はpnpトランジスタT6
を有し、そのエミッタは点Ｆに接続され、そのベースは
トランジスタT5のベースに接続され、そのコレクタ（点
Ｓ）はnpnトランジスタT9のコレクタに接続され、トラ
ンジスタT9のエミッタは抵抗器R8を通して共通モード端
子に接続されている。制御回路はnpnトランジスタT3を
具え、そのコレクタは電源電圧源VCCに接続され、その
エミッタは上記の点Ｆに接続され、そのベースは電源電
圧源VCCと点Ｓ′の間に直列に、あるいは点Ｓ′に直接
に（その場合抵抗器R2は省略される）接続されている２
個の抵抗器R1とR2を有する分割器ブリッジR1,R2の中央
タップＨに接続されることが好ましい。スイッチング回
路はnpnトランジスタT10を具え、そのベースは点Ｓ（増
幅器Amの出力）に接続され、そのコレクタは共通モード
端子に接続され、そのエミッタは順バイアスされたダイ
オードＤを通して点Ｓ′に接続されている。
フォロア出力段は２個のエミッタを有するトランジス
タ（T1,T2）（あるいはエミッタフォロアとして配設さ
れた２個のトランジスタT1とT2）を具え、T1のエミッタ
は分割器ブリッジ（R3,R4）に接続され、電圧VOを伝え
るT2のエミッタは点Ｂに接続されている。通常この二重
エミッタ（あるいは２個のトランジスタ）の存在は電荷
インピーダンスに対して良好な分離（decoupling）を得
ることを許容する。
タ（T1,T2）（あるいはエミッタフォロアとして配設さ
れた２個のトランジスタT1とT2）を具え、T1のエミッタ
は分割器ブリッジ（R3,R4）に接続され、電圧VOを伝え
るT2のエミッタは点Ｂに接続されている。通常この二重
エミッタ（あるいは２個のトランジスタ）の存在は電荷
インピーダンスに対して良好な分離（decoupling）を得
ることを許容する。
VCCが所与のしきい値より低い値を有する場合、増幅
器の第１分枝は電流を流通しやすいが、しかし第２分枝
はどんな電流も流通しない。するとトランジスタT10は
カットオフされる。トランジスタT1とT2のベースはVCC
の瞬時値に非常に近い電位に印加される。
器の第１分枝は電流を流通しやすいが、しかし第２分枝
はどんな電流も流通しない。するとトランジスタT10は
カットオフされる。トランジスタT1とT2のベースはVCC
の瞬時値に非常に近い電位に印加される。
すると、 VO＝（VCC−VD） および となり、ここでVDはトランジスタのベース・エミッタ電
圧である（約0.7V）。
圧である（約0.7V）。
VCCが所与のしきい値に達する場合、増幅器の第２分
枝はトランジスタT10が導通状態であることを保証する
のに十分な電流を流通する。増幅器はその動作領域にあ
り、そして となり、ここでVS′は点Ｓ′における電圧を示してい
る。
枝はトランジスタT10が導通状態であることを保証する
のに十分な電流を流通する。増幅器はその動作領域にあ
り、そして となり、ここでVS′は点Ｓ′における電圧を示してい
る。
Vi +≒VREFを考慮すると、すなわち計算上、電圧しき
い値が実際には電圧発生器の正しい動作しきい値に対応
することが考慮される。
い値が実際には電圧発生器の正しい動作しきい値に対応
することが考慮される。
これより が出てくる。
上述の増幅器に対して、正しい動作はVHが少なくとも
5VDに等しいことを強要する（事実、VHがその値より実
質的に高いことが必要である）。すると、 となる。
5VDに等しいことを強要する（事実、VHがその値より実
質的に高いことが必要である）。すると、 となる。
従って、比R1/R2はスイッチング回路が閉成するVCCの
しきい値VCCOを決定することを許容する。もし抵抗器R2
が省略されると、点ＨとＳ′は一致し、 となり、抵抗器R1はもはやしきい値の決定に影響しな
い。
しきい値VCCOを決定することを許容する。もし抵抗器R2
が省略されると、点ＨとＳ′は一致し、 となり、抵抗器R1はもはやしきい値の決定に影響しな
い。
そこで が必要となる。
第４図によると、トランジスタT2のベースは電圧源V
CCと共通モード端子との間に配置された分割器ブリッジ
R1′とR2′の中央タップＨ′に接続されている。トラン
ジスタT1のベースは抵抗器R1を通して電圧源VCCに接続
されている。トランジスタT3のエミッタは点Ｃに接続さ
れ、トランジスタT1のエミッタは抵抗器R3を通して点Ａ
に接続され、トランジスタT2のエミッタは点Ｂに接続さ
れている。回路の残りは第３図の回路と同様である。
CCと共通モード端子との間に配置された分割器ブリッジ
R1′とR2′の中央タップＨ′に接続されている。トラン
ジスタT1のベースは抵抗器R1を通して電圧源VCCに接続
されている。トランジスタT3のエミッタは点Ｃに接続さ
れ、トランジスタT1のエミッタは抵抗器R3を通して点Ａ
に接続され、トランジスタT2のエミッタは点Ｂに接続さ
れている。回路の残りは第３図の回路と同様である。
である。
するとしきい値条件は VH′＞5VD となる。
と仮定すると、 比R1′/R2′はスイッチング回路が閉成するVCCのしき
い値VCCOを決定する。
い値VCCOを決定する。
第５図によると、電圧Vi +,Vi -およびV0はVCCがVD（約
0.7V）に達するや否や増大し、調整が6VD（約4.2V）か
ら得られることが分かる。
0.7V）に達するや否や増大し、調整が6VD（約4.2V）か
ら得られることが分かる。
第１図は従前の技術による直列タイプの調整器回路を示
し、 第２図は本発明による回路を示し、 第３図は本発明による好ましい一実施例を示し、 第４図は第３図の変形を示し、 第５図は第３図あるいは第４図による電源電圧の関数と
しての電圧曲線を示している。
し、 第２図は本発明による回路を示し、 第３図は本発明による好ましい一実施例を示し、 第４図は第３図の変形を示し、 第５図は第３図あるいは第４図による電源電圧の関数と
しての電圧曲線を示している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィリップ ガンディ フランス国 14000 カン ブールバー ル リョーテイ 44 (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/56
Claims (11)
- 【請求項１】基準電圧を供給する回路であって、電源端
子および所与の公称値を有する電圧を供給する出力を備
える電圧発生器、電圧発生器の出力に連結された非反転
入力と反転入力および出力を備える差動増幅器、および
差動増幅器の出力に連結された入力と、基準電圧を供給
する出力とを備える第１フォロア段を具え、該差動増幅
器が電源電圧を受け取るために第１電源端子と第２電源
端子の間に連結され、かつ第１フォロア段の出力が分割
器ブリッジにより反転入力にフィードバックされている
回路において、 制御されたスイッチングデバイスによって差動増幅器の
出力が第１フォロア段の入力に連結され、抵抗器によっ
て第１フォロア段の入力が第１電源端子に連結され、か
つ第１フォロア段の出力が電圧発生器の電源端子に連結
され、かつ この回路が、電圧発生器と差動増幅器の双方が公称動作
ゾーンにあるようなしきい値に電源電圧が達する場合に
スイッチングデバイスが閉成するような態様で少なくと
も電源電圧を受け取るよう動作されたスイッチングデバ
イスを制御する制御回路を具えることを特徴とする回
路。 - 【請求項２】差動増幅器が、その入力が上記の非反転入
力を構成する第１分枝と、その入力が上記の反転入力を
構成する第２分枝を具え、 制御回路が、電源電圧が上記のしきい値より低い場合に
第２分枝の電流の通過を妨げるように動作し、かつ スイッチング回路が、電流が第２分枝を通って流れる場
合にのみ導通するよう動作する第２フォロア段を具える
こと、 を特徴とする請求項１に記載の回路。 - 【請求項３】第１分枝が、例えば、そのコレクタが第２
電源端子に連結されている第１のタイプの第２トランジ
スタのエミッタとベースそれぞれによってそのベースと
コレクタがお互いに連結されている第１のタイプの第１
トランジスタのエミッタ・コレクタ通路を具え、第１ト
ランジスタのコレクタが、そのエミッタが電流源により
第２電源端子に連結され、かつそのベースが差動増幅器
の非反転入力を構成している第１のタイプに反対の第２
のタイプの第３トランジスタのコレクタに連結されてい
ることを特徴とする請求項２に記載の回路。 - 【請求項４】第２分枝が、そのベースが第１トランジス
タのベースに連結されている第１のタイプの第４トラン
ジスタのエミッタ・コレクタ通路を具え、第４トランジ
スタのコレクタが、そのエミッタが第３トランジスタの
エミッタに連結され、かつそのベースが差動増幅器の反
転入力を構成している第２のタイプの第５トランジスタ
のコレクタに連結されていることを特徴とする請求項３
に記載の回路。 - 【請求項５】第４トランジスタのエミッタが第１トラン
ジスタのエミッタに連結されていることを特徴とする請
求項４に記載の回路。 - 【請求項６】制御回路が、そのコレクタが第１電源端子
に連結され、そのエミッタが第１トランジスタと第４ト
ランジスタのエミッタに連結され、かつそのベースが第
１電源端子に連結されていない第１抵抗器の端子に連結
されている第２のタイプの第６トランジスタを具えるこ
とを特徴とする請求項５に記載の回路。 - 【請求項７】第２フォロア段が、そのベースが第５トラ
ンジスタのコレクタに連結され、そのコレクタが第２電
源端子に連結され、かつそのエミッタが第１フォロア段
の入力に連結されている第７トランジスタを具えること
を特徴とする請求項６に記載の回路。 - 【請求項８】第７トランジスタのエミッタが順バイアス
されたダイオードにより第１フォロア段の入力に連結さ
れていることを特徴とする請求項７に記載の回路。 - 【請求項９】上記の抵抗器と第１フォロア段の入力との
間に別の抵抗器が配置されていることを特徴とする請求
項７あるいは８に記載の回路。 - 【請求項１０】第１フォロア段が、そのベースが入力を
構成し、そのコレクタが第１電源端子に接続され、その
第１エミッタが分割器ブリッジ端部に接続され、かつ第
２エミッタが第１フォロア段の出力を構成している２個
のエミッタを有する第８トランジスタを具えることを特
徴とする請求項７あるいは８あるいは９に記載の回路。 - 【請求項１１】分割器ブリッジが第３抵抗器および第４
抵抗器を具えることを特徴とする請求項７から10のいず
れか１つに記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8911114A FR2651343A1 (fr) | 1989-08-22 | 1989-08-22 | Circuit destine a fournir une tension de reference. |
| FR8911114 | 1989-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103908A JPH03103908A (ja) | 1991-04-30 |
| JP2790364B2 true JP2790364B2 (ja) | 1998-08-27 |
Family
ID=9384840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2217235A Expired - Lifetime JP2790364B2 (ja) | 1989-08-22 | 1990-08-20 | 基準電圧を供給する回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5079497A (ja) |
| EP (1) | EP0414319B1 (ja) |
| JP (1) | JP2790364B2 (ja) |
| KR (1) | KR0154335B1 (ja) |
| DE (1) | DE69011239T2 (ja) |
| FR (1) | FR2651343A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2727809B2 (ja) * | 1991-08-26 | 1998-03-18 | 日本電気株式会社 | 半導体集積回路 |
| JP3337079B2 (ja) * | 1991-11-26 | 2002-10-21 | ローム株式会社 | 電源回路 |
| JP2901434B2 (ja) * | 1992-09-30 | 1999-06-07 | シャープ株式会社 | 直流安定化電源装置 |
| AU5897194A (en) * | 1992-12-03 | 1994-06-22 | Motorola, Inc. | Digital voltage regulator having capacitance selector |
| US5604466A (en) * | 1992-12-08 | 1997-02-18 | International Business Machines Corporation | On-chip voltage controlled oscillator |
| US5486778A (en) * | 1993-03-10 | 1996-01-23 | Brooktree Corporation | Input buffer for translating TTL levels to CMOS levels |
| FR2709005B1 (fr) * | 1993-08-13 | 1995-11-10 | Motorola Semiconducteurs | Circuit destiné à une utilisation avec un agencement de retour. |
| US5583442A (en) * | 1994-02-03 | 1996-12-10 | Harris Corporation | Differential voltage monitor using a bridge circuit with resistors on and off of an integrated circuit |
| JPH09128080A (ja) * | 1995-08-30 | 1997-05-16 | Sgs Thomson Microelectron Inc | 電圧調整器回路 |
| FR2750240B1 (fr) * | 1996-06-20 | 1998-07-31 | Sgs Thomson Microelectronics | Generateur de reference de tension |
| JP3322145B2 (ja) * | 1996-12-26 | 2002-09-09 | 株式会社村田製作所 | 電流制御回路 |
| KR100735440B1 (ko) * | 1998-02-13 | 2007-10-24 | 로무 가부시키가이샤 | 반도체장치 및 자기디스크장치 |
| KR100533389B1 (ko) * | 1998-09-28 | 2006-02-08 | 매그나칩 반도체 유한회사 | 클럭동기식기준전압발생기 |
| JP4225630B2 (ja) * | 1999-05-27 | 2009-02-18 | 株式会社ルネサステクノロジ | 電圧発生回路 |
| US6175223B1 (en) * | 1999-09-04 | 2001-01-16 | Texas Instruments Incorporated | Controlled linear start-up in a linear regulator |
| US6353310B1 (en) * | 2000-03-09 | 2002-03-05 | Tongt-Huei Wang | DC/DC charge and supply converting module |
| US6528975B2 (en) * | 2000-12-15 | 2003-03-04 | Tropian Inc. | Saturation prevention and amplifier distortion reduction |
| US7439718B2 (en) * | 2004-09-30 | 2008-10-21 | Freescale Semiconductor, Inc. | Apparatus and method for high speed voltage regulation |
| WO2007053648A2 (en) * | 2005-10-31 | 2007-05-10 | The Regents Of The University Of Michigan | Compositions and methods for treating and diagnosing cancer |
| US8331882B1 (en) | 2007-06-22 | 2012-12-11 | Panasonic Corporation | VSWR normalizing envelope modulator |
| US7554395B1 (en) | 2007-06-28 | 2009-06-30 | Panasonic Corporation | Automatic low battery compensation scaling across multiple power amplifier stages |
| US7702300B1 (en) | 2007-07-12 | 2010-04-20 | Panasonic Corporation | Envelope modulator saturation detection using a DC-DC converter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3743923A (en) * | 1971-12-02 | 1973-07-03 | Rca Corp | Reference voltage generator and regulator |
| JPS5543643A (en) * | 1978-09-21 | 1980-03-27 | Toshiba Corp | Constant voltage circuit |
| US4270092A (en) * | 1979-05-18 | 1981-05-26 | International Business Machines Corporation | Current controlling circuitry for logical circuit reference electric level circuitry |
| US4368420A (en) * | 1981-04-14 | 1983-01-11 | Fairchild Camera And Instrument Corp. | Supply voltage sense amplifier |
| US4400661A (en) * | 1981-10-02 | 1983-08-23 | Ncr Corporation | Voltage regulation and battery dissipation limiter circuit |
| JPS5999510A (ja) * | 1982-11-30 | 1984-06-08 | Fujitsu Ltd | 定電圧回路 |
| EP0216792A1 (en) * | 1985-03-13 | 1987-04-08 | Analog Devices, Inc. | Voltage/current source |
| DE3540209A1 (de) * | 1985-11-13 | 1987-05-14 | Ako Werke Gmbh & Co | Stabilisierungsschaltung fuer einen mikrocomputer |
-
1989
- 1989-08-22 FR FR8911114A patent/FR2651343A1/fr active Pending
-
1990
- 1990-08-14 US US07/567,415 patent/US5079497A/en not_active Expired - Fee Related
- 1990-08-20 EP EP90202235A patent/EP0414319B1/fr not_active Expired - Lifetime
- 1990-08-20 DE DE69011239T patent/DE69011239T2/de not_active Expired - Fee Related
- 1990-08-20 JP JP2217235A patent/JP2790364B2/ja not_active Expired - Lifetime
- 1990-08-21 KR KR1019900012857A patent/KR0154335B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005125A (ko) | 1991-03-30 |
| DE69011239T2 (de) | 1995-02-23 |
| DE69011239D1 (de) | 1994-09-08 |
| EP0414319B1 (fr) | 1994-08-03 |
| FR2651343A1 (fr) | 1991-03-01 |
| US5079497A (en) | 1992-01-07 |
| EP0414319A1 (fr) | 1991-02-27 |
| KR0154335B1 (ko) | 1998-12-15 |
| JPH03103908A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790364B2 (ja) | 基準電圧を供給する回路 | |
| JP2840632B2 (ja) | 全波整流回路 | |
| US4704572A (en) | Series voltage regulator with limited current consumption at low input voltages | |
| US4808907A (en) | Current regulator and method | |
| EP0108428A1 (en) | Differential amplifier circuit with rail-to-rail capability | |
| US4417240A (en) | Plural output switched current amplifier as for driving light emitting diodes | |
| EP0155720B1 (en) | Cascode current source arrangement | |
| JPH0698529A (ja) | Ｍｏｓ半ブリッジの駆動回路 | |
| US7113041B2 (en) | Operational amplifier | |
| US4063147A (en) | Stabilized power supply circuit | |
| US4574233A (en) | High impedance current source | |
| EP0598578A2 (en) | Symmetrical bipolar bias current source with high power supply rejection ratio (PSRR) | |
| US6356061B1 (en) | Fully integrated linear regulator with darlington bipolar output stage | |
| US4074181A (en) | Voltage regulators of a type using a common-base transistor amplifier in the collector-to-base feedback of the regulator transistor | |
| EP0155039B1 (en) | Current-source arrangement | |
| US4378529A (en) | Differential amplifier input stage capable of operating in excess of power supply voltage | |
| US6225787B1 (en) | Temperature stabilized constant current source suitable for charging a highly discharged battery | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| US7352235B2 (en) | Current mirror | |
| US4409558A (en) | Gain compensated transistor amplifier | |
| JPH0823780B2 (ja) | トランジスタ回路 | |
| US5764105A (en) | Push-pull output circuit method | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| EP0110720B1 (en) | Current mirror circuit | |
| US5939907A (en) | Low power, high speed driving circuit for driving switching elements |