KR0154335B1 - 기준전압 공급회로 - Google Patents

기준전압 공급회로 Download PDF

Info

Publication number
KR0154335B1
KR0154335B1 KR1019900012857A KR900012857A KR0154335B1 KR 0154335 B1 KR0154335 B1 KR 0154335B1 KR 1019900012857 A KR1019900012857 A KR 1019900012857A KR 900012857 A KR900012857 A KR 900012857A KR 0154335 B1 KR0154335 B1 KR 0154335B1
Authority
KR
South Korea
Prior art keywords
transistor
emitter
coupled
collector
terminal
Prior art date
Application number
KR1019900012857A
Other languages
English (en)
Other versions
KR910005125A (ko
Inventor
바르부 스테판
모리쏭 리샤르
강디 필립
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔.브이. filed Critical 프레데릭 얀 스미트
Publication of KR910005125A publication Critical patent/KR910005125A/ko
Application granted granted Critical
Publication of KR0154335B1 publication Critical patent/KR0154335B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/901—Starting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

내용 없음.

Description

기준 전압 공급 회로
제1도는 종래의 직렬형 조정기 회로도.
제2도는 본 발명에 따른 회로도.
제3도는 본 발명의 양호한 실시예를 나타낸 도면.
제4도는 제3도에 도시한 실시예의 변형도.
제5도는 제3도 또는 제4도의 회로에 따른 공급 전압함수로서의 전압 곡선도.
* 도면의 주요부분에 대한 부호의 설명
REF : 전압 발생기 T : 폴라워 스테이지
A : 차등 증폭기 C : 제어회로
VD: 기준 전압
본 발명은 기준 전압을 공급하기 위한 회로에 관한 것으로서, 상기 회로는 소정의 명목값의 전압을 공급하기 위해 공급 단자와 출력 단자에 설치된 전압 발생기와, 전압 발생기의 출력에 비반전 입력이 설치된 차동 증폭기와, 차동 증폭기의 출력에 접속된 입력과 기준 전압을 공급하기 위한 출력에 연결된 제 1 폴라워 스테이지를 구비하고 있다. 상기 차동 증폭기는 공급 전압을 받기 위하여 제 1 및 제 2 공급 단자 사이에 접속되고, 제 1 폴라워 스테이지의 출력은 분리 브릿지에 의하여 반전 입력으로 궤환되고 있다.
이러한 회로 구성에 관하여는 전자 핸드북 제 2 판 Analysis and Design of Analog Intergrated Circuit(516 페이지, 제8, 37 도 저자 : Raul R. Gray; Robert G. Meyer 뉴욕의 John Wiley and Sons 출판사 간행)에 기재되어 있다. 그러나 이러한 공지된 회로는, 전압 발생기가 공급 전압의 인가시에 불안정되기 쉽다.
본 발명의 목적은 이러한 단점을 극복한 회로를 제공하는데 있다.
본 발명에 대한 기본적인 개념은 다음과 같다. 즉, 전압발생기의 전압은 공급 전압이 가능한 불안정 범위를 넘어서는 것을 보증하기에 충분할 때에만 제 1 폴라워 스테이지의 입력에 전송된다는 것이다.
이러한 목적을 위한 본 발명 회로의 특징적인 사항은 다음과 같다. 차동 증폭기의 출력단은 제어형 스위칭 디바이스에 의하여 제 1 폴라워 스테이지의 입력단에 연결되고, 제 1 폴라워 스테이지의 입력단은 저항에 의하여 제 1 공급 단자에도 연결되며, 제 1 폴라워 스테이지의 출력단은 전압 발생기의 공급 단자에 연결되었다는 점과, 또한 본 발명의 회로는 스위칭 디바이스를 제어하는 제어 회로를 구비하여, 스위칭 디바이스는 공급 전압이 전압 발생기와 차동 증폭기가 모두 명목 작동 영역에 대한 임계치에 있을 때에 패쇄하는 방식으로 작동하여 공급 전압을 받도록 작동한다는 점이다.
전압 발생기는 회로에서 발생한 기준 전압이 궤환되며, 기준 전압은 스위칭 디바이스가 1회 패쇄되었을 때에 전압 발생기에서 발생된 전압보다도 1/k 배 크다. (k는 분리 브릿지의 나눗셈)공급 전압이 스위칭 디바이스를 폐쇄시키기에는 불충분할 때, 전압 발생기에도 공급되는 회로의 출력에서의 전압은 상수가 1 일때를 제외하면 공급 전압과 동일한 변화율로 변한다. 공급 전압의 함수로써 출력 전압 곡선은 불안정하게 될 위험히 없다.
본 발명의 장점은 제어 회로와 제어형 스위칭 디바이스가 차동 증폭기와 직접 일체화되었다는 것이다. 이것은 전자 회로도의 구성을 단순하게 한다.
이러한 목적을 위하여, 차동 증폭기는 비반전 입력을 구성하는 제 1 분기 및 반전 입력을 구성하는 제 2 분기를 구비하며, 제어 회로는 공급 전압이 임계치 이하일 때 제 2 분기내에 전류의 통과를 불통시키며, 스위칭 회로는 제 2 분기에 전류가 흐를 때에만 도통되도록 작동하는 제 2 폴라워 스테이지를 구비한다.
제 1 분기는 제 1 형의 제 1 트랜지스터의 에미터-콜렉터 경로를 구비하며, 베이스와 콜렉터는 예컨대 제 1 형의 제 2 트랜지스터의 각 에미터, 베이스에 의하여 서로 연결되어 있으며, 콜렉터는 제 2 공급 단자에 연결되어 있고, 제 1 트랜지스터의 콜렉터는 제 1 형과 반대인 제 2 형의 제 3 트랜지스터의 콜렉터와 연결되었으며, 제 3 트랜지스터의 에미터는 전류원에 의해 제 2 공급 단자에 접속되고, 그것의 베이스는 차동 증폭기의 비반전 입력을 구성한다. 이러한 분기는 낮은 공급 전압으로부터 전류를 운반하는 구조를 갖는다.
제 2 분기는 제 1 형의 제 4 트랜지스터의 에미터-콜렉터 경로를 구비하며, 베이스는 제 1 트랜지스터의 베이스에 접속되며, 제 4 트랜지스터의 콜렉터는 제 2 형의 제 5 트랜지스터의 콜렉터와 접속되며, 이것의 에미터는 제 3 트랜지스터의 에미터와 접속되며, 베이스는 차동 증폭기의 비반전 입력을 구성한다. 이러한 분기는 비교적 큰 제 1 공급 전압을 운반하는 구조이다.
제 4 트랜지스터의 에미터는 제 1 트랜지스터의 에미터와 접속된다.
제어 회로는 보통 2 개의 분기를 갖는 장점이 있다.
이러한 목적을 위하여, 제어 회로는 제 2 형인 제 6 트랜지스터를 구비하고, 이것의 콜렉터는 제 1 공급 단자에 접속되며, 에미터는 제 1, 제 4 트랜지스터의 에미터에 접속되며, 베이스는 제 1 공급 단자와 접속되지 않는 제 1 저항의 단자와 접속된다. 제 6 트랜지스터의 베이스측 전압은 차동 증폭기가 발생한 출력 신호로부터 임계치를 정한다.
제 2 폴라워 스테이지는 제 7 트랜지스터를 구비하며, 이것의 베이스는 제 5 트랜지스터의 콜렉터에 접속되며, 콜렉터는 제 2 공급 단자에 접속되고, 에미터는 제 1 폴라워 스테이지의 입력단에 접속된다. 경우에 따라서는 순방향 바이어스 다이오드를 통해 접속될 수도 있다.
상기 임계치는 부가 저항이 상기 트랜지스터와 제 1 폴라워 스테이지의 입력단에 놓인다는 점에서 정밀하게 선정될 수 있다.
제 1 폴라워 스테이지는 2개의 에미터를 갖는 제 8 트랜지스터를 구비하며, 그것의 베이스는 입력을 구성하고 콜렉터는 제 1 공급 단자에 접속되며, 제 1 에미터는 브릿지의 단부에 접속되고, 제 2 에미터는 제 1 폴라워 스테이지의 출력을 구성한다.
본 발명은 첨부도면을 참조한 이하의 비제한적인 실시예의 설명을 통해서 자세히 이해할 수 있을 것이다.
제 1 도에서는 전압 발생기 REF 가 VR전압을 공급하는 것을 도시하고 있으며, 이것은 차동 증폭기(A)의 비반전 입력에 인가된다. 증폭기(A)의 출력(S)은 폴라워 회로(T)에 가해지며, 조정 기준 전압(Vo)을 유도하는 이 회로의 출력은 저항성 분리 브릿지(R3, R4)를 통해서 증폭기(A) 의 반전 입력에 부궤환된다.
전압 발생기(REF)는 공급 전압(Vcc)를 인가 받는다. 전압 발생기(REF)의 전압(VR)의 강도는 임의의 전압이 인가될 때 Vo전압 상태로 된다.
제 2 도에서 전압 발생기(REF)는 출력에서 전압 Vi ＋를 전달하고 있으며, 이 전압은 Vcc공급 전압으로부터 제공된 차동증폭기(A)의 비반전 입력에 인가된다. 증폭기(A)의 출력(S)은 제어형 스위칭 디바이스(1)를 통해서 폴라워 스테이지의 입력(S')에 접속된다. 저항(R1)은 입력(S')과 공급 전압원(Vcc) 사이에 놓인다. 폴라워 스테이지의 출력에서는 조정 기준 전압(Vo)을 공급한다. 이 출력에서의 전압은 저항(R3및 R4)을 구비하는 분리 브릿지에 의하여 증폭기(A)의 비반전 입력(Vi －)으로 궤환된다.
Vi －신호는 부닐 브릿지의 접점(즉 중앙 태핑)에 놓인다. 분리 브릿지의 다른 한쪽의 단부는 제 2 공급원 전압원(이 경우는 공통 모드 단자)에 접속된다. 폴라워 스테이지는, 베이스가 점 S' 이고, 에미터가 Vo신호를 공급하고, 콜렉터가 공급 전압원(Vcc)에 접속된 트랜지스터(T)로 표시되어 있다. Vo 신호는 전압 발생기(REF)의 공급 단자에 인가된다. 공급전압 (Vcc, 경우에 따라서는 Vo전압)을 받는 제어 회로(C)는 공급 전압(Vcc)이 소정치를 초과할 때 스위칭 디바이스를 폐쇄하도록 작동하여, 전압 발생기(REF)에 의해 공급된 공급 전압(Vcc)은 불안정성이 발생할 수 있는 특성 부분을 벗어난다.
결국 회로에 전압이 공급될 때, 공급 전압(Vcc)은 0 값에서 시작하여 회로의 명목값에 이를 때까지 증가한다. 명목값이 소정 임계치보다 적을 경우, 스위칭 회로(1)는 개방되고 전압(Vo)은 전압Vi +와 무관하게 Vcc 전압의 순서값에 비례한다. 사실, 폴라워 스테이지의 입력(S')은 저항 (R1)을 통해서 전위(Vcc)에 인가된다.
반대로 Vcc 전압의 순시값이 소정 임계치에 이를 때 스위칭 회로(1)는 폐쇄되고, Vo전압은
Figure kpo00002
가 된다. Vcc의 소정값에 대하여 Vi ＋는 그것의 명목값 VREF에 이른다.
제 3 도에 있어서 전술된 공보의 295페이지에 기재된(소위 밴드 갭형)전압 발생기는, 콜렉터가 B점에 접속되고, 콜렉터와 베이스 사이에 전류원으로서 역할을 하는 저항(R15)을 갖는 npn형 트랜지스터(T11)를 구비한다. Vi+전압을 공급하는 트랜지스터(T11)의 에미터는 저항(R11)을 통해서 다이오드(베이스-콜렉터 단락 회로에 의해 다이오드로서 접속된 npn 트랜지스터(T12))에 접속된다. 트랜지스터(T12)의 에미터는 공통 모드 단자에 접속되고, 베이스는 트랜지스터(T14)의 베이스에 접속되며, 트랜지스터(T14)의 에미터는 저항(R14)을 통해서 공통 모드 단자에 접속되고, 그의 콜렉터는 한쪽은 저항(R16)을 거쳐서 트랜지스터(T11)의 에미터에 다른쪽은 npn트랜지스터(T15)의 베이스에 접속된다.
증폭기(A)는, 에미터가 점 F 에 접속되고, 베이스가 pnp형 트랜지스터(T7)의 에미터에 접속되며, 콜렉터가 공통모드 단자에 접속되고, 베이스가 트랜지스터(T5)의 콜렉터에 접속되는 pnp형 트랜지스터(T5)를 갖는 제 1 분기를 구비한다.
트랜지스터(T5)의 콜렉터는 베이스가 트랜지스터(T11)의 에미터에서 이용 가능한 전압 Vi인가받으며, 에미터가 저항(R5)을 거쳐서 공통 모드 단자에 접속되는 npn형 트랜지스터(T8)의 콜렉터에 접속된다. 트랜지스터(T5, T7)는 직렬로 접속된 2개의 에미터-베이스 접합부를 가지며, 이것은 F점에서의 저전위값에 대해 제 1 분기 자체내에서 전류가 순환할 수 있도록 보증한다. 제 2 분기는 pnp트랜지스터(T6)를 가지며, 이것의 에미터는 F점에, 베이스는 트랜지스터(T5)의 베이스에, 콜렉터(S점)는 npn트랜지스터(T9)의 콜렉터에 접속되며, 에미터는 저항(R8)을 통해서 공통 모드 단자에 접속된다. 제어 회로는 npn트랜지스터(T3)를 구비하며, 이것의 콜렉터는 공급 전압원(Vcc)에, 에미터는 F점에, 베이스는 공급 전압원 Vcc 과 S'점 사이에 직렬로 접속된 2개의 저항(R1,, R2)을 갖는 분리 브릿지(R1,, R2)의 중심 태핑(tapping)(H)이나 S'점에 직접 접속된다. 이때는 저항(R2)은 생략된다. 스위칭 회로는 pnp 트랜지스터(T10)를 구비하며, 이것의 베이스는 S점(증폭기(A)의 출력)에, 콜렉터는 순방향 바이어스 다이오드 D에, 에미터는 순방향 바이어스된 다이오드(D)를 통해 S'점에 접속된다.
폴라워 출력 스테이지는 2개의 에미터를 갖는 트랜지스터(T1 , T2)(또는 에미터 폴라워로서 배열된 2개의 트랜지스터(T1 및 T2))를 구비하며, T1의 에미터는 분리 브릿지(R3, R4)에 접속되고, 전압 Vo을 유도하는 T2의 에미터는 B점에 접속된다.
이러한 이중 에미터(또는 2개의 트랜지스터)의 존재는 전하임피던스에 대하여 양호한 해제(decoupling)를 종래적으로 얻을 수 있게 한다.
Vcc가 소정 임계치보다 작을 경우에, 증폭기의 제 1 분기에는 전류가 흐르게 되지만, 제 2 분기에는 어떠한 전류도 흐르지 않는다. 이때 트랜지스터(T10)는 차단된다. 트랜지스터(T1 및 T2)의 베이스에는 Vcc의 순시치에 매우 근사한 전위를 인가받는다.
그때 Vo=(Vcc-VD)과,
Figure kpo00003
이며,
여기서, VD= 트랜지스터의 베이스-에미터 전압(약 0.7V)이다.
Vcc가 소정 임계치에 도달할 때, 증폭기의 제 2 분기에는 트랜지스터(T10)가 도통 상태가 되도록 보장하기에 충분한 전류가 흐른다. 증폭기는 그것의 동작 영역 안에 있으며,
Figure kpo00004
이고,
Vs'는 S'점에서의 전압을 표시한다.
Figure kpo00005
를 고려하자. 즉, 계산을 위해서
전압 임계치가 전압 발생기의 정확한 동작 임계치에 실제로 대응한다고 고려한다. 그것의 수식은 다음과 같다.
Figure kpo00006
기술된 증폭기에 있어서, 정확한 동작은 VH가 최소한 5VD와 동일한 것을 의미한다(실제로 VH는 상기 값보다 실질적으로 더 높을 필요가 있다). 그때
Figure kpo00007
Figure kpo00008
그러므로,
Figure kpo00009
비율은 스위칭 전류가 중지되는 Vcc 의 임계치 Vcco 결정할 수 있게 한다. 저항(R2)이 생략된다면 H 및 S'점들은 혼동되며,
Figure kpo00010
저항(R1)은 임계치 결정에 더 이상 영향을 미치지 못한다.
따라서 다음식이 필요하다.
Figure kpo00011
제4도에 따르면, 트랜지스터(T3)의 베이스는 전압원(Vcc) 및 공통 모드 단자 사이에 배열된 분할 브릿지
Figure kpo00012
Figure kpo00013
의 중앙 태핑(H')에 접속된다. 트랜지스터(T1)의 베이스는 저항(R1)을 통해 전압원(Vcc)에 접속된다. 트랜지스터(T3)의 에미터는 C점에 접속되며, 트랜지스터(T1)의 에미터는 저항(R3)을 통해 A점에 접속되며, 트랜지스터(T2)의 에미터는 B점에 점속된다.
회로의 나머지는 제3도에 도시된 바와 같다. 즉,
Figure kpo00014
이다.
그때, 임계 조건은 VH'5VD '이다.
Figure kpo00015
로 가정하자.
Figure kpo00016
비율은 스위칭 전류가 폐쇄되는 것으로부터 Vcc의 임계치(Vcco)임계값을 결정한다.
제 5도에 있어서, Vcc 가 VD(0.7V)에 도달하자마자 전압 Vi +,Vi -및 Vo는 증가하고, 조정은 6VD(대략 4.2V)로부터 구해진다.

Claims (11)

  1. 기준 전압을 공급하기 위하여, 소정 명목값의 전압을 공급하기 위한 공급 단자와 출력단이 제공된 전압 발생기와, 전압 발생기의 출력단에 접속된 비반전 M 입력단과 반전 입력단 및 출력단을 갖는 차동 증폭기와, 차동 증폭기의 출력단과 기준전압 공급을 위한 출력단에 접속된 입력단이 제공된 제 1 폴라워 스테이지를 구비하고, 상기 차동 증폭기는 공급 전압을 받기 위하여 제 1, 제 2 단자 사이에 연결되며, 제 1 폴라워 스테이지의 출력단에는 분리 브릿지 수단에 의하여 반전 입력이 궤환되는 구성의 기준 전압 공급 회로에 있어서, 상기 차동 증폭기의 출력단은 제어형 스위칭 디바이스에 의해서 상기 제 1 폴라워 스테이지의 입력단에 결합되며, 상기 제 1 폴라워 스테이지의 입력단은 저항에 의해 상기 제 1 공급단자에도 연결되며, 상기 제 1 폴라워 스테이지의 출력단은 상기 전압 발생기의 상기 공급 단자에 결합되며, 공급 전압은 전압 발생기와 차동 증폭기가 명목상의 작동 범위에 존재하는 것에 대하여 임계치를 얻을 때에 스위칭 디바이스를 폐쇄하는 방식으로 하여, 스위칭 디바이스가 적어도 공급 전압을 받도록 제어하는 제어 회로를 구비하는 것을 특징으로 하는 기준 전압 공급 회로.
  2. 제1항에 있어서, 상기 차동 증폭기는 입력단이 상기 비반전 입력단을 구성하는 제 1 분기와 입력단이 상기 반전 입력단을 구성하는 제 2 분기를 구비하고, 상기 제어 회로는 상기 공급 전압이 상기 임계치이하일 때 상기 제 2 분기에 전류의 흐름을 억제시키도록 작동되며, 상기 스위칭 회로는 전류가 상기 제 2 분기를 통해 흐를때에만 도통하도록 작동되는 제 2 폴라워 스테이지를 구비하는 것을 특징으로 하는 기준 전압 공급 회로.
  3. 제2항에 있어서, 상기 제 1 분기는 제 1 형의 제 1트랜지스터의 에미터-콜렉터 경로를 구비하고, 상기 제 1 트랜지스터의 베이스 및 콜렉터는 예컨대 상기 제 1 형의 제 2 트랜지스터의 각 에미터 및 베이스에 의하여 서로 결합되며, 상기 제 1 트랜지스터의 콜렉터는 상기 제 2 공급 단자에 결합되며, 상기 제 1 트랜지스터의 상기 콜렉터는 상기 제 1 형과 반대인 제 2 형의 제 2 트랜지스터의 콜렉터에 결합되며, 상기 제 1 트랜지스터의 에미터는 전류원에 의하여 상기 제 2 공급 단자에 결합되며, 상기 제 1 트랜지스터의 베이스는 상기 차동 증폭기의 비반전 입력을 구성하는 것을 특징으로 하는 기준 전압 공급 회로.
  4. 제3항에 있어서, 상기 제 2 분기는 상기 제 1 형의 제 4 트랜지스터의 에미터-콜렉터 경로를 구비하고, 상기 제 4 트래지스터의 베이스는 상기 제 1 트랜지스터의 베이스에 결합되며, 상기 제 4 트랜지스터의 콜렉터는 상기 제 2 형의 제 5 트랜지스터의 콜렉터에 결합되며, 상기 제 4 트랜지스터의 에미터는 상기 제 3 트랜지스터의 에미터에 결합되며, 상기 제 4 트랜지스터의 베이스는 상기 차동 증폭기의 반전 입력을 구성하는 것을 특징으로 하는 기준 전압 공급 회로.
  5. 제4항에 있어서, 상기 제 4 트랜지스터의 에미터는 상기 제 1 트랜지스터의 에미터에 결합되는 것을 특징으로 하는 기준 전압 공급 회로.
  6. 제5항에 있어서, 상기 제어 회로는 상기 제 2 형의 제 6 트랜지스터를 구비하고, 상기 제 6 트랜지스터의 콜렉터는 상기 제 1 공급 단자에 결합되며, 상기 제 6 트랜지스터의 에미터는 상기 제 1 및 제 4 트랜지스터의 에미터에 결합되며, 상기 제 7 트랜지스터의 베이스는 상기 제 1 공급 단자와는 접속되지 않는 상기 제 1 저항 단자에 결합되는 것을 특징으로 하는 기준 전압 공급 회로.
  7. 제6항에 있어서, 상기 제 2 폴라워 스테이지는 제 7 트랜지스터를 구비하고, 상기 제 7 트랜지스터의 베이스는 상기 제 5 트랜지스터의 콜렉터에 결합되며, 상기 제 7 트랜지스터의 콜렉터는 상기 제 2 공급 단자에 결합되며, 상기 제 7 트랜지스터의 에미터는 상기 제 1 폴라워 스테이지의 입력단에 결합되는 것을 특징으로 하는 기준 전압 공급 회로.
  8. 제7항에 있어서, 상기 제 7 트랜지스터의 에미터는 순방향 바이어스 다이오드에 의해 상기 제 1 폴라워 스테이지의 입력단에 결합되는 것을 특징으로 하는 기준 전압 공급 회로.
  9. 제7항 또는 제8항에 있어서, 상기 저항과 상기 제 1 폴라워 스테이지의 입력단 사이에는 부가 저항이 놓이는 것을 특징으로 하는 기준 전압 공급 회로.
  10. 제7항 또는 제8항에 있어서, 상기 제 1 폴라워 스테이지는 2개의 에미터를 갖는 제 8 트랜지스터를 구비하고, 상기 제 8 트랜지스터의 베이스는 상기 입력단을 구성하고, 상기 제 8 트랜지스터의 콜렉터는 상기 제 1공급 단자에 접속되며, 상기 제 8 트랜지스터의 제 1 에미터는 상기 분리 브릿지의 단부에 접속되며, 상기 제 8 트랜지스터의 제 2 에미터는 상기 제 1 폴라워 스테이지의 출력단을 구성하는 것을 특징으로 하는 기준 전압 공급 회로.
  11. 제10항에 있어서, 상기 분리 브릿지는 제 3 및 제 4 저항을 구비하는 것을 특징으로 하는 기준 전압 공급 회로.
KR1019900012857A 1989-08-22 1990-08-21 기준전압 공급회로 KR0154335B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8911114A FR2651343A1 (fr) 1989-08-22 1989-08-22 Circuit destine a fournir une tension de reference.
FR8911114 1989-08-22

Publications (2)

Publication Number Publication Date
KR910005125A KR910005125A (ko) 1991-03-30
KR0154335B1 true KR0154335B1 (ko) 1998-12-15

Family

ID=9384840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012857A KR0154335B1 (ko) 1989-08-22 1990-08-21 기준전압 공급회로

Country Status (6)

Country Link
US (1) US5079497A (ko)
EP (1) EP0414319B1 (ko)
JP (1) JP2790364B2 (ko)
KR (1) KR0154335B1 (ko)
DE (1) DE69011239T2 (ko)
FR (1) FR2651343A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533389B1 (ko) * 1998-09-28 2006-02-08 매그나칩 반도체 유한회사 클럭동기식기준전압발생기

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
JP3337079B2 (ja) * 1991-11-26 2002-10-21 ローム株式会社 電源回路
JP2901434B2 (ja) * 1992-09-30 1999-06-07 シャープ株式会社 直流安定化電源装置
WO1994012921A1 (en) * 1992-12-03 1994-06-09 Motorola, Inc. Digital voltage regulator having capacitance selector
US5604466A (en) * 1992-12-08 1997-02-18 International Business Machines Corporation On-chip voltage controlled oscillator
US5486778A (en) * 1993-03-10 1996-01-23 Brooktree Corporation Input buffer for translating TTL levels to CMOS levels
FR2709005B1 (fr) * 1993-08-13 1995-11-10 Motorola Semiconducteurs Circuit destiné à une utilisation avec un agencement de retour.
US5583442A (en) * 1994-02-03 1996-12-10 Harris Corporation Differential voltage monitor using a bridge circuit with resistors on and off of an integrated circuit
JPH09128080A (ja) * 1995-08-30 1997-05-16 Sgs Thomson Microelectron Inc 電圧調整器回路
FR2750240B1 (fr) * 1996-06-20 1998-07-31 Sgs Thomson Microelectronics Generateur de reference de tension
JP3322145B2 (ja) * 1996-12-26 2002-09-09 株式会社村田製作所 電流制御回路
KR100735440B1 (ko) * 1998-02-13 2007-10-24 로무 가부시키가이샤 반도체장치 및 자기디스크장치
JP4225630B2 (ja) * 1999-05-27 2009-02-18 株式会社ルネサステクノロジ 電圧発生回路
US6175223B1 (en) * 1999-09-04 2001-01-16 Texas Instruments Incorporated Controlled linear start-up in a linear regulator
US6353310B1 (en) * 2000-03-09 2002-03-05 Tongt-Huei Wang DC/DC charge and supply converting module
US6528975B2 (en) * 2000-12-15 2003-03-04 Tropian Inc. Saturation prevention and amplifier distortion reduction
US7439718B2 (en) * 2004-09-30 2008-10-21 Freescale Semiconductor, Inc. Apparatus and method for high speed voltage regulation
EP1945754B1 (en) * 2005-10-31 2014-07-23 The Regents Of The University Of Michigan Compositions and methods for treating and diagnosing cancer
US8331882B1 (en) 2007-06-22 2012-12-11 Panasonic Corporation VSWR normalizing envelope modulator
US7554395B1 (en) 2007-06-28 2009-06-30 Panasonic Corporation Automatic low battery compensation scaling across multiple power amplifier stages
US7702300B1 (en) 2007-07-12 2010-04-20 Panasonic Corporation Envelope modulator saturation detection using a DC-DC converter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743923A (en) * 1971-12-02 1973-07-03 Rca Corp Reference voltage generator and regulator
JPS5543643A (en) * 1978-09-21 1980-03-27 Toshiba Corp Constant voltage circuit
US4270092A (en) * 1979-05-18 1981-05-26 International Business Machines Corporation Current controlling circuitry for logical circuit reference electric level circuitry
US4368420A (en) * 1981-04-14 1983-01-11 Fairchild Camera And Instrument Corp. Supply voltage sense amplifier
US4400661A (en) * 1981-10-02 1983-08-23 Ncr Corporation Voltage regulation and battery dissipation limiter circuit
JPS5999510A (ja) * 1982-11-30 1984-06-08 Fujitsu Ltd 定電圧回路
JPS62502773A (ja) * 1985-03-13 1987-10-22 アナログ・デイバイセス・インコ−ポレ−テツド 電圧源／電流源装置
DE3540209A1 (de) * 1985-11-13 1987-05-14 Ako Werke Gmbh & Co Stabilisierungsschaltung fuer einen mikrocomputer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533389B1 (ko) * 1998-09-28 2006-02-08 매그나칩 반도체 유한회사 클럭동기식기준전압발생기

Also Published As

Publication number Publication date
US5079497A (en) 1992-01-07
FR2651343A1 (fr) 1991-03-01
KR910005125A (ko) 1991-03-30
DE69011239T2 (de) 1995-02-23
JPH03103908A (ja) 1991-04-30
EP0414319B1 (fr) 1994-08-03
JP2790364B2 (ja) 1998-08-27
EP0414319A1 (fr) 1991-02-27
DE69011239D1 (de) 1994-09-08

Similar Documents

Publication Publication Date Title
KR0154335B1 (ko) 기준전압 공급회로
US4808907A (en) Current regulator and method
JPH0727424B2 (ja) 定電流源回路
JPH02220114A (ja) 電圧安定器
EP0344855B1 (en) Transconductance circuit
US5319303A (en) Current source circuit
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US4578633A (en) Constant current source circuit
US4268789A (en) Limiter circuit
EP0155720B1 (en) Cascode current source arrangement
US6249162B1 (en) Hysteresis circuit
US4926109A (en) Low dropout voltage regulator with low common current
US4587478A (en) Temperature-compensated current source having current and voltage stabilizing circuits
US4063147A (en) Stabilized power supply circuit
US4658205A (en) Reference voltage generating circuit
US3735240A (en) Integrated circuit current regulator with differential amplifier control
EP0363298B1 (en) Current switch logic circuit with controlled output signal levels
US3538424A (en) Voltage regulator with continuously variable dc reference
US4520282A (en) Electronic impedance circuit including a compensation arrangement for d.c. offset
US5262713A (en) Current mirror for sensing current
US6356061B1 (en) Fully integrated linear regulator with darlington bipolar output stage
US4644249A (en) Compensated bias generator voltage source for ECL circuits
US6118263A (en) Current generator circuitry with zero-current shutdown state
EP0088477A1 (en) Current-discrimination arangement
US4667145A (en) Voltage regulator circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee