JPH01263732A - マイクロプロセッサーの特定動作処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、マイクロプロセッサ−におけるインターラ
プト動作、リセット動作等の特定動作の処理方式に関す
る。

（従来技術） 従来、マイクロプロセッサ−はインターラプトやリセッ
トの要求が発生すると、所定のインターラプト動作や所
定の初期化動作を実行する。

すなわち、これらの要求に対して、プログラムカウンタ
と幾つかのレジスタをスタックにブツシュし、ＲＯＭの
ある番地のデータをプログラムカウンタに読み込む（Ｉ
ＮＴＥＲＲＵＰＴ　ＶＥＣＴＯＲ又はＲＥＳＥＴ　ＶＥ
ＣＴＯＲの読み込み）。

（発明が解決しようとする問題点） しかしながら、従来はこれら複雑な動作を総てランダム
ロジックで構築されたハードウェアで実現しているため
、ロジックの大型化を招き、したがってマイクロプロセ
ッサ−のチップサイズの小型化並びにコストダウン化を
計るのが困難であった。

（問題を解決するための手段） この発明のマイクロセッサーの特定動作処理方式は、イ
ンターラプト、リセット等の特定動作の要求が入力され
たとき、その特定動作に対応する命令を発生するととも
に、その命令を強制的にオベレーションコ・−ドのラン
チ回路に設定し、各種の処理動作実行のための指示デー
タを記憶するファームウェアＲＯＭより上記設定した命
令に対する指示データを読出し、その指示データに基づ
いて入力されプξ特定動作を実行処理するようにしたこ
とを特徴とする。

（作　用） マイクロプロセッサーに・インタ・−ラブド又は、リセ
ットの要求が入力されると、オペレーションコードのラ
ッチ回路に強制的に”ＩＮＴ“（インターラプト）命令
又はＲＥＳＥＴ　（リセット）命令のコードを入力１〜
、その命令を実行させることにより、インターラプト動
作又はリセット動作を実行する。。

（実施例） 第１図はこの発明のマイクロプロセッサ−の特定動作処
理方式を採用１〜だマイクロプロセッサ−のブロック構
成図である１） 図において、ａはデータバスの入出カポ−Ｉ・、ｌ）は
内部デ・−タバス、Ｃはオペコードのラッチ、ｄはフ７
・−ムラエアＲＯＭの番地を示すラッチ、Ｃはファーム
ウェアＲＯＭ　−、ｆ　ｌ−ｆ　：ｌはマイクロオ・−
ダーのデコーダ、ｇはレジスタ、ｌｌはメモリーコント
ロールユニット、ｉはインターラフトロジック（又はリ
セットロジック）、ｊはガータポインタ、ｋはプログラ
ムカウンタを示す。

まず、マイクロデロセッザー内部の命令実行手ＩＩを説
明すると、マイクロプロセッサ−では、外部からのデー
タはａにラッチされ、ｂによって内部の各部分に運ばれ
る。データのうち命令コード（オペコード）はＣに運ば
れ、ｄと共にｅの番地を指定する。ｅが出力したデータ
はｆ１〜ｆ３でマイクロオーダーにデコードされ、マイ
タロプロセッザ内部の各部分を制御する。即ち、Ｃで何
の命令かを指示、ｄでその命令の動作手順の何雷目かを
指示すると、（シがその動作を実行するだめの指示デー
タを発生Ｉ〜、それをｆｌ−ｆ３が解水してｇ。

ｈその他の各部分を指示に応じて制御する。

次に、インターラグ）　（ＲＥＳＥＴ　）の要求が端子
より入力された場合の動作を同じく第１Ｑを用いて説明
する。

従来の技術では、インターラグ＋−（ＲＥＳＥＴ　）の
要求が端子から入力されると、ｉは直接ｆ＋−ｆ３を制
御することによりインターラプト（ＲＥＳＥＴ）動作を
行っている（図中点線で記述）。しかし、■ 例えばＩＮＴＥＲＲＵＰＴ　ＵＥＣＴＯＲ（ＲＥＳＥＴ
ＶＥＣＴＯＲの読み込みという動作だけを例に採っても
、 １、ｆｌ　に指示を出（〜、ｊｔ７ｃ　ＩＮＴＥＲＲＵ
ＰＴＶＥＣＴＯＲ（ＲＥＳＥＴ　ＶＥＣＴＯＲ）　の番
地を（ニットする。

２、　ｆ３に指示を出し、ｊが指す番地からｆ・−タを
ａに読み込む。

３、ｆｌに指示を出し、ａをｋの下位側に転送する。

４゜　ｆｌに指示を出し、ｊに＋１する。

５、　ｆ３に指示を出し、ｊが指す番地からデータをａ
に読み込む。

６、ｆｌに指示を出し、ａをｋの」二位側に転送する。

といった復雑な手ｊ貞とする。実際はプログラムカウン
タやその他のレジスタをグツシュする等更に複雑である
。これを総てランダムロジックで構成すると、かなり大
きなロジックとなる。

そこで、この発明では上記手順を実行する“ＩＮＴ”（
”ＲＥＳＥＴ″）命令を設定し、インターラプト（リセ
ット）の要求が発生すると、ｉは強制的にＣに”Ｉ’Ｎ
Ｔ”　（’ＲＥＳＥＴ’）命令のコードを入れるように
する。そうすると、Ｃが」二記手順を順次ｆじ］３に指
示し、処理を実行する。この場合、ｉはＣに対し′ｘＮ
７ｎ（”ＲＥＳＥＴ”）命令のコードを入力するだけな
ので、総てランダムロジックで構築するのに比べて、非
常に小さいロジックで実現可能である。

（効　果） 以上の様に、この発明のマイクロプロセッサ・−の特定
動作処理方式によれば、特定動作をランダムロジックで
構築する必要がないので、マイクロプロセッサ−のチッ
プサイズを小型化でき且コストダウンを図ることができ
る。

【図面の簡単な説明】

第１図はこの発明方式を採用したマイクロプロセッサの
ブロック構成図である。 ａは入出力ポート、ｂは内部データバス、Ｃは１ラッチ
回路、ｄはファームウェアＲＯＭの番地ラッチ回路、ｅ
はファームウェアＲＯＭ、ｉはインターラグト（又はリ
セット）ロジック。 代理人　弁理士　杉　山　毅　至（他！名）察１図

Claims (1)

【特許請求の範囲】
1. １、インターラプト、リセット等の特定動作の要求が入
   力されたとき、その特定動作に対応する命令を発生する
   とともに、その命令を強制的にオペレーションコードの
   ラッチ回路に設定し、各種の処理動作実行のための指示
   データを記憶するファームウェアＲＯＭより上記設定し
   た命令に対する指示データを読出し、その指示データに
   基づいて入力された特定動作を実行処理するようにした
   ことを特徴とするマイクロプロセッサーの特定動作処理
   方式。