JPH01259545A - ＳＯＩ型単結晶ＳｉＣ基板とその製造方法 - Google Patents
ＳＯＩ型単結晶ＳｉＣ基板とその製造方法Info
- Publication number
- JPH01259545A JPH01259545A JP8761588A JP8761588A JPH01259545A JP H01259545 A JPH01259545 A JP H01259545A JP 8761588 A JP8761588 A JP 8761588A JP 8761588 A JP8761588 A JP 8761588A JP H01259545 A JPH01259545 A JP H01259545A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- single crystal
- thickness
- sic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 239000011810 insulating material Substances 0.000 claims abstract 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 39
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 37
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は素子形成層がＳｉＣであるＳｏｌ型の集積回路
形成用基板に関し、 Ｓｉ０層エピタキシャル成長の下地結晶である単結晶５
ｔＪｉを高抵抗化することによって漏洩電流を抑制する
ことを目的とし、 下地単結晶Ｓｉ層を低不純物濃度とすると共に、その厚
さを２μｍ以下に限定して構成する。
形成用基板に関し、 Ｓｉ０層エピタキシャル成長の下地結晶である単結晶５
ｔＪｉを高抵抗化することによって漏洩電流を抑制する
ことを目的とし、 下地単結晶Ｓｉ層を低不純物濃度とすると共に、その厚
さを２μｍ以下に限定して構成する。
本発明はＳｏｌ型の集積回路形成用基板に関わり、特に
素子形成層がＳｉＣであるＳｏｌ型基板に関わる。
素子形成層がＳｉＣであるＳｏｌ型基板に関わる。
産業用、民生用を問わず、各種機器の電子化が急速に進
行しているが、現在使用されている集積回路の大部分は
シリコン（Ｓ ｉ）を半導体材料とするものであるため
、温度環境が１００℃以下でないと正常に動作しない。
行しているが、現在使用されている集積回路の大部分は
シリコン（Ｓ ｉ）を半導体材料とするものであるため
、温度環境が１００℃以下でないと正常に動作しない。
しかしながらこの程度の温度は、例えば自動車のエンジ
ンルームや電気炊飯器の筐体内では、常態とも言うべき
ものであり、集積回路をそのような空間で使用する場合
には十分な断熱、放熱手段を講じることが必要となって
いる。
ンルームや電気炊飯器の筐体内では、常態とも言うべき
ものであり、集積回路をそのような空間で使用する場合
には十分な断熱、放熱手段を講じることが必要となって
いる。
更に、それ以上の高温で使用される機器を電子化したい
と言う要求に応えるためには、Ｓｉよりもバンドギャッ
プが広く、より高温でも半導体としての性質を失わない
材料を用いた集積回路を開発しなければならない。
と言う要求に応えるためには、Ｓｉよりもバンドギャッ
プが広く、より高温でも半導体としての性質を失わない
材料を用いた集積回路を開発しなければならない。
高温半導体材料として、経済性を加味して見た場合、最
も注目されているのは炭化珪素（ＳｉＣ）である。Ｓｉ
Ｃは５００℃を越える高温でも半導体としての性質を失
わないので、苧ｉ集積回路では不可能な高温（３００℃
以上）での使用に耐える電子回路の実現が期待され、Ｓ
ｔｉ板上にヘテロエピタキシャル成長させた５ｉＣｊｉ
ｉに形成したＭＯＳＦＥＴ或いはＭＥＳＦＥＴが研究さ
れている。
も注目されているのは炭化珪素（ＳｉＣ）である。Ｓｉ
Ｃは５００℃を越える高温でも半導体としての性質を失
わないので、苧ｉ集積回路では不可能な高温（３００℃
以上）での使用に耐える電子回路の実現が期待され、Ｓ
ｔｉ板上にヘテロエピタキシャル成長させた５ｉＣｊｉ
ｉに形成したＭＯＳＦＥＴ或いはＭＥＳＦＥＴが研究さ
れている。
素子形成に適したＳ ｉ Ｃ’ｇｉは、現在の技術水準
からはＳｉ単結晶上にエピタキシャル成長させたものに
はり限られているが、ＳｉをＧａＡｓのように半絶縁性
とすることは不可能であって、Ｓｉ層が電流バスとなる
ため、ＳｉＣ薄層に形成したｐｎ接合は非常にリークの
多いものとなる。
からはＳｉ単結晶上にエピタキシャル成長させたものに
はり限られているが、ＳｉをＧａＡｓのように半絶縁性
とすることは不可能であって、Ｓｉ層が電流バスとなる
ため、ＳｉＣ薄層に形成したｐｎ接合は非常にリークの
多いものとなる。
そのため、温度環境が室温の場合でも良好な特性が得ら
れていない状況にあるが、素子のリーク電流が大である
と、消費電力が増すばかりでなく、素子としての動作が
不可能にもなる。
れていない状況にあるが、素子のリーク電流が大である
と、消費電力が増すばかりでなく、素子としての動作が
不可能にもなる。
本発明の目的は、エピタキシャル成長の下地結晶として
Ｓｉを用いたＳｉＣ基板のリーク電流を低減し、３００
℃以上の高温環境でも動作可能な高温用集積回路基板を
提供することである。
Ｓｉを用いたＳｉＣ基板のリーク電流を低減し、３００
℃以上の高温環境でも動作可能な高温用集積回路基板を
提供することである。
上記課題を解決するため、本発明の単結晶ＳｉＣ基板は
支持体であるシリコン板と半導体素子形成層である単結
晶ＳｉＣ薄片とが絶縁物層を介して固着されており、 前記単結晶ＳｔＣ薄片と前記絶縁物層との間に、厚さ２
μｍ以下の不純物をドープしないシリコン層を設けて成
るものである。
晶ＳｉＣ薄片とが絶縁物層を介して固着されており、 前記単結晶ＳｔＣ薄片と前記絶縁物層との間に、厚さ２
μｍ以下の不純物をドープしないシリコン層を設けて成
るものである。
また、本発明の別な単結晶ＳｉＣ基板は上記構成に加え
て、 電圧を印加して前記不純物をドープしないシリコン層を
空乏化する手段を備えている。
て、 電圧を印加して前記不純物をドープしないシリコン層を
空乏化する手段を備えている。
更に、上記単結晶ＳｉＣ基板の製造方法である発明に於
いては 単結晶シリコン板を絶縁物層を介してシリコン板に接着
し、前記単結晶シリコン板の厚みを２μｍ以下に減じた
後、 該薄化されたシリコン板上にＳｉＣ層をエピタキシャル
成長させることが行われる。
いては 単結晶シリコン板を絶縁物層を介してシリコン板に接着
し、前記単結晶シリコン板の厚みを２μｍ以下に減じた
後、 該薄化されたシリコン板上にＳｉＣ層をエピタキシャル
成長させることが行われる。
第１図に本発明の単結晶ＳｉＣ基板の構造が模式的に示
されている。、咳図に於いて、１は素子形成層である３
ｔｃｊｌ、５は厚さ２μｍ以下のＳｉ層で前記ＳｉＣ層
をエピタキシャル成長させる下地結晶である。該５ｉｌ
Ｊ！ｉと支持基板であるＳｉウェハ４との間に絶縁層で
ある５ｉｏｚＪｉ！菱が設けられている。
されている。、咳図に於いて、１は素子形成層である３
ｔｃｊｌ、５は厚さ２μｍ以下のＳｉ層で前記ＳｉＣ層
をエピタキシャル成長させる下地結晶である。該５ｉｌ
Ｊ！ｉと支持基板であるＳｉウェハ４との間に絶縁層で
ある５ｉｏｚＪｉ！菱が設けられている。
本発明に於いてＳｉＣ層エピタキシャル成長の下地とし
て用いられる単結晶Ｓｉ層は、不純物がドープされず、
高比抵抗である。且つ、この高比抵抗５ｉｌｌは極めて
薄いので、その層抵抗は素子形成層であるＳｉＣ層に比
べ十分に大となっている。
て用いられる単結晶Ｓｉ層は、不純物がドープされず、
高比抵抗である。且つ、この高比抵抗５ｉｌｌは極めて
薄いので、その層抵抗は素子形成層であるＳｉＣ層に比
べ十分に大となっている。
更に、本発明のＳｉＣ基板はバイアス電圧を印加して下
地Ｓｉ層を空乏化することが出来るので、Ｓｉが金属化
する温度以下であれば、その状態ではＳｉＮは実質的に
絶縁物層として機能することになる。
地Ｓｉ層を空乏化することが出来るので、Ｓｉが金属化
する温度以下であれば、その状態ではＳｉＮは実質的に
絶縁物層として機能することになる。
下地Ｓｉ層はＳｉＣ層をエピタキシャル成長させるのに
必要であるが、下地結晶としては数原子層程度の極めて
薄いものがあれば十分であり、薄ければ薄いほど良いと
言える。現実には絶縁物層である５ｉＯｚｉ５上に確実
にＳｉ層を存在させなければならず、そのための技術的
制約から、数千人或いはそれ以上の厚みを持つことは避
けられない状況にある。
必要であるが、下地結晶としては数原子層程度の極めて
薄いものがあれば十分であり、薄ければ薄いほど良いと
言える。現実には絶縁物層である５ｉＯｚｉ５上に確実
にＳｉ層を存在させなければならず、そのための技術的
制約から、数千人或いはそれ以上の厚みを持つことは避
けられない状況にある。
しかしながらその厚みは、既述したようにバイアス電圧
を印加して空乏化し得る深さは２μｍ程度が限度である
ことから、これを越える値とすることは避けるべきであ
る。また、該５ｔＪｉｉに炭素（Ｃ）をイオン注入して
ＳｉＣを形成し、更にその上にＳｉＣ層をエピタキシャ
ル成長させる場合も、イオン注入の深さを１μｍ以上と
することは困難な場合が多いので、ＳｉＣ化によってＳ
ｉ層を薄くすることの効果を確実にするためには、最初
のＳｉ層は２μｍ以下であることが望ましい。
を印加して空乏化し得る深さは２μｍ程度が限度である
ことから、これを越える値とすることは避けるべきであ
る。また、該５ｔＪｉｉに炭素（Ｃ）をイオン注入して
ＳｉＣを形成し、更にその上にＳｉＣ層をエピタキシャ
ル成長させる場合も、イオン注入の深さを１μｍ以上と
することは困難な場合が多いので、ＳｉＣ化によってＳ
ｉ層を薄くすることの効果を確実にするためには、最初
のＳｉ層は２μｍ以下であることが望ましい。
エピタキシャル成長の下地結晶ＴあるＳｉ層の下層ばＳ
ｉＯ□などの絶縁物層であるから、このＳｉ層を実質的
に高抵抗化することが出来れば、リークの無いＳｉＣ基
板が得られることになる。
ｉＯ□などの絶縁物層であるから、このＳｉ層を実質的
に高抵抗化することが出来れば、リークの無いＳｉＣ基
板が得られることになる。
そのためには、上に述べたように下地Ｓｔ層の厚さを２
μｍ以下に抑えることが有効である。
μｍ以下に抑えることが有効である。
第２図に、製造工程を含む本発明の第１の実施例が模式
的に示されている。以下、該図面を参照しながら該実施
例を説明する。
的に示されている。以下、該図面を参照しながら該実施
例を説明する。
（ａ）図は支持基板である単結晶Ｓｉウェハ３をスチー
ム酸化し、表面にＳ ｉ Ｏｚ膜２を形成した状態を示
す。酸化温度は１０００℃、処理時間は３０分で、膜厚
は０．２μｍ程度である。Ｓｉウェハ３は支持基板であ
るから単結晶であることは必要ではない。
ム酸化し、表面にＳ ｉ Ｏｚ膜２を形成した状態を示
す。酸化温度は１０００℃、処理時間は３０分で、膜厚
は０．２μｍ程度である。Ｓｉウェハ３は支持基板であ
るから単結晶であることは必要ではない。
一方、これに貼付してＳＯＩ型構造を形成するための単
結晶Ｓｔは、（ｂ１図に示すように、低抵抗の単結晶Ｓ
ｔウェハ４に不純物をドープしない高抵抗Ｓｉ層５をエ
ピタキシャル成長させて形成される。エピタキシャル成
長の下地結晶を低抵抗とする理由は、後の工程でエツチ
ング速度を大とするためである。
結晶Ｓｔは、（ｂ１図に示すように、低抵抗の単結晶Ｓ
ｔウェハ４に不純物をドープしない高抵抗Ｓｉ層５をエ
ピタキシャル成長させて形成される。エピタキシャル成
長の下地結晶を低抵抗とする理由は、後の工程でエツチ
ング速度を大とするためである。
このように準備された支持基板ウェハとエピタキシャル
結晶ウェハを、（Ｃ１図のように、Ｓ ｉ Ｏ２膜面と
エピタキシャル成長面が接するように保持し、５００〜
１２００℃に加熱すると両者は接着される。加熱雰囲気
は特に限定されることはなく、圧力も大気圧或いは減圧
のいずれでもよい。かかる接着技術は当業者に周知であ
る。
結晶ウェハを、（Ｃ１図のように、Ｓ ｉ Ｏ２膜面と
エピタキシャル成長面が接するように保持し、５００〜
１２００℃に加熱すると両者は接着される。加熱雰囲気
は特に限定されることはなく、圧力も大気圧或いは減圧
のいずれでもよい。かかる接着技術は当業者に周知であ
る。
次いで、ＦＩＦ：ＨＮＯ３：ＣＨ３ＣＯ０Ｈ＝ １：
３ ： ８に調整したエツチング液でエピタキシャルウ
ェハをエツチングすると、低抵抗である下地結晶４は速
やかにエツチング除去され、エピタキシャル成長層５が
残される。これを更にＨＦ：ＨＮＯ３＝ １：３０のエ
ツチング液でエツチングし、エピタキシャル層の厚みを
０゜１μｍ程度とする。この状態が（ｄ１図に示されて
いる。最初のエツチングで低抵抗層のみがエツチングさ
れるのは、被エツチング速度がエピタキシャル成長層よ
り２桁程度大きい故である。
３ ： ８に調整したエツチング液でエピタキシャルウ
ェハをエツチングすると、低抵抗である下地結晶４は速
やかにエツチング除去され、エピタキシャル成長層５が
残される。これを更にＨＦ：ＨＮＯ３＝ １：３０のエ
ツチング液でエツチングし、エピタキシャル層の厚みを
０゜１μｍ程度とする。この状態が（ｄ１図に示されて
いる。最初のエツチングで低抵抗層のみがエツチングさ
れるのは、被エツチング速度がエピタキシャル成長層よ
り２桁程度大きい故である。
更に続けて、この薄くシたＳｔエピタキシャル成長層上
に、公知の方法によって５ｔＣＪｉｉｌをエピタキシャ
ル成長させ、（８１図の構造のＳｉＣ集積回路基板を得
る。集積回路はこの５ｉＣ１Ｊ１に形成される。
に、公知の方法によって５ｔＣＪｉｉｌをエピタキシャ
ル成長させ、（８１図の構造のＳｉＣ集積回路基板を得
る。集積回路はこの５ｉＣ１Ｊ１に形成される。
ここで、Ｓｉ層５は高抵抗であることが必要であり、そ
の厚さとして２μｍ以下が要求されることは既述の通り
であるが、上記の工程に依ればこの条件を満足するもの
が得られる。
の厚さとして２μｍ以下が要求されることは既述の通り
であるが、上記の工程に依ればこの条件を満足するもの
が得られる。
第３図には第２の実施例であるバイアス電圧を印加して
Ｓｉ層を空乏化するＳｉＣ集積回路基板が示されている
。支持基板３、Ｓ ｉ Ｏ２膜２、Ｓｉエピタキシャル
層５、Ｓｉ０層１は第１の実施例と同じであり、これに
しかるべき電極を設けてバイアス電圧を印加し得るよう
に構成されている。
Ｓｉ層を空乏化するＳｉＣ集積回路基板が示されている
。支持基板３、Ｓ ｉ Ｏ２膜２、Ｓｉエピタキシャル
層５、Ｓｉ０層１は第１の実施例と同じであり、これに
しかるべき電極を設けてバイアス電圧を印加し得るよう
に構成されている。
高抵抗層であるＳｉエピタキシャル層５が低濃度のｎ型
であれば、図の極性でバイアス電圧を印加することによ
り、該Ｓｉ層５は空乏化して絶縁性となるので、ＳｉＣ
層に形成された素子の特性を劣化させることはない。バ
イアス電圧によって空乏化し得る厚みの限界は１μｍ程
度である。
であれば、図の極性でバイアス電圧を印加することによ
り、該Ｓｉ層５は空乏化して絶縁性となるので、ＳｉＣ
層に形成された素子の特性を劣化させることはない。バ
イアス電圧によって空乏化し得る厚みの限界は１μｍ程
度である。
ＳｉＣ層のエピタキシャル成長に際して、下地Ｓｉ層に
Ｃをイオン注入してＳｉＣ化し、その上にＳｉＣ層をエ
ピタキシャル成長させることがある。その場合、Ｓｉ層
を全てＳｉＣ化しても差支えないので、Ｓｉ層が薄いほ
ど望ましい状況に変わりはないが、厚い方の限界につい
ては、通常の装置でイオン注入し得る深さは１μｍ程度
であり、ＳｉＣ化されずに残ったＳｉ層をバイアス電圧
によって空乏化するとしても、Ｓｉ０層エピタキシャル
成長前のＳｉ層の厚さは２μｍを越えないことが望まし
い。
Ｃをイオン注入してＳｉＣ化し、その上にＳｉＣ層をエ
ピタキシャル成長させることがある。その場合、Ｓｉ層
を全てＳｉＣ化しても差支えないので、Ｓｉ層が薄いほ
ど望ましい状況に変わりはないが、厚い方の限界につい
ては、通常の装置でイオン注入し得る深さは１μｍ程度
であり、ＳｉＣ化されずに残ったＳｉ層をバイアス電圧
によって空乏化するとしても、Ｓｉ０層エピタキシャル
成長前のＳｉ層の厚さは２μｍを越えないことが望まし
い。
以上説明したように、本発明のＳＯｔ型単結晶ＳｉＣ基
板では、エピタキシャル成長の下地として不可欠のＳｉ
層が高抵抗となるので、ＳｉＣ層に形成された素子の特
性に悪影響を及ぼすことがなく、高温での使用が可能な
集積回路が実現することになる。
板では、エピタキシャル成長の下地として不可欠のＳｉ
層が高抵抗となるので、ＳｉＣ層に形成された素子の特
性に悪影響を及ぼすことがなく、高温での使用が可能な
集積回路が実現することになる。
第１図は本発明のＳｉＣ基板の構成を示す模式第２図は
第１の実施例の製造工程を示す模式図、第３図は第２の
実施例の構成を示す模式図であって・ 図に於いて １はＳｉＣ層、 ２はＳｉＯ□膜、 ３は支持基板、 本発明のＳｉＣ基板の構成を示す模式図第１図 第１の実施例の製造工程を示す模式図（１／２）第２図 第１の実施例の製造工程を示す模式図（２／２）第２図 第２の実施例の構成を示す模式図 第３図
第１の実施例の製造工程を示す模式図、第３図は第２の
実施例の構成を示す模式図であって・ 図に於いて １はＳｉＣ層、 ２はＳｉＯ□膜、 ３は支持基板、 本発明のＳｉＣ基板の構成を示す模式図第１図 第１の実施例の製造工程を示す模式図（１／２）第２図 第１の実施例の製造工程を示す模式図（２／２）第２図 第２の実施例の構成を示す模式図 第３図
Claims (2)
- （１）支持体であるシリコン板と半導体素子形成層であ
る単結晶炭化珪素（ＳｉＣ）薄片とが絶縁物層を介して
固着されたＳｉＣ基板であって、 前記単結晶ＳｉＣ薄片と前記絶縁物層との間に、厚さ２
μｍ以下の不純物をドープしないシリコン層を設けて成
ることを特徴とする単結晶ＳｉＣ基板。 - （２）単結晶シリコン板を絶縁物層を介してシリコン板
に接着し、前記単結晶シリコン板の厚みを２μｍ以下に
減じた後、 該薄化されたシリコン板上にＳｉＣ層をエピタキシャル
成長させることを特徴とする請求項（１）または（２）
の単結晶ＳｉＣ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8761588A JPH01259545A (ja) | 1988-04-08 | 1988-04-08 | ＳＯＩ型単結晶ＳｉＣ基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8761588A JPH01259545A (ja) | 1988-04-08 | 1988-04-08 | ＳＯＩ型単結晶ＳｉＣ基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01259545A true JPH01259545A (ja) | 1989-10-17 |
Family
ID=13919883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8761588A Pending JPH01259545A (ja) | 1988-04-08 | 1988-04-08 | ＳＯＩ型単結晶ＳｉＣ基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01259545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227949A (ja) * | 2007-03-29 | 2007-09-06 | Mitsubishi Electric Corp | 横型高耐圧素子を有する半導体装置の製造方法 |
-
1988
- 1988-04-08 JP JP8761588A patent/JPH01259545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227949A (ja) * | 2007-03-29 | 2007-09-06 | Mitsubishi Electric Corp | 横型高耐圧素子を有する半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3922705A (en) | Dielectrically isolated integral silicon diaphram or other semiconductor product | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| Spangler et al. | A technology for high-performance single-crystal silicon-on-insulator transistors | |
| US7399686B2 (en) | Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
| JPH067594B2 (ja) | 半導体基板の製造方法 | |
| WO1988005600A1 (en) | Process for producing thin single crystal silicon islands on insulator | |
| US4139401A (en) | Method of producing electrically isolated semiconductor devices on common crystalline substrate | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| US3624467A (en) | Monolithic integrated-circuit structure and method of fabrication | |
| TW200410312A (en) | Quasi-vertical power semiconducting device on composite substrate | |
| US4238762A (en) | Electrically isolated semiconductor devices on common crystalline substrate | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| JPH07142570A (ja) | 複合半導体基板及びその製造方法 | |
| JPH01259545A (ja) | ＳＯＩ型単結晶ＳｉＣ基板とその製造方法 | |
| JPH01143323A (ja) | 半導体素子 | |
| KR102549134B1 (ko) | 갈륨 나이트라이드 반도체 구조 및 그 제조 방법 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH0574669A (ja) | 半導体装置の製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPS61182240A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 |