JPH01254996A - Signal selecting circuit - Google Patents

Signal selecting circuit

Info

Publication number
JPH01254996A
JPH01254996A JP63082675A JP8267588A JPH01254996A JP H01254996 A JPH01254996 A JP H01254996A JP 63082675 A JP63082675 A JP 63082675A JP 8267588 A JP8267588 A JP 8267588A JP H01254996 A JPH01254996 A JP H01254996A
Authority
JP
Japan
Prior art keywords
circuit
signal
synchronizing signal
separate horizontal
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63082675A
Other languages
Japanese (ja)
Other versions
JP2540906B2 (en
Inventor
Toshishige Kawahara
河原 敏成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63082675A priority Critical patent/JP2540906B2/en
Publication of JPH01254996A publication Critical patent/JPH01254996A/en
Application granted granted Critical
Publication of JP2540906B2 publication Critical patent/JP2540906B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To enable automatic switching of the synchronizing signal separated from a composite video signal and a separate horizontal synchronizing signal by providing a logical circuit which outputs the synchronizing signal inverted by a polarization inverting circuit at the time of detecting the separate horizontal synchronizing signal and outputs the synchronizing signal separated in a synchronizing sepn. circuit at the time of non-detection. CONSTITUTION:A horizontal synchronizing signal input terminal Bb is connected to the base of a transistor 7 via a resistor R6, a capacitor 4, a diode 6, and a resistor R7, and the TR 8 forms a detection circuit of the separate horizontal synchronizing signal. The detection circuit turns off the TR 8 at the time of detecting the separate horizontal synchronizing signal. The output of the TR 8 and the polarity-inverted separate horizontal synchronizing signal are ANDed by the logical circuit 10 and the polarity-inverted separate horizontal synchronizing signal is outputted to the next stage. The TR 8 turns on to output the synchronizing signal separated from the composite video signal in the synchronizing sepn. circuit 2 at the time of the non-detection of the separate horizontal synchronizing signal. Two kinds of the synchronizing signals which are different in specifications are thereby automatically switched.

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、パーソナルコンピュータからの信号を受像
することを目的とするデイスプレィ装置において、セパ
レート水平同期信号の有無を検出することにより、自動
的に複合映像信号から分離された同期信号とセパレート
水平同期信号とを切り換えることができるようにした信
号切換回路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a display device whose purpose is to receive signals from a personal computer, by automatically detecting the presence or absence of a separate horizontal synchronization signal. The present invention relates to a signal switching circuit capable of switching between a synchronization signal separated from a composite video signal and a separate horizontal synchronization signal.

〔従来の技術〕[Conventional technology]

パーソナルコンピュータの表示装置となるデイスプレィ
装置はパーソナルコンピュータの種類により様々なもの
が存在する。中でも最近は多種のパーソナルコンピュー
タと接続可能なマルチ入力のデイスプレィ装置が主流と
なってきている。
There are various types of display devices that serve as display devices for personal computers, depending on the type of personal computer. Among these, recently, multi-input display devices that can be connected to various types of personal computers have become mainstream.

このデイスプレィ装置の中で同期信号の入力形態は通常
R,G、Bのそれぞれの映像信号の他に水平同期と垂直
同期信号がセパレートで入力されるのが一般的であるが
、中にはセパレート同期信号は入力されず、R,G、B
のいずれかの映像信号のブランキング期間内に同期信号
を含んでいるような複合映像信号のみを同期信号として
出力するパーソナルコンピュータが存在する。
In this display device, the input format of the synchronization signal is that horizontal synchronization and vertical synchronization signals are input separately in addition to the R, G, and B video signals, but some No synchronization signal is input, R, G, B
There is a personal computer that outputs only a composite video signal that includes a synchronization signal within the blanking period of any of the video signals as a synchronization signal.

このような2種類の形態の同期信号を入力し受像するデ
イスプレィ装置の場合、前者の場合はセパレートの同期
信号をそのまま同期回路に人力することにより受像する
ことが可能であるが、後者のごとく複合映像信号の場合
、同期信号はその複合映像信号の中から同期信号部のみ
を分離し、その分離された同期信号を同期回路に入力す
る必要がある。
In the case of a display device that inputs and receives two types of synchronization signals, in the former case, it is possible to receive images by inputting the separate synchronization signals as they are to the synchronization circuit, but in the case of the latter, it is possible to receive images by manually inputting the separate synchronization signals to the synchronization circuit. In the case of a video signal, it is necessary to separate only the synchronization signal part from the composite video signal and input the separated synchronization signal to a synchronization circuit.

この場合、二つの同期信号を同期回路の入力にパラレル
に接続すると互いの同期を乱す可能性があるため、何ら
かの形で切り換えて同期回路に接続しなければならない
In this case, if two synchronization signals are connected in parallel to the inputs of the synchronization circuit, they may disturb their synchronization, so it is necessary to switch them somehow and connect them to the synchronization circuit.

従来はこのような2種類の同期信号を第2図に示すごと
く、複合映像入力端子Aから複合映像信号12が入力さ
れ、映像回路1と同期分離回路2に入力される。同期分
離回路2で複合映像信号12から同期信号を分離してお
り、一方セバレート水平同期信号13は水平同期信号入
力端子Bに入力され、極性反転回路3に入力され、そこ
で、極性が反転される。
Conventionally, as shown in FIG. 2, a composite video signal 12 is input from a composite video input terminal A, and is input to a video circuit 1 and a synchronization separation circuit 2. As shown in FIG. A synchronization separation circuit 2 separates a synchronization signal from a composite video signal 12, while a separate horizontal synchronization signal 13 is input to a horizontal synchronization signal input terminal B and then input to a polarity inversion circuit 3, where its polarity is inverted. .

同期分離回路2で分離された同期信号と極性反転回路3
で極性反転されたセパレート水平同期信号はマニュアル
スイッチ11もしくはアナログスイッチなどを用いるこ
とにより、二つの同期信号を切り換えて同期回路14に
入力していた。
Sync signal separated by sync separation circuit 2 and polarity inversion circuit 3
The separate horizontal synchronization signal whose polarity has been inverted is input to the synchronization circuit 14 by switching between two synchronization signals using a manual switch 11 or an analog switch.

したがって、この場合、使用者が接続する信号によって
デイスプレィ装置の切り換えスイッチを操作しなければ
ならず、もし操作を誤った場合同期信号が入力されず、
同期が取れなくなる。
Therefore, in this case, the user must operate the changeover switch of the display device according to the signal connected, and if the operation is incorrect, the synchronization signal will not be input,
Loss of synchronization.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のデイスプレィ装置の信号切換回路は以上のように
構成されているので、この場合、使用者が接続する信号
によってデイスプレィ装置の切り換えにスイッチを操作
しなければならず、もし誤った操作をした場合、同期信
号は入力されず、同期が流れてしまうという問題点があ
った。
The signal switching circuit of a conventional display device is configured as described above, so in this case, the user has to operate a switch to switch the display device depending on the signal connected, and if the user makes an incorrect operation, , there was a problem that the synchronization signal was not input and the synchronization was lost.

また、余分なマニュアルスイッチ11やアナログスイッ
チなどが必要となり、スペース的に、また、コスト的に
も問題点が多かった。
Further, extra manual switches 11, analog switches, etc. are required, which causes many problems in terms of space and cost.

この発明は上記のような問題点を解消するためになされ
たもので、自動的にかつ安価に複合映像信号から分離さ
れた同期信号とセパレート水平同期信号の切り換えを行
なうことができる信号切換回路を得ることを目的とする
This invention was made to solve the above problems, and provides a signal switching circuit that can automatically and inexpensively switch between a synchronization signal separated from a composite video signal and a separate horizontal synchronization signal. The purpose is to obtain.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る信号切換回路は、セパレート水平同期信
号の有無を検出する検出回路と、この検出回路のセパレ
ート水平同期信号の検出の有無に応じてオン、オフする
トランジスタと、このトランジスタの出力と極性反転さ
れたセパレート水平同期信号との論理積をとる論理回路
とを設けたものである。
The signal switching circuit according to the present invention includes a detection circuit that detects the presence or absence of a separate horizontal synchronization signal, a transistor that is turned on or off depending on whether or not the separate horizontal synchronization signal is detected by the detection circuit, and an output and polarity of the transistor. A logic circuit that performs an AND operation with the inverted separate horizontal synchronizing signal is provided.

〔作 用〕[For production]

この発明における検出回路がセパレート水平同期信号の
検出時にトランジスタをオフさせ、このトランジスタの
出力と極性反転されたセパレート水平同期信号との論理
積を論理回路でとって次段に極性反転されたセパレート
水平同期信号を出力し、セパレート水平同期信号の非検
出時にトランジスタがオンとなって複合映像信号から同
期分離回路で分離された同期信号を出力し、この同期信
号論理回路を通して次段の同期回路に出力する。
The detection circuit in this invention turns off the transistor when a separate horizontal synchronizing signal is detected, and uses a logic circuit to AND the output of this transistor and the separate horizontal synchronizing signal whose polarity has been inverted. Outputs a synchronization signal, and when a separate horizontal synchronization signal is not detected, the transistor turns on and outputs a synchronization signal separated from the composite video signal by the synchronization separation circuit, and outputs it to the next stage synchronization circuit through this synchronization signal logic circuit. do.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において、4は複合映像信号入力端で、複合映像信号
12を入力するもので、抵抗R1を介してアースされる
とともに、コンデンサCIを介して映像回路1の入力端
に接続されており、さらに抵抗R2とコンデンサC2を
介して同期分離回路2の入力端に接続されている。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, reference numeral 4 denotes a composite video signal input terminal, which inputs the composite video signal 12, is grounded via a resistor R1, and is connected to the input terminal of the video circuit 1 via a capacitor CI. It is connected to the input end of the synchronous separation circuit 2 via a resistor R2 and a capacitor C2.

同期分離回路2の出力端はトランジスタ8のコレクタと
トランジスタ9のベースとに接続されている。トランジ
スタ9のベース・エミッタ間には抵抗R3が接続され、
エミッタはアースされ、コレクタは抵抗R4を介して電
源Vccに接続されているとともに、論理回路として、
入力のNAND回路10の第1入力端に接続されている
The output terminal of the synchronous separation circuit 2 is connected to the collector of the transistor 8 and the base of the transistor 9. A resistor R3 is connected between the base and emitter of the transistor 9,
The emitter is grounded, the collector is connected to the power supply Vcc via a resistor R4, and as a logic circuit,
It is connected to the first input terminal of the input NAND circuit 10.

一方、水平同期信号入力端子Bには、セパレート水平同
期信号13が導入されるようになっている。この水平同
期信号入力端子Bは抵抗R5を介してアースされ、かつ
極性反転回路3を介してNAND回路10の第2入力端
に接続されている。
On the other hand, a separate horizontal synchronizing signal 13 is introduced into the horizontal synchronizing signal input terminal B. This horizontal synchronizing signal input terminal B is grounded via a resistor R5, and is connected to a second input terminal of a NAND circuit 10 via a polarity inversion circuit 3.

NAND回路10の出力は図示しない同期回路に送出す
るようになっている。
The output of the NAND circuit 10 is sent to a synchronous circuit (not shown).

さらに、水平同期信号入力端子Bは抵抗R6、コンデン
サ4、ダイオード6、抵抗R7を介して上記トランジス
タ8のベースに接続されている。
Furthermore, the horizontal synchronizing signal input terminal B is connected to the base of the transistor 8 via a resistor R6, a capacitor 4, a diode 6, and a resistor R7.

トランジスタ8のベース・エミッタ間には抵抗R8が接
続され、エミッタはアースされている。
A resistor R8 is connected between the base and emitter of the transistor 8, and the emitter is grounded.

トランジスタ8はセパレート水平同期信号の検出回路を
形成している。
Transistor 8 forms a separate horizontal synchronization signal detection circuit.

上記コンデンサ4とダイオード6との接続点はダイオー
ド5を介してアースされており、ダイオード6と抵抗R
7との接続点は電解コンデンサ7を介してアースされて
いる。
The connection point between the capacitor 4 and the diode 6 is grounded via the diode 5, and the connection point between the diode 6 and the resistor R
The connection point with 7 is grounded via electrolytic capacitor 7.

次に動作について説明する。まず、水平同期信号入力端
子Bにセパレートの水平同期信号13が入力されている
場合、このセパレート水平同期信号13は抵抗R6を介
してコンデンサ4と、ダイオード4によりDCレベルを
クランプされ、ダイオード6と電解コンデンサ7で検波
平滑された電圧によりトランジスタ8をオンさせる。
Next, the operation will be explained. First, when the separate horizontal synchronizing signal 13 is input to the horizontal synchronizing signal input terminal B, the DC level of this separate horizontal synchronizing signal 13 is clamped by the capacitor 4 and the diode 4 via the resistor R6, and the DC level is clamped by the diode 4 and the diode 6. The voltage detected and smoothed by the electrolytic capacitor 7 turns on the transistor 8.

トランジスタ8がオンすることにより、トランジスタ9
をオフさせる。したがって、トランジスタ9のコレクタ
はハイレベルとなり、そのハイレベルがNAND回路1
1の第1入力端に人力される。。
By turning on transistor 8, transistor 9
turn off. Therefore, the collector of the transistor 9 becomes high level, and the high level becomes the NAND circuit 1.
1 is manually inputted to the first input terminal of No. 1. .

一方、水平同期信号入力端子Bに導入されるセパレート
水平同期信号13は極性反転回路3で極性が反転されて
、NAND回路10の第2入力端に加えられている。こ
れにより、NAND回路10はこのセパレート水平同期
信号13を同期回路に出力する。
On the other hand, the separate horizontal synchronizing signal 13 introduced into the horizontal synchronizing signal input terminal B has its polarity inverted by the polarity inverting circuit 3 and is applied to the second input terminal of the NAND circuit 10. Thereby, the NAND circuit 10 outputs this separate horizontal synchronization signal 13 to the synchronization circuit.

次に、複合映像信号入力端子Aに複合映像信号12が導
入され、水平同期信号入力端子Bにセパレート水平同期
信号が入力されなかった場合について説明する。この場
合はトランジスタ8のベースはローレベルとなるため、
トランジスタ8はオフする。したがって、複合映像信号
入力端子Aの複合映像信号12は同期分離回路2を通っ
て同期信号が分離され、この分離された同期信号はトラ
ンジスタ9のベースに入力され、コレクタよりNAND
回路10の第1入力端に入力される。
Next, a case where the composite video signal 12 is introduced into the composite video signal input terminal A and the separate horizontal synchronization signal is not input into the horizontal synchronization signal input terminal B will be described. In this case, the base of transistor 8 is at low level, so
Transistor 8 is turned off. Therefore, the composite video signal 12 at the composite video signal input terminal A passes through the synchronization separation circuit 2 to separate the synchronization signal, and this separated synchronization signal is input to the base of the transistor 9, and from the collector to the NAND
It is input to the first input terminal of the circuit 10.

このとき極性反転回路3の出力はハイレベルとなってい
るため、複合映像信号からの周期信号がNAND回路1
0を通って同期回路に入力される。
At this time, since the output of the polarity inversion circuit 3 is at a high level, the periodic signal from the composite video signal is transferred to the NAND circuit 1.
0 and is input to the synchronous circuit.

これにより、同期信号が複合映像信号から分離された同
期信号に切り換わった場合に自動的に選択することが可
能となる。
This allows automatic selection when the synchronization signal is switched to a synchronization signal separated from the composite video signal.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、検出回路でセパレー
ト水平同期信号を検出したときはトランジスタをオフに
して得られる信号と反転したセパレート水平同期信号と
の論理積を論理り回路でとって同期回路に出力し、セパ
レート水平同期信号が入力されないとき、同期分離回路
で複合映像信号から分離された同期信号をトランジスタ
およびNAND回路を介して同期信号を出力するように
構成したので、簡単な回路で2種類の異なった仕様の同
期信号を自動的に切り換えることができるという効果が
ある。
As described above, according to the present invention, when the detection circuit detects a separate horizontal synchronizing signal, the logic circuit performs the logical product of the signal obtained by turning off the transistor and the inverted separate horizontal synchronizing signal, and synchronizes. When the separate horizontal synchronization signal is not input, the synchronization signal separated from the composite video signal by the synchronization separation circuit is output as a synchronization signal through a transistor and a NAND circuit. This has the advantage that it is possible to automatically switch between two types of synchronization signals with different specifications.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による信号切換回路の回路
図、第2図は従来の信号切換回路のブロック図である。 2・・・同期分離回路、3・・・極性反転回路、8・・
・トランジスタ(検出回路)、9・・・トランジスタ、
10・・・NAND回路。 なお、図中、同一符号は同一、または相当部分を示す。 代理人    大  岩  増  雄
FIG. 1 is a circuit diagram of a signal switching circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional signal switching circuit. 2...Synchronization separation circuit, 3...Polarity inversion circuit, 8...
・Transistor (detection circuit), 9...transistor,
10...NAND circuit. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Agent Masuo Oiwa

Claims (1)

【特許請求の範囲】[Claims] セパレート水平同期信号の有無を検出する検出回路と、
複合映像信号から同期信号を分離する同期分離回路と、
上記セパレート水平同期信号の極性を反転する極性反転
回路と、上記検出回路が上記セパレート水平同期信号の
検出時にオフとなって上記同期分離回路で分離された同
期信号の出力を阻止しかつ上記検出回路が上記セパレー
ト水平同期信号の非検出時に上記同期分離回路で分離さ
れた上記同期信号を出力するトランジスタと、上記トラ
ンジスタの出力と上記極性反転回路の出力との論理積を
とって上記セパレート水平同期信号の検出時には上記極
性反転回路で反転されたセパレート水平同期信号を次段
の同期回路に出力しかつ上記セパレート水平同期信号の
非検出時には上記同期分離回路で分離された同期信号を
上記次段の同期回路に出力する論理回路とを備えた信号
切換回路。
a detection circuit that detects the presence or absence of a separate horizontal synchronization signal;
a sync separation circuit that separates a sync signal from a composite video signal;
a polarity inversion circuit that inverts the polarity of the separate horizontal synchronization signal; and a polarity inversion circuit that turns off when detecting the separate horizontal synchronization signal to prevent output of the synchronization signal separated by the synchronization separation circuit; is a transistor that outputs the synchronization signal separated by the synchronization separation circuit when the separate horizontal synchronization signal is not detected, and the output of the transistor and the output of the polarity inversion circuit are ANDed to generate the separate horizontal synchronization signal. When detected, the separate horizontal sync signal inverted by the polarity inversion circuit is output to the next-stage sync circuit, and when the separate horizontal sync signal is not detected, the sync signal separated by the sync separation circuit is output to the next-stage sync circuit. A signal switching circuit equipped with a logic circuit that outputs to the circuit.
JP63082675A 1988-04-04 1988-04-04 Signal switching circuit Expired - Lifetime JP2540906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63082675A JP2540906B2 (en) 1988-04-04 1988-04-04 Signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63082675A JP2540906B2 (en) 1988-04-04 1988-04-04 Signal switching circuit

Publications (2)

Publication Number Publication Date
JPH01254996A true JPH01254996A (en) 1989-10-11
JP2540906B2 JP2540906B2 (en) 1996-10-09

Family

ID=13780992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63082675A Expired - Lifetime JP2540906B2 (en) 1988-04-04 1988-04-04 Signal switching circuit

Country Status (1)

Country Link
JP (1) JP2540906B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651729A (en) * 1992-06-05 1994-02-25 Matsushita Electric Ind Co Ltd Automatic switching circuit for input signal path
JPH0651730A (en) * 1992-06-05 1994-02-25 Matsushita Electric Ind Co Ltd Mixed synchronizing signal selecting circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651729A (en) * 1992-06-05 1994-02-25 Matsushita Electric Ind Co Ltd Automatic switching circuit for input signal path
JPH0651730A (en) * 1992-06-05 1994-02-25 Matsushita Electric Ind Co Ltd Mixed synchronizing signal selecting circuit

Also Published As

Publication number Publication date
JP2540906B2 (en) 1996-10-09

Similar Documents

Publication Publication Date Title
JPH0715013Y2 (en) Color display device
JPH01254996A (en) Signal selecting circuit
KR890004764Y1 (en) Video switching circuit
KR100224709B1 (en) Synchronizing signal detecting curcuit
JPH099098A (en) Polarity inversion circuit for synchronizing signal
KR0170737B1 (en) Output circuit of composite synchronization signals in video mute
JPH03125581A (en) Multi-screen television receiver
JPH0365878A (en) Synchronizer
GB2249201A (en) Dual selection system for a reference frequency for use in a clock
KR900008099Y1 (en) Common 1h delay circuit for ntsc and pal
KR950001174B1 (en) Auto-cutout circuit of input signal
KR100304891B1 (en) Flat Panel Display System
JPH03173286A (en) Hdtv input signal automatic changeover device
JPH0837609A (en) Pedestal clamp device for composite signal
JPH0251480U (en)
JPH04290383A (en) Synchronizing signal detection circuit
JPH0426280A (en) Video signal processing circuit
KR960012940A (en) Switching devices for television devices
KR970057317A (en) TV's Double Screen Unit
JPH04282979A (en) Video signal processing unit
JPH03284091A (en) Television system discriminator
JPH0260383A (en) Vtr
JPH03206772A (en) Automatic changeover device for synchronizing signal
JPH02126476U (en)
JPH03280740A (en) Clock changeover circuit