KR100224709B1

KR100224709B1 - Synchronizing signal detecting curcuit

Info

Publication number: KR100224709B1
Application number: KR1019960042679A
Authority: KR
Inventors: 전병환
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-09-25
Filing date: 1996-09-25
Publication date: 1999-10-15
Also published as: KR19980023231A

Abstract

복합영상신호의 반전 여부와 상관없이 정상적인 동기신호를 분리할 수 있는 동기신호 검출회로를 공개한다. 그 회로는 스위칭 제어신호에 따라 복합 영상신호를 출력을 서로 반대로 스위칭하는 제1 및 제2스위칭부와, 상기 제1스위칭부의 출력에 대하여 포지티브 클램핑을 수행한 후, 그 클램핑 레벨과 소정 제1분리 레벨 사이의 동기 신호를 분리하는 포지티브 클램프 및 동기 분리부와, 상기 제2스위칭부의 출력에 대하여 네가티브 클램핑을 수행한 후, 그 클램핑 레벨과 소정 제2분리 레벨 사이의 동기 신호를 분리하는 네가티브 클램프 및 동기 분리부와, 상기 포지티브 클램프 및 동기 분리부의 출력에서 동기신호를 검출하고, 그 검출 여부에 따라 상기 스위칭 제어신호를 발생하는 제1동기신호 검출부, 및 상기 네가티브 클램프 및 동기 분리부의 출력에서 동기신호를 검출하는 제2동기신호 검출부를 구비한 것을 특징으로 한다.Discloses a sync signal detection circuit capable of separating a normal sync signal irrespective of whether the composite video signal is inverted or not. The circuit includes first and second switching units for switching outputs of the composite video signal to each other in accordance with a switching control signal, and first and second switching units for performing positive clamping on the output of the first switching unit, A negative clamp for separating a synchronizing signal between the clamping level and a predetermined second isolation level after performing negative clamping with respect to the output of the second switching unit, A first synchronous signal detector for detecting a synchronous signal at the output of the positive clamp and the synchronous separator and for generating the switching control signal in accordance with the detection of the synchronous signal; And a second synchronizing signal detecting section for detecting the second synchronizing signal.

Description

[0001] Synchronizing signal detecting curcuit [

본 발명은 동기신호 검출회로에 관한 것으로, 특히 복합 영상신호의 반전 여부를 검출하고, 그 검출 결과에 따라 동기신호 분리 동작을 수행함으로써, 반전 여부와 상관없이 정상적인 동기신호를 검출하는 동기신호 검출회로에 관한 것이다.The present invention relates to a synchronous signal detecting circuit. More particularly, the present invention relates to a synchronous signal detecting circuit for detecting whether a composite video signal is inverted and performing a synchronous signal separating operation in accordance with the detection result, .

일반적으로 OSD(On Screen Display) 기능을 구현하기 위해서는 복합 영상신호로부터 수평, 수직 동기신호를 분리하고, 그 분리된 동기신호에 따라 문자 데이타를 합성시키게 된다. 그런데, 복합 영상신호가 영상 시스템 혹은 지역에 따라 반전되는 경우가 있다. 특히, 유럽 국가에서 반전된 복합 영상신호를 많이 사용하고 있다. 이런 경우에 OSD 기능을 구현하기 위하여 동기신호를 분리할 때, 기존의 동기신호 검출회로는 반전된 복합 영상신호에 대해서는 동기신호를 분리할 수가 없었다.Generally, in order to implement the OSD (On Screen Display) function, the horizontal and vertical sync signals are separated from the composite video signal, and the character data is synthesized according to the separated sync signal. However, the composite video signal may be inverted depending on the video system or region. Especially, European countries are using a lot of reversed composite video signals. In this case, when the synchronous signal is separated to implement the OSD function, the conventional synchronous signal detection circuit can not separate the synchronous signal for the inverted composite video signal.

본 발명의 목적은 상술한 종래의 문제점을 해결하기 위하여, 복합 영상신호의 반전 여부를 검출하고, 그 검출 결과에 따라서 동기신호 분리 동작을 수행함으로써, 반전 여부와 상관없이 정상적인 동기신호를 분리하는 동기신호 검출회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method and apparatus for detecting a reversal of a composite video signal and performing a synchronizing signal separation operation in accordance with the detection result, And to provide a signal detection circuit.

도 1은 본 발명에 따른 동기신호 검출회로를 설명하기 위한 구성 블록도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a block diagram for explaining a sync signal detecting circuit according to the present invention; Fig.

도 2a 내지 도 2g는 도 1에 도시된 동기신호 검출회로의 동작을 설명하기 위한 파형도.FIGS. 2A to 2G are waveform diagrams for explaining the operation of the synchronizing signal detecting circuit shown in FIG. 1; FIG.

상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 동기신호 검출회로는 스위칭 제어신호에 따라 복합 영상신호를 출력을 서로 반대로 스위칭하는 제1 및 제2스위칭부; 상기 제1스위칭부의 출력에 대하여 포지티브 클램핑을 수행한 후, 그 클램핑 레벨과 소정 제1분리 레벨 사이의 동기 신호를 분리하는 포지티브 클램프 및 동기 분리부; 상기 제2스위칭부의 출력에 대하여 네가티브 클램핑을 수행한 후, 그 클램핑 레벨과 소정 제2분리 레벨 사이의 동기 신호를 분리하는 네가티브 클램프 및 동기 분리부; 상기 포지티브 클램프 및 동기 분리부의 출력에서 동기신호를 검출하고, 그 검출 여부에 따라 상기 스위칭 제어신호를 발생하는 제1동기신호 검출부; 및 상기 네가티브 클램프 및 동기 분리부의 출력에서 동기신호를 검출하는 제2동기신호 검출부를 구비한 것을 특징으로 한다.According to another aspect of the present invention, there is provided a synchronizing signal detecting circuit comprising: first and second switching units for switching outputs of a composite video signal in a reverse direction according to a switching control signal; A positive clamp and sync separation unit for performing positive clamping on the output of the first switching unit and then separating a synchronizing signal between the clamping level and a predetermined first separation level; A negative clamp and sync separation unit for performing negative clamping on the output of the second switching unit and then separating a synchronizing signal between the clamping level and a predetermined second separation level; A first synchronous signal detector for detecting a synchronous signal at the output of the positive clamp and the synchronous separator and for generating the switching control signal according to whether the synchronous signal is detected; And a second synchronizing signal detector for detecting a synchronizing signal at the output of the negative clamp and synchronizing separator.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 동기신호 검출회로의 구성 블록도를 도시한 것으로, 도면 부호 1은 포지티브 클램프(positive clamp) 및 동기분리부를, 3은 동기신호 검출부를, 5는 네가티브 클램프(negative clamp) 및 동기 분리부를, 7은 동기신호 검출부를, 9는 논리회로부를, SW1 및 SW2는 스위치를, IN은 인버터를, G1 및 G2는 논리게이트를 각각 나타낸 것이다.FIG. 1 is a block diagram showing a configuration of a synchronous signal detecting circuit according to the present invention. In FIG. 1, reference numeral 1 denotes a positive clamp and a synchronous separator, 3 denotes a synchronous signal detecting section, 5 denotes a negative clamp, 9 is a logic circuit, SW1 and SW2 are switches, IN is an inverter, and G1 and G2 are logic gates, respectively.

두 개의 스위치들(SW1)(SW2)은 동기신호 검출부(3)의 출력신호에 따라 상보적인 스위칭 동작을 수행한다. 즉, 스위치(SW1)가 온(오프)일 때, 스위치(SW2)는 오프(온)가 된다.The two switches SW1 and SW2 perform a complementary switching operation in accordance with the output signal of the synchronizing signal detecting unit 3. [ That is, when the switch SW1 is on (off), the switch SW2 is turned off (on).

포지티브 클램프 및 동기 분리부(1)는 스위치(SW1)을 통과한 복합 영상신호에 대해서 포지티브 클램핑을 수행한 후, 내부 비교기에 의해 그 클램핑 레벨과 설정된 분리 레벨 사이의 동기신호를 분리한다.The positive clamp and sync separation unit 1 performs positive clamping on the composite video signal passed through the switch SW1 and then separates the synchronizing signal between the clamping level and the set separation level by an internal comparator.

네카티브 클램프 및 동기 분리부(5)는 스위치(SW2)을 통과한 복합 영상신호에 대해서 네가티브 클램핑을 수행한 후, 내부 비교기에 의해 그 클램핑 레벨과 설정된 분리 레벨 사이의 동기신호를 분리한다.The negative clamp and sync separator 5 performs negative clamping on the composite video signal passed through the switch SW2 and then separates the synchronizing signal between the clamping level and the set separation level by an internal comparator.

동기신호 검출부(3)는 포지티브 클램프 및 동기 분리부(1)의 출력으로부터 동기신호를 검출하고, 그 검출 결과에 따라 복합 영상신호의 반전 여부가 판단이 되며, 검출신호에 의해 스위칭(SW1)(SW2)의 스위칭 동작이 결정된다.The synchronizing signal detecting section 3 detects a synchronizing signal from the output of the positive clamping and synchronizing separating section 1 and determines whether or not the composite video signal is inverted according to the detection result. SW2 is determined.

동기신호 검출부(7)는 네가티브 클램프 및 동기 분리부(5)의 출력으로부터 동기신호를 검출한다.The synchronizing signal detecting section 7 detects a synchronizing signal from the output of the negative clamping and synchronizing separating section 5.

논리회로부(9)는 동기신호 검출부(3)(7)의 검출 결과에 따라 영상 반전 검출신호 및 동기검출신호를 각각 발생한다. 즉, 동기신호 검출부(3)의 출력을 인버팅시키는 인버터(IN)와, 그 인버팅된 신호와 동기신호 검출부(7)의 출력을 논리곱 연산하는 논리곱 게이트(G1)를 통해 영상 반전 검출신호를 발생시킨다. 또한, 동기신호 검출부(3)(7)의 출력을 논리합 연산하는 논리합 게이트(G2)에 의해 동기 검출신호를 발생한다.The logic circuit unit 9 generates a video reversal detection signal and a synchronization detection signal in accordance with the detection results of the synchronous signal detection units 3 and 7, respectively. That is, an inverter IN for inverting the output of the synchronizing signal detecting section 3, and a logic AND gate G1 for performing an AND operation on the inverted signal and the output of the synchronizing signal detecting section 7, Signal. Further, a synchronous detection signal is generated by an OR gate G2 for performing an OR operation on the outputs of the synchronous signal detecting units 3 and 7.

상기 구성에 따른 동작을 살펴보면 다음과 같다.The operation according to the above configuration will be described below.

먼저, 비반전 복합 영상신호가 입력되면 스위치(SW1)이 온되어 그 복합 영상신호는 포지티브 클램프 및 동기분리부(1)에 입력된다. 그러면 포지티브 클램프 및 동기분리부(1)는 복합 영상신호가 비반전이므로 정상적인 동기 분리를 행하게 된다. 따라서, 동기신호 검출부(3)은 동기 신호를 검출하게 되므로 하이 레벨의 출력신호를 발생함으로써, 초기 동기신호 검출부(3)의 출력이 하이 레벨로 설정된 경우에는 스위치(SW1)을 온 상태로, 스위칭(SW2)는 오프 상태로 그래로 유지하게 된다. 따라서, 논리곱 게이트(G1)로부터 출력되는 영상반전 검출신호는 로우 레벨을 가지므로 입력되는 복합 영상신호가 비반전 신호임을 알 수 있다. 한편, 논리합 게이트(G2)로부터 출력되는 동기 검출신호는 하이 레벨을 가지므로 정상적인 동기 검출이 수행되고 있음을 알 수 있게 된다.First, when the non-inverted composite video signal is input, the switch SW1 is turned on and the composite video signal is input to the positive clamp and sync separation unit 1. [ Then, the positive clamp and sync separation unit 1 performs normal sync separation because the composite video signal is non-inverted. Therefore, when the output of the initial synchronizing signal detecting section 3 is set to the high level, the synchronizing signal detecting section 3 generates the output signal of the high level since the synchronizing signal detecting section 3 detects the synchronizing signal, The switch SW2 is maintained in the OFF state. Therefore, since the image inversion detection signal output from the AND gate G1 has a low level, it can be seen that the input composite image signal is a non-inversion signal. On the other hand, since the synchronization detection signal output from the OR gate G2 has a high level, it can be seen that normal synchronization detection is being performed.

한편, 도 2a에 도시된 바와 같이, 반전 복합 영상신호가 입력되는 경우에는 포지티브 클램프 및 동기 분리부(1)는 정상적인 동기신호를 분리하지 못한다. 즉, 포지티브 클램핑 레벨과 설정된 분리 레벨 사잉에 동기 신호가 존재하지 않으므로 도 2b에 도시된 바와 같이 정상적인 동기신호는 분리되지 않는다. 따라서, 동기신호 검출부(3)의 출력은 로우 레벨이 된다. 따라서, 스위치(SW1)은 오프가 되고, 반대로 스위칭(SW2)는 온 상태로 전환하게 되므로 반전된 복합 영상신호는 네가티브 클램프 및 동기 분리부(5)에 입력된다. 이때, 네가티브 클램프 및 동기 분리부(5)는 도 2d에 도시된 바와 같이, 클램핑 레벨과 설정된 분리 레벨 사잉에 동기 신호가 존재하므로 도 2e에 도시된 바와 같이 정상적인 동기신호를 분리하게 된다. 그러면, 동기신호 검출부(7)은 도 2f에 도시된 바와 같이 동기신호가 검출되므로 하이 레벨의 출력신호를 발생하게 된다. 그러므로, 동기신호 검출부(3)의 출력은 로우 레벨이고, 동기신호 검출부(7)의 출력은 하이 레벨을 나타내므로 논리곱 게이트(G1)으로부터 출력되는 영상반전 검출신호는 도 2g에 도시된 바와 같이 하이 레벨이 되므로 입력되는 복합 영상신호가 반전 상태임을 알 수 있게 된다. 또한, 동기신호 검출부(7)에 의해 동기신호가 정상적으로 검출되므로 동기신호 검출신호는 하이 레벨이 된다.Meanwhile, as shown in FIG. 2A, when the inverted composite video signal is input, the positive clamp and sync separator 1 can not separate the normal sync signal. That is, since the synchronizing signal does not exist in the positive clamping level and the set separation level difference, the normal synchronizing signal is not separated as shown in FIG. 2B. Therefore, the output of the synchronizing signal detecting section 3 becomes low level. Therefore, the switch SW1 is turned off, and conversely, the switching SW2 is turned on, so that the inverted composite video signal is input to the negative clamp and sync separation unit 5. [ At this time, as shown in FIG. 2D, the negative clamp and sync separator 5 separates the normal sync signal as shown in FIG. 2E because the sync signal exists at the clamping level and the set separation level. Then, the synchronizing signal detecting unit 7 generates a high level output signal because the synchronizing signal is detected as shown in FIG. 2F. Therefore, since the output of the synchronizing signal detecting section 3 is at the low level and the output of the synchronizing signal detecting section 7 is at the high level, the image inverted detection signal outputted from the AND gate G1 is, It becomes high level, so that it can be recognized that the input composite video signal is in the inverted state. Further, since the synchronizing signal detecting section 7 normally detects the synchronizing signal, the synchronizing signal detecting signal becomes a high level.

이상에서 살펴본 바와 같이, 본 발명은 입력되는 복합영상신호의 반전 여부를 동기신호의 검출 여부에 따라 판단하고, 그 판단 결과에 따라 포지티브 혹은 네가티브 클램핑을 수행하여 반전 여부에 상관없이 동기신호를 분리할 수 있게 된다.As described above, according to the present invention, it is determined whether an input composite video signal is inverted according to whether or not a sync signal is detected, and a positive or negative clamping is performed according to the determination result to separate a sync signal .

Claims

First and second switching units for switching outputs of the composite video signal to each other in accordance with a switching control signal;

A positive clamp and a synchronous clamp for separating a synchronizing signal between the positive clamping level and a predetermined first separating level after performing positive clamping after receiving the output of the first switching unit and performing positive clamping in accordance with the positive clamping level, Separator;

A negative clamp and a synchronous clamp for separating a synchronizing signal between the negative clamping level and a predetermined second separation level after performing negative clamping in accordance with a negative clamping level after receiving the output of the second switching unit, Separator;

A first synchronous signal detector for detecting a synchronous signal at the output of the positive clamp and the synchronous separator and for generating the switching control signal according to whether the synchronous signal is detected; And

And a second synchronous signal detector for detecting a synchronous signal at the output of the negative clamp and the synchronous separator.

The apparatus of claim 1, further comprising: an inverter for inverting the output of the synchronizing signal detector; And

And an AND gate for performing an AND operation on outputs of the inverter and the second synchronous signal detecting unit,

And the inverted or non-inverted composite video signal is determined to be inverted by the output of the AND gate.

The apparatus of claim 1, further comprising an OR gate for performing an OR operation on the outputs of the first and second sync signal detecting units,

And the synchronous signal detection circuit determines whether or not the synchronous detection is performed by the output of the OR gate.