JPH01251970A - Waveform equalizing device for teletext - Google Patents

Waveform equalizing device for teletext

Info

Publication number
JPH01251970A
JPH01251970A JP7880288A JP7880288A JPH01251970A JP H01251970 A JPH01251970 A JP H01251970A JP 7880288 A JP7880288 A JP 7880288A JP 7880288 A JP7880288 A JP 7880288A JP H01251970 A JPH01251970 A JP H01251970A
Authority
JP
Japan
Prior art keywords
signal
waveform
waveform equalization
multiplexed
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7880288A
Other languages
Japanese (ja)
Inventor
Kazuhiko Yamauchi
和彦 山内
Hiroshi Matsue
寛史 松江
Masaru Sakurai
優 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP7880288A priority Critical patent/JPH01251970A/en
Publication of JPH01251970A publication Critical patent/JPH01251970A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain normal waveform equalization when a ghost is returned to a normal ghost by deciding whether a framing code(FC) is detected from a waveform equalization output at the multiplex line of a character multiplexing signal or not when the number of the times of correcting a tap gain reaches the prescribed number of times and setting the value of the tap gain to an initial value when the FC is not detected. CONSTITUTION:An FC detecting circuit 40 detects the FC from the output of a binarizing circuit 33 at a line on which the character multiplexing signal is superimposed. This detected output is supplied to a CPU 41, and the CPU 41 decides whether the FC is detected or not when the number of time of correcting the tap gain reaches the prescribed number of times, sets the value of the tap gain to the initial value when the FC is not detected, and decides whether the FC is detected every time or not while correcting the tap gain when the FC is detected. Thus, the divergence of the tap gain due to a ghost fluctuation can be prevented, and a normal waveform equalizing operation can be executed when the ghost fluctuation is eliminated.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、文字多重放送受信装置において、文字多重
信号の波形等化に用いられる波形等化装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a waveform equalization device used for waveform equalization of a teletext multiplex signal in a teletext broadcasting receiver.

(従来の技術) 第7図に従来の文字多重放送用波形等化装置の構成を示
す。
(Prior Art) FIG. 7 shows the configuration of a conventional waveform equalization device for teletext broadcasting.

この第7図において、11は文字多重信号が多重された
テレビジョン信号が供給される入力端子である。この入
力端子11に供給されたテレビジョン信号は、波形等化
器12に供給され、所定の波形に波形等化された後、出
力端子13から取り出される。
In FIG. 7, numeral 11 is an input terminal to which a television signal multiplexed with a character multiplex signal is supplied. The television signal supplied to this input terminal 11 is supplied to a waveform equalizer 12, and after being waveform-equalized into a predetermined waveform, it is taken out from an output terminal 13.

入力端子11に供給されたテレビジョン信号は、さらに
、文字多重信号検出回路14に供給される。
The television signal supplied to the input terminal 11 is further supplied to a character multiplex signal detection circuit 14.

この文字多重信号検出回路は、入力信号から文字多重信
号が重畳されている水平走査期間(以下、ラインと記す
)を検出し、制御部15に必要なタイミング信号を供給
する。制御部15はこのタイミング信号に従って波形等
化器12のタップ利得メモリなどを制御する。
This character multiplex signal detection circuit detects a horizontal scanning period (hereinafter referred to as a line) in which a character multiplex signal is superimposed from an input signal, and supplies a necessary timing signal to the control section 15. The control unit 15 controls the tap gain memory and the like of the waveform equalizer 12 according to this timing signal.

(発明が解決しようとする課題) 上述した従来の波形等化装置においては、正常な波形等
化動作をしている場合に、飛行機などの影響により一時
的にゴーストが変動する場合、タップ利得が発散し、正
常なゴーストに戻っても、正常な等化処理がなされない
場合があるという問題があった。
(Problems to be Solved by the Invention) In the conventional waveform equalization device described above, when the waveform equalization operation is normal, if the ghost temporarily fluctuates due to the influence of an airplane, etc., the tap gain may change. There is a problem in that even if the ghost diverges and returns to a normal ghost, normal equalization processing may not be performed.

そこで、この発明は、ゴースト変動によるタップ利得の
発散を防ぎ、ゴースト変動がなくなった場合には、正常
な波形等化動作を行なうことができる文字多重放送用波
形等化装置を提供することを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a waveform equalization device for teletext broadcasting that can prevent tap gain divergence due to ghost fluctuations and perform normal waveform equalization operation when ghost fluctuations disappear. shall be.

[発明の構成] (課題を解決するための手段) 上記目的を達成するためにこの発明は、波形等化手段に
供給されるテレビジョン信号から文字多重信号が重畳さ
れているラインを検出する手段、上記波形等化手段から
トランスバーサルフィルタのタップ利得の修正回数ある
いは修正時間を検出する手段、この修正回数あるいは修
正時間が所定の回数あるいは所定の時間になったとき、
文字多重信号が重畳されているラインで文字多重信号が
誤って波形等化されているか否かを判定する手段、文字
多重信号が誤って波形等化されているとき、上記タップ
利得を所定の値に設定する手段を設けるようにしたもの
である。
[Structure of the Invention] (Means for Solving the Problem) In order to achieve the above object, the present invention provides means for detecting a line on which a character multiplex signal is superimposed from a television signal supplied to a waveform equalization means. , means for detecting the number of corrections or correction time of the tap gain of the transversal filter from the waveform equalization means, when the number of corrections or correction time reaches a predetermined number or time;
A means for determining whether or not a character multiplex signal is erroneously waveform equalized on a line on which the character multiplex signal is superimposed; In this embodiment, a means for setting the value is provided.

(作用) ゴースト変動などにより、タップ利得が変動すると、タ
ップ利得を修正しても、正常な波形等化がなされない、
したがって、上記のように、タップ利得の修正回数ある
いは修正時間が所定回数あるいは所定時間に達したとき
、文字多重信号が誤って波形等化されているか否かを判
定する構成によれば、タップ利得が発散しかけているこ
とを検出することができる。そして、このような場合、
上記構成では、タップ利得が所定値に設定されるので、
ゴースト変動がなくなった場合に、正常な波形等化動作
を行なうことができる。
(Function) If the tap gain fluctuates due to ghost fluctuations, normal waveform equalization will not be achieved even if the tap gain is corrected.
Therefore, as described above, according to the configuration in which it is determined whether or not the character multiplexed signal has been erroneously waveform equalized when the number of corrections or the correction time of the tap gain reaches a predetermined number of times or a predetermined time, the tap gain It is possible to detect that the is about to diverge. And in such a case,
In the above configuration, the tap gain is set to a predetermined value, so
When ghost fluctuations disappear, normal waveform equalization operation can be performed.

(実施例) 以下、図面を参照しながらこの発明の一実施例を詳細に
説明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図はこの発明の一実施例の構成を示す回路図である
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention.

以下、第2図乃至第5図を参照しながら一実施例の構成
および動作を詳細に説明する。
The configuration and operation of one embodiment will be described in detail below with reference to FIGS. 2 to 5.

第2図および第3図は文字多重信号を示す波形図であり
、第4図は第1図に示すフレーミングコード(以下、F
Cと記す)検出回路40の具体的構成の一例を示す回路
図であり、第5図は第1図に示ずCPU41の動作を示
すフローチャートである。
Figures 2 and 3 are waveform diagrams showing character multiplex signals, and Figure 4 is the framing code (hereinafter referred to as F) shown in Figure 1.
5 is a circuit diagram showing an example of a specific configuration of the detection circuit 40 (denoted as C), and FIG. 5 is a flowchart not shown in FIG. 1 but showing the operation of the CPU 41.

まず、第2図および第3図を用いて文字多重信号につい
て説明する。
First, a character multiplex signal will be explained using FIGS. 2 and 3.

文字多重放送では、第2図に示すような構成の文字多重
信号がテレビジョン信号の垂直帰線期間に重畳され、パ
ケットとして離散的に送られる。
In teletext broadcasting, a teletext signal having a configuration as shown in FIG. 2 is superimposed on the vertical retrace period of a television signal, and is sent discretely as packets.

各データバケ・シトの最初の部分には、第3図に示すよ
うなデータパターンのクロックランイン(以下、CI’
lと記す)部があり、受信側では、このデータパターン
を利用してタロツク再生が行われるようになっている。
At the beginning of each data bucket, there is a clock run-in (hereinafter referred to as CI') of the data pattern as shown in Figure 3.
On the receiving side, tarok playback is performed using this data pattern.

そのため、クロックを再生するには、まず、CRI信号
が到来したことを検出する必要がある。また、文字多重
放送用波形等化装置により、波形等化を行なう場合、M
数的に送られて来る文字多重信号のみを用いて波形等化
を行なう必要がある。そのため、CRI信号が検出され
たラインに限り、トランスバーサルフィルタのタップ利
得の修正がなされる。
Therefore, in order to reproduce the clock, it is first necessary to detect the arrival of the CRI signal. In addition, when waveform equalization is performed using a waveform equalization device for teletext broadcasting, M
It is necessary to perform waveform equalization using only the numerically transmitted character multiplexed signal. Therefore, the tap gain of the transversal filter is corrected only on the line where the CRI signal is detected.

では、第1図に戻り波形等化装置の構成および動作を説
明する。
Now, returning to FIG. 1, the configuration and operation of the waveform equalization device will be explained.

入力端子11に供給されたテレビジョン信号は、アナロ
グ/デジタル変換回路(以下、A/D変換回路と記す)
31によりデジタル信号に変換された後、トランスバー
サルフィルタ32により波形等化される。この波形等化
出力は、2i化回路33により2値信号に変換された後
、出力端子13(こ接続″された図示しない文字多重放
送用デコーダによりデコードされる。
The television signal supplied to the input terminal 11 is sent to an analog/digital conversion circuit (hereinafter referred to as an A/D conversion circuit).
After being converted into a digital signal by 31, the waveform is equalized by transversal filter 32. This waveform equalized output is converted into a binary signal by the 2i conversion circuit 33, and then decoded by a teletext decoder (not shown) connected to the output terminal 13.

上記A/D変換回路31のサンプリングクロックは次の
ようして作られる。
The sampling clock of the A/D conversion circuit 31 is generated as follows.

入力端子11に供給されたテレビジョン信号は、さらに
、位相差検出回路34およびCRI検出回路35に供給
される0位相差検出回路34は、入力端子11に供給さ
れるテレビジョン信号とA/D変換回路31の出力との
位相差を検、出し、その検出出力をクロック発生回路3
6に供給する。このクロック発生回路36は、A/D変
換回路31のサンプリング用クロックを発生ずるもので
、上記位相差検出出力に従ってCRI信号のピークを打
抜くのに最適な位相を有するサンプリングクロックを発
生ずる。これにより、A/D変換回路31においては、
2値信号である文字多重信号はそのピークでサンプリン
グされ、A/D変換デジタル信号としてトランスバーサ
ルフィルタ32に供給される。CRI検出回路35は、
入力信号からCRI信号を検出し、その位置情報を位相
検出回路34に供給する4位相検出回路34はこの位置
情報に基づいて、CR1部でのみ2つの入力信号の位相
差を検出する。
The television signal supplied to the input terminal 11 is further supplied to a phase difference detection circuit 34 and a CRI detection circuit 35. The phase difference with the output of the conversion circuit 31 is detected and output, and the detected output is sent to the clock generation circuit 3.
Supply to 6. This clock generation circuit 36 generates a sampling clock for the A/D conversion circuit 31, and generates a sampling clock having an optimal phase for punching out the peak of the CRI signal according to the phase difference detection output. As a result, in the A/D conversion circuit 31,
The character multiplex signal, which is a binary signal, is sampled at its peak and supplied to the transversal filter 32 as an A/D converted digital signal. The CRI detection circuit 35 is
The four-phase detection circuit 34 detects the CRI signal from the input signal and supplies the position information to the phase detection circuit 34. Based on this position information, the four-phase detection circuit 34 detects the phase difference between the two input signals only in the CR1 section.

上記トランスバーサルフィルタ32のタップ利得の制御
は次のようにして行われる。
The tap gain of the transversal filter 32 is controlled as follows.

減算回路37はトランスバーサルフィルタ32の出力と
2値化回路33の出力との差分をとり、この差分を示す
信号を誤差信号としてタップ′利得制御回路38に供給
する。タップ利得制御回路38は、誤差信号が示す差分
を減少させる方向にタップ利得を修正する制御信号をメ
モリ39に供給する。メモリ39は、CRI検出回路3
5によりCRI信号が検出されたラインでのみ、入力さ
れた制御信号を記憶し、タップ利得メモリ40に供給す
る。一方、CRI信号が検出されないラインでは、前値
をホールドする。このようにすることにより、離散的に
送られてくる文字多重信号のみを用いて波形等化を行な
うことができる。タップ利得メモリ40は、入力された
制御信号に応じたタップ利得を示す利得信号をトランス
バーサルフィルタ32に供給し、このフィルタ32の波
形等化処理を制御する。
The subtraction circuit 37 takes the difference between the output of the transversal filter 32 and the output of the binarization circuit 33, and supplies a signal representing this difference to the tap' gain control circuit 38 as an error signal. Tap gain control circuit 38 supplies memory 39 with a control signal that modifies the tap gain in a direction that reduces the difference indicated by the error signal. The memory 39 includes the CRI detection circuit 3
5 stores the input control signal only on the line where the CRI signal is detected and supplies it to the tap gain memory 40. On the other hand, in lines where no CRI signal is detected, the previous value is held. By doing so, waveform equalization can be performed using only the discretely sent character multiplexed signal. The tap gain memory 40 supplies the transversal filter 32 with a gain signal indicating a tap gain according to the input control signal, and controls the waveform equalization process of the filter 32.

FC検出回路40はCRI検出回路35から出力される
文字多重信号が重畳されているラインか否かを示す信号
に従って、文字多重信号が重畳されているラインにおい
て、2値化回路33の出力からFCを検出する。この検
出出力は、CPU41に供給される。CPU41には、
さらに、タップ利得制御回路39から現在何回目の夕・
ツブ利得修正かを示す信号が供給される。CPU41は
この2つの入力信号からタップ利得メモリ40のデータ
を初期値にするか否かを判断する。
The FC detection circuit 40 detects the FC from the output of the binarization circuit 33 in the line on which the character multiplex signal is superimposed, according to the signal output from the CRI detection circuit 35 and indicating whether the line is on which the character multiplex signal is superimposed. Detect. This detection output is supplied to the CPU 41. The CPU 41 has
Furthermore, from the tap gain control circuit 39, the current
A signal indicating whether the knob gain is modified is provided. The CPU 41 determines from these two input signals whether or not to set the data in the tap gain memory 40 to the initial value.

次に、第4図を用いてFC検出回路40の構成および動
作を説明する。
Next, the configuration and operation of the FC detection circuit 40 will be explained using FIG. 4.

この第4図において、入力端子51には、2値化回路3
3の出力が供給される。ここで、FCは、4 / 5 
f e cのクロックレートで“11100101”と
固定されたデータであるため、入力端子51に供給され
た2値化回路33の出力は、415fecのタロツクで
動作する8段のシフトレジスタ52に供給される。この
シフトレジスタ52に格納された8ビツトのデータは、
インバータ53.54.55とナンド回路56によりF
Cか否かが判定される。FCである場合、ナンド回路5
6の出力がローレベルとなる。この判定出力はオア回路
57に供給される。
In this FIG. 4, the input terminal 51 is connected to the binarization circuit 3.
3 outputs are provided. Here, FC is 4/5
Since the data is fixed as "11100101" at a clock rate of fec, the output of the binarization circuit 33 supplied to the input terminal 51 is supplied to an eight-stage shift register 52 that operates at a tarok of 415 fec. Ru. The 8-bit data stored in this shift register 52 is
F by inverter 53, 54, 55 and NAND circuit 56
It is determined whether or not C. If it is FC, NAND circuit 5
6 becomes low level. This judgment output is supplied to an OR circuit 57.

入力端子58には、CRI検出回路35から出力される
文字多重信号が重畳されているラインか否かを示す信号
が供給される。この信号は上記オア回路57および上記
Dフリップフロッ1回路59、オア回路60に供給され
る。入力端子58に供給される信号は、文字多重信号が
重畳されたラインを示す場合は、ローレベルとなり、重
畳されていないラインを示す場合は、ハイレベルとなる
。これにより、オア回路57の出力は、文字多重信号が
重畳されたラインが検出され、しかもFCが検出された
時のみローレベルとなる。このオア回路57の出力はフ
リップフロップ回路61のセット端子Sに供給される。
The input terminal 58 is supplied with a signal indicating whether or not the line is overlaid with a character multiplex signal output from the CRI detection circuit 35. This signal is supplied to the OR circuit 57, the D flip-flop 1 circuit 59, and the OR circuit 60. The signal supplied to the input terminal 58 is at a low level when indicating a line on which a character multiplex signal is superimposed, and is at a high level when indicating a line on which a character multiplex signal is not superimposed. As a result, the output of the OR circuit 57 becomes low level only when a line on which a character multiplex signal is superimposed is detected and FC is detected. The output of this OR circuit 57 is supplied to a set terminal S of a flip-flop circuit 61.

Dフリップフロフグ回路59およびオア回路60は、入
力端子58に供給されるf五号の立ち下がりタイミング
を検出し、その検出タイミングでローレベルの信号を出
力する。この信号はフリップフロップ回路61のリセッ
ト端子Rに供給される。したがって、フリップフロップ
回路61は、オア回路60の出力がローレベルになると
リセットされ、オア回路57の出力がローレベルになる
とセットされる。これにより、フリップフロップ回路6
1のQ出力は、文字多重信号が重畳されたラインにおい
て、FCが検出された時のみハイレベルとなり、その他
の期間はローレベルとなる。
The D flip-flop circuit 59 and the OR circuit 60 detect the falling timing of the f5 signal supplied to the input terminal 58, and output a low level signal at the detected timing. This signal is supplied to the reset terminal R of the flip-flop circuit 61. Therefore, the flip-flop circuit 61 is reset when the output of the OR circuit 60 goes low, and is set when the output of the OR circuit 57 goes low. As a result, the flip-flop circuit 6
The Q output of 1 becomes high level only when FC is detected in the line on which the character multiplex signal is superimposed, and becomes low level during other periods.

フリップフロップ回路61のQ出力はFC検出出力とし
て出力端子62よりCPU41に供給される。
The Q output of the flip-flop circuit 61 is supplied to the CPU 41 from an output terminal 62 as an FC detection output.

最後に、第5図を参照しながら、CPU41の動作を説
明する。
Finally, the operation of the CPU 41 will be explained with reference to FIG.

第5図のステップS1では、タップ利得メモリ40に格
納されているタップ利得が初期値に設定される0次のス
テップS2では、タップ利得の修正回数をカウントする
カウンタのカウント値Tが0に設定される0次のステッ
プS3では、タップ利得の修正がなされるたびに、カウ
ント値Tが1だけインクリメントされる6次のステップ
S4では、タップ利得が修正される6次のステップS5
では、タップ利得の修正回数(カウント値T)がN以上
か否かが判定される。N未満であれば、ステップS3に
戻り、修正回数のカウントがなされる。N以上ならば、
ステップS6でタップ利得の修正がなされた後、ステッ
プS7でFCの検出がなされる0次のステップS8では
、FCが検出されたか否かが判定され、検出されればス
テップS6に戻り、タップ利得に修正がなされる。検出
されなければ、ステップS1に戻り、タップ利得が初期
値に設定される。
In step S1 of FIG. 5, the tap gain stored in the tap gain memory 40 is set to the initial value. In step S2 of the 0th order, the count value T of the counter that counts the number of times the tap gain is corrected is set to 0. In the 0th step S3, the count value T is incremented by 1 every time the tap gain is corrected.In the 6th step S4, the tap gain is corrected in the 6th step S5.
Then, it is determined whether the number of tap gain corrections (count value T) is equal to or greater than N. If it is less than N, the process returns to step S3 and the number of corrections is counted. If it is N or more,
After the tap gain is corrected in step S6, FC is detected in step S7. In the zero-order step S8, it is determined whether or not FC is detected. If detected, the process returns to step S6, and the tap gain is adjusted. Corrections will be made. If not detected, the process returns to step S1 and the tap gain is set to the initial value.

このようにCPU41は、タップ利得の修正回数がNに
なった時、FCが検出されているか否かを判定し、検出
されていなければ、タップ利得を初期値にセットし、検
出されていれば、タップ利得を修正しながら、毎回FC
が検出されているか否かを判定するようになっている。
In this way, when the number of corrections of the tap gain reaches N, the CPU 41 determines whether or not FC is detected, and if it is not detected, sets the tap gain to the initial value, and if it is detected, , FC each time while modifying the tap gain.
is detected.

以上詳3=lPtたようにこの実施例は、タップ利得の
修正回数が所定回数に達したら、文字多重信号の多重ラ
インにおいて、波形等化出力からFCが検出されるか否
かを判定し、検出されないときは、タップ利得を初期値
に設定することにしたものである。したがって、この実
施例によれば、飛行機などによるゴースト変動などによ
り、タップ利得が発散する場合でも、波形等化の誤動作
を検出し、正常な波形等化がなされるようにすることが
できる。また、このような効果は、タップ利得が誤った
値に収束し、波形等化が正常になされていない場合にも
適応することができる。
As described in detail 3=lPt above, in this embodiment, when the number of tap gain corrections reaches a predetermined number, it is determined whether or not FC is detected from the waveform equalization output in the multiplex line of the character multiplex signal. When it is not detected, the tap gain is set to the initial value. Therefore, according to this embodiment, even if the tap gain diverges due to ghost fluctuations caused by an airplane or the like, a malfunction in waveform equalization can be detected and normal waveform equalization can be performed. Further, such an effect can be applied even when the tap gain converges to an incorrect value and waveform equalization is not performed normally.

なお、この発明は、正常に波形等化されているか否かを
判定するのに、第1図のFC検出回路40の代わりに、
CRI検出回路43を設け、CRI信号を検出すること
ができるか否かによって判定してもよい。
In addition, in this invention, in order to determine whether waveform equalization has been performed normally, instead of the FC detection circuit 40 in FIG.
A CRI detection circuit 43 may be provided and the determination may be made based on whether or not the CRI signal can be detected.

この他にも、文字多重信号に必要不可欠で、内容が固定
されたパターンのデータを検出し、判定するようにして
もよい。
In addition to this, it is also possible to detect and judge data with a fixed pattern, which is essential for a character multiplex signal.

また、正常に波形等化されていない場合に、タップ利得
にセットされる初期値としては、例えば、正常に波形等
化されていると判定されたときの最後の値をセットする
ようにしてもよい。
Also, if the waveform is not equalized normally, the initial value set to the tap gain may be set to, for example, the last value when it is determined that the waveform has been equalized normally. good.

また、先の実施例では、タップ利得の修正回数が所定回
数に達したとき、例えばFCが検出されているか否かを
判定する場合を説明したが、第7図に示すように、修正
時間が所定時間Nに達したとき、判定するようにしても
よい、なお、第7図において、ステップS9は先の第5
図のステップS1に相当し、ステップS10は所定時間
Nにに達したか否かを判定するステップであり、ステッ
プ311、812.813は先の第5図f) スf ッ
7 S 6 。
Furthermore, in the previous embodiment, when the number of tap gain corrections reaches a predetermined number, for example, it is determined whether or not FC is detected. However, as shown in FIG. The determination may be made when a predetermined time N has been reached.In addition, in FIG.
Corresponding to step S1 in the figure, step S10 is a step for determining whether or not a predetermined time period N has been reached, and steps 311, 812, and 813 are as shown in FIG.

S7.38に相当するステップである。This step corresponds to S7.38.

この他にも発明の要旨を逸脱しない範囲で種々様々変形
実施可能なことは勿論である。
It goes without saying that various other modifications can be made without departing from the spirit of the invention.

[発明の効果] 以上詳述したようにこの発明によれば、タップ利得が発
散したり、誤った値に収束するような環境下にあっても
、これを防止し電、正常なゴーストに戻った場合には、
正常な波形等化を行なうことができる。
[Effects of the Invention] As detailed above, according to the present invention, even in an environment where the tap gain diverges or converges to an incorrect value, this can be prevented and the current returns to a normal ghost. If
Normal waveform equalization can be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示す回路図、第2
図および第3図は第1図の動作を説明するための信号波
形図、第4図は第1図に示すFC検出回路の具体的構成
の一例を示す回路図、第5図は第2図のCPUの動作を
説明するためのフローチャート、第6図はこの発明の他
の実施例の構成を示す回路図、第7図はこの発明のさら
に他の実施例の動作を示すフローチャート、第8図は従
来の波形等化装置の構成を示す回路図である。 11・・・入力端子、12・・・等化器、13・・・出
力端子、14・・・文字多重信号検出回路、15・・・
制御部、21・・・文字多重信号誤り検出回路、22・
・・タップ利得メモリ設定回路、31・・・A/D変換
回路、32・・・トランスバーサルフィルタ、33・・
・2値回路、34・・・位相差検出回路、35・・・C
RI検出回路、36・・・クロック発生回路、37・・
・減算回路、38・・・タップ利得制御回路、39・・
・メモリ、40・・・タッグ利得メモリ、41・・・C
PU、43・・・CRT検出回路。 出願人代理人  弁理士 鈴江武彦 第2図 第3図 第5図 第7図
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG.
3 and 3 are signal waveform diagrams for explaining the operation of FIG. 1, FIG. 4 is a circuit diagram showing an example of a specific configuration of the FC detection circuit shown in FIG. 1, and FIG. FIG. 6 is a circuit diagram showing the configuration of another embodiment of the invention; FIG. 7 is a flowchart showing the operation of still another embodiment of the invention; FIG. 1 is a circuit diagram showing the configuration of a conventional waveform equalization device. DESCRIPTION OF SYMBOLS 11... Input terminal, 12... Equalizer, 13... Output terminal, 14... Character multiplex signal detection circuit, 15...
Control unit, 21...Character multiplex signal error detection circuit, 22.
...Tap gain memory setting circuit, 31...A/D conversion circuit, 32...Transversal filter, 33...
・Binary circuit, 34... Phase difference detection circuit, 35...C
RI detection circuit, 36... Clock generation circuit, 37...
・Subtraction circuit, 38...Tap gain control circuit, 39...
・Memory, 40...Tag gain memory, 41...C
PU, 43...CRT detection circuit. Applicant's agent Patent attorney Takehiko Suzue Figure 2 Figure 3 Figure 5 Figure 7

Claims (5)

【特許請求の範囲】[Claims] (1)テレビジョン信号に多重された文字多重信号が供
給されるトランスバーサルフィルタのタップ利得を制御
することにより上記テレビジョン信号に多重された文字
多重信号を波形等化する波形等化手段と、 この波形等化手段に供給される上記文字多重信号が多重
されたテレビジョン信号において、上記文字多重信号が
多重された水平走査期間を検出する多重期間検出手段と
、 上記波形等化手段の上記タップ利得の修正回数を検出す
る修正回数検出手段と、 この修正回数検出手段によって検出された修正回数が所
定回数になったとき、上記多重期間検出手段によって検
出された文字多重信号の多重水平走査期間において、上
記波形等化手段により上記文字多重信号が誤って波形等
化されているか否かを判定する判定手段と、この判定手
段によって上記文字多重信号が誤って波形等化されてい
るとの判定がなされたとき、上記波形等化手段のタップ
利得を所定の値に設定するタップ利得設定手段とを具備
した文字多重放送用波形等化装置。
(1) a waveform equalization means for equalizing the waveform of the text multiplex signal multiplexed with the television signal by controlling the tap gain of a transversal filter to which the text multiplex signal multiplexed with the television signal is supplied; a multiplex period detection means for detecting a horizontal scanning period in which the character multiplex signal is multiplexed in a television signal supplied to the waveform equalization means and in which the character multiplex signal is multiplexed; and the tap of the waveform equalization means. a correction number detection means for detecting the number of corrections of the gain; and when the number of corrections detected by the correction number detection means reaches a predetermined number, in the multiplex horizontal scanning period of the character multiplex signal detected by the multiplex period detection means; , determining means for determining whether or not the waveform of the character multiplex signal has been erroneously equalized by the waveform equalizing means; and determining means for determining whether the character multiplex signal has been erroneously waveform equalized by the determination means and tap gain setting means for setting the tap gain of the waveform equalization means to a predetermined value when the waveform equalization means is set to a predetermined value.
(2)テレビジョン信号に多重された文字多重信号が供
給されるトランスバーサルフィルタのタップ利得を制御
することにより上記テレビジョン信号に多重された文字
多重信号を波形等化する波形等化手段と、 この波形等化手段に供給される上記文字多重信号が多重
されたテレビジョン信号において、上記文字多重信号が
多重された水平走査期間を検出する多重期間検出手段と
、 上記波形等化手段の上記タップ利得の修正時間を検出す
る修正時間検出手段と、 この修正時間検出手段によって検出された修正時間が所
定時間になったとき、上記多重期間検出手段によって検
出された文字多重信号の多重水平走査期間において、上
記波形等化手段により上記文字多重信号が誤つて波形等
化されているか否かを判定する判定手段と、この判定手
段によって上記文字多重信号が誤って波形等化されてい
るとの判定がなされたとき、上記波形等化手段のタップ
利得を所定の値に設定するタップ利得設定手段とを具備
した文字多重放送用波形等化装置。
(2) a waveform equalization means for equalizing the waveform of the text multiplex signal multiplexed on the television signal by controlling the tap gain of a transversal filter to which the text multiplex signal multiplexed on the television signal is supplied; a multiplex period detection means for detecting a horizontal scanning period in which the character multiplex signal is multiplexed in a television signal supplied to the waveform equalization means and in which the character multiplex signal is multiplexed; and the tap of the waveform equalization means. a correction time detection means for detecting a gain correction time; and when the correction time detected by the correction time detection means reaches a predetermined time, in the multiple horizontal scanning period of the character multiplex signal detected by the multiple period detection means. , determining means for determining whether or not the waveform of the character multiplex signal has been erroneously equalized by the waveform equalizing means; and tap gain setting means for setting the tap gain of the waveform equalization means to a predetermined value when the waveform equalization means is set to a predetermined value.
(3)上記判定手段は、上記文字多重信号に多重されて
いる特定パターンのデータを検出し、その特定パターン
のデータの有無によって上記文字多重信号が誤って波形
等化されているか否かを判定するように構成されている
ことを特徴とする請求項1あるいは2記載の文字多重放
送用波形等化装置。
(3) The determining means detects data of a specific pattern multiplexed on the multiplexed text signal, and determines whether or not the multiplexed text signal is erroneously waveform-equalized based on the presence or absence of data of the specific pattern. 3. The waveform equalization device for teletext broadcasting according to claim 1 or 2, characterized in that it is configured to perform the following.
(4)上記特定パターンのデータは、フレミングコード
であることを特徴とする請求項3記載の文字多重用波形
等化装置。
(4) The character multiplexing waveform equalization device according to claim 3, wherein the specific pattern data is a Fleming code.
(5)上記特定パターンのデータは、クロックランイン
信号であることを特徴とする請求項3記載の文字多重用
波形等化装置。
(5) The character multiplexing waveform equalization device according to claim 3, wherein the specific pattern data is a clock run-in signal.
JP7880288A 1988-03-31 1988-03-31 Waveform equalizing device for teletext Pending JPH01251970A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7880288A JPH01251970A (en) 1988-03-31 1988-03-31 Waveform equalizing device for teletext

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7880288A JPH01251970A (en) 1988-03-31 1988-03-31 Waveform equalizing device for teletext

Publications (1)

Publication Number Publication Date
JPH01251970A true JPH01251970A (en) 1989-10-06

Family

ID=13671987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7880288A Pending JPH01251970A (en) 1988-03-31 1988-03-31 Waveform equalizing device for teletext

Country Status (1)

Country Link
JP (1) JPH01251970A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0551081A2 (en) * 1992-01-10 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Adaptive equalizer and receiver
EP0655849A1 (en) * 1993-11-17 1995-05-31 AT&T Corp. Apparatus and method for avoiding false convergence states of an adaptive circuit included in a digital receiver

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0551081A2 (en) * 1992-01-10 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Adaptive equalizer and receiver
EP0551081A3 (en) * 1992-01-10 1994-05-11 Mitsubishi Electric Corp Adaptive equalizer and receiver
US5475710A (en) * 1992-01-10 1995-12-12 Mitsubishi Denki Kabushiki Kaisha Adaptive equalizer and receiver
EP0860962A2 (en) * 1992-01-10 1998-08-26 Mitsubishi Denki Kabushiki Kaisha Adaptive equalizer
EP0860962A3 (en) * 1992-01-10 2004-12-22 Mitsubishi Denki Kabushiki Kaisha Adaptive equalizer
EP0655849A1 (en) * 1993-11-17 1995-05-31 AT&T Corp. Apparatus and method for avoiding false convergence states of an adaptive circuit included in a digital receiver

Similar Documents

Publication Publication Date Title
US7098960B2 (en) Data slicer, data slicing method, and amplitude evaluation value setting method
US4792953A (en) Digital signal error concealment
US4320511A (en) Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series
US8115868B2 (en) Data recovery device and data recovery method for television signals
JPH01251970A (en) Waveform equalizing device for teletext
US7190739B2 (en) Regenerator circuit of serial data and method of regenerating the same
KR0148004B1 (en) Error detection apparatus
US20030179316A1 (en) Method for reproducing digital information signal and digital information signal decorder
JPH0634298B2 (en) Address circuit
JPH04234278A (en) Signal separator
KR100277993B1 (en) Synchronization signal generator of digital television receiver
JPH0546131B2 (en)
JPH04213286A (en) Telescopic text decoder and method of operating the same
US5274452A (en) Horizontal synchronizing signal separator
EP0462752A2 (en) Horizontal synchronizing signal separator
JPS58182113A (en) Signal correcting device
JPH0630460B2 (en) Automatic equalizer
KR930010934B1 (en) Error correcting decoding method and apparatus
JPS63215182A (en) Slice level controller for teletext data extracting circuit
JPS59211335A (en) Level shift circuit
JPS63215181A (en) Control device for extracting clock phase of teletext data extracting circuit
TW444482B (en) Clock recovery circuit
JPH0131354B2 (en)
JPH0211185B2 (en)
JPS612481A (en) Fleming's code detector