JPH01251662A - 高速半導体装置 - Google Patents
高速半導体装置Info
- Publication number
- JPH01251662A JPH01251662A JP7946388A JP7946388A JPH01251662A JP H01251662 A JPH01251662 A JP H01251662A JP 7946388 A JP7946388 A JP 7946388A JP 7946388 A JP7946388 A JP 7946388A JP H01251662 A JPH01251662 A JP H01251662A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum well
- base
- collector
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 22
- 238000005036 potential barrier Methods 0.000 description 6
- 238000005513 bias potential Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速半導体装置に間し、特に共鳴トンネル・バ
イポーラ・トランジスタに関する。
イポーラ・トランジスタに関する。
共鳴トンネル効果は電子の通過に要する遅延時間が著し
く短く、かつ顕著な微分負性抵抗特性を示すことから、
超高速・新機能素子への応用が極めて有望であり各所で
研究開発が活発に行われるようになった。
く短く、かつ顕著な微分負性抵抗特性を示すことから、
超高速・新機能素子への応用が極めて有望であり各所で
研究開発が活発に行われるようになった。
第１０図および第１１図はそれぞれ従来技術による共鳴
トンネル・バイポーラ・トランジスタ（ＲＢＴ）の断面
楕遣図およびその動作を示すエネルギー・バンド図で、
例えば二本らによりジャパニーズ・ジャーナル・オプ・
アプライド・フィズイクス（Ｊｐｎ、Ｊ、Ａｐｐｌ、Ｐ
ｈｙｓ、 ） 、第２６巻。
トンネル・バイポーラ・トランジスタ（ＲＢＴ）の断面
楕遣図およびその動作を示すエネルギー・バンド図で、
例えば二本らによりジャパニーズ・ジャーナル・オプ・
アプライド・フィズイクス（Ｊｐｎ、Ｊ、Ａｐｐｌ、Ｐ
ｈｙｓ、 ） 、第２６巻。
Ｌ１３１頁、１９８７年に報告されているものである。
この共鳴トンネル・バイポーラ・トランジスタ（以下Ｒ
ＢＴという）の断面図は、対称軸Ｙ−Ｙ’の片側面のみ
が示されているが、第１０図に示すように、Ｎ” Ｇａ
Ａｓ基板９上に形成されたｎ型ＡＪ？ＧａＡｓエミッタ
層１と、超格子層を形成するノンドープ・ＧａＡｓ量子
井戸層２ａとノンドープＡｊ？ＧａＡｓポテンシャル・
バリア層２ｂとのサンドイッチ層と、ｐ型ＧａＡｓベー
ス層３と、ｎ型ＧａＡｓ３１２２Ｍ５とから成る。ここ
で、１０．１１および１２はそれぞれエミッタ、ベース
およびコレクタの各電極である。
ＢＴという）の断面図は、対称軸Ｙ−Ｙ’の片側面のみ
が示されているが、第１０図に示すように、Ｎ” Ｇａ
Ａｓ基板９上に形成されたｎ型ＡＪ？ＧａＡｓエミッタ
層１と、超格子層を形成するノンドープ・ＧａＡｓ量子
井戸層２ａとノンドープＡｊ？ＧａＡｓポテンシャル・
バリア層２ｂとのサンドイッチ層と、ｐ型ＧａＡｓベー
ス層３と、ｎ型ＧａＡｓ３１２２Ｍ５とから成る。ここ
で、１０．１１および１２はそれぞれエミッタ、ベース
およびコレクタの各電極である。
このＲＢＴでは共鳴トンネル効果によって注入された電
子がベース層３中をホット・エレクトロンとなって走行
するため、顕著な微分負性抵抗（Ｎ−ＤＲ）を有してお
り、高速に動作するフリップ・フロップ等の構成が可能
である。
子がベース層３中をホット・エレクトロンとなって走行
するため、顕著な微分負性抵抗（Ｎ−ＤＲ）を有してお
り、高速に動作するフリップ・フロップ等の構成が可能
である。
第１２図は上記従来の共鳴トンネル・バイポーラ・トラ
ンジスタ（ＲＢＴ）を用いて構成されたフリップ・フロ
ップの接続回路図を示すもので、エミッタ接地されたＲ
ＢＴのコレクタ電極１２は抵抗Ｒを介して電圧源ＶＣＣ
によって駆動され、また、ベース電極１１に入力端子Ｓ
から抵抗ＲＳを介して入力電圧が印加されることによっ
て動作する。この際、ＲＢＴのコレクタ電極１２と抵抗
Ｒの結接点の電位が出力端子Ｑから取り出されるが、入
力端子Ｓにバイアス電位を印加することによって出力端
子Ｑの電位は２つの安定状態をもつようになり、このバ
イアス電位に対し正か負の何れか一つのパルスを入力端
子Ｓに入力することによってそれら２つの状態を切り換
えることが可能になる。このように、このＲＢＴを用い
れば１個の能動素子で簡潔なフリップ・フリップ回路を
得ることができる。
ンジスタ（ＲＢＴ）を用いて構成されたフリップ・フロ
ップの接続回路図を示すもので、エミッタ接地されたＲ
ＢＴのコレクタ電極１２は抵抗Ｒを介して電圧源ＶＣＣ
によって駆動され、また、ベース電極１１に入力端子Ｓ
から抵抗ＲＳを介して入力電圧が印加されることによっ
て動作する。この際、ＲＢＴのコレクタ電極１２と抵抗
Ｒの結接点の電位が出力端子Ｑから取り出されるが、入
力端子Ｓにバイアス電位を印加することによって出力端
子Ｑの電位は２つの安定状態をもつようになり、このバ
イアス電位に対し正か負の何れか一つのパルスを入力端
子Ｓに入力することによってそれら２つの状態を切り換
えることが可能になる。このように、このＲＢＴを用い
れば１個の能動素子で簡潔なフリップ・フリップ回路を
得ることができる。
ところで、ノリツブ・フロップを用いてカウンタまたは
シフト・レジスタ等を構成する際には、出力Ｑとその逆
出力算−とが同時に得られることが要求されるので、第
１２図のような１出力のフリップ・フロップは使いにく
い。すなわち、このような１出力のフリップ、フロップ
を用いて２出力のフリップ・フロップを構成するために
はインバータ回路を併用する必要があり、この際、配線
遅延時間の増大、出力（Ｑ、Ｑ＞間の位相遅れを生じて
、高速動作が困難となる。
シフト・レジスタ等を構成する際には、出力Ｑとその逆
出力算−とが同時に得られることが要求されるので、第
１２図のような１出力のフリップ・フロップは使いにく
い。すなわち、このような１出力のフリップ、フロップ
を用いて２出力のフリップ・フロップを構成するために
はインバータ回路を併用する必要があり、この際、配線
遅延時間の増大、出力（Ｑ、Ｑ＞間の位相遅れを生じて
、高速動作が困難となる。
本発明の目的は、このような問題点に鑑み、簡潔な回路
構成によって２出力のフリップ・フロップ動作を実現し
うる共鳴トンネル効果バイポーラ・トランジスタの高速
半導体装置を提供することである。
構成によって２出力のフリップ・フロップ動作を実現し
うる共鳴トンネル効果バイポーラ・トランジスタの高速
半導体装置を提供することである。
本発明によれば、高速半導体装置は、化合物半導体基板
と、前記化合物半導体基板上に一つの一導電型エミッタ
層を互いに共用して超格子層、逆導電型ベース層および
一導電型コレクタ層の順に上下対称に配置形成される一
対の同一導電型共鳴トンネル・バイポーラ・トランジス
タから成り、前記一対の同一導電型共鳴トンネル・バイ
ポーラ・トランジスタは前記超格子層を形成する量子井
戸層内に互いに異なるエネルギー準位の電子および正孔
のサブバンドをそれぞれ生成して形成されることを含む
。
と、前記化合物半導体基板上に一つの一導電型エミッタ
層を互いに共用して超格子層、逆導電型ベース層および
一導電型コレクタ層の順に上下対称に配置形成される一
対の同一導電型共鳴トンネル・バイポーラ・トランジス
タから成り、前記一対の同一導電型共鳴トンネル・バイ
ポーラ・トランジスタは前記超格子層を形成する量子井
戸層内に互いに異なるエネルギー準位の電子および正孔
のサブバンドをそれぞれ生成して形成されることを含む
。
本発明によれば、一つの基板上に一対の同一導電型の共
鳴トンネル・バイポーラ・トランジスタが互いに異なる
エネルギー準位の電子および正孔のサブバンドを生成す
る超格子層をそれぞれ独立に備えて形成される。従って
、それぞれのトランジスタはベース層に加わる入力信号
に対してそれぞれ独立に微分負性抵抗素子として振舞う
ことができ、２出力のフリップ・フロップ、排他的ＯＲ
／ＮＯＲその他の論理演算動作を一つの素子のみによっ
て行い得る。
鳴トンネル・バイポーラ・トランジスタが互いに異なる
エネルギー準位の電子および正孔のサブバンドを生成す
る超格子層をそれぞれ独立に備えて形成される。従って
、それぞれのトランジスタはベース層に加わる入力信号
に対してそれぞれ独立に微分負性抵抗素子として振舞う
ことができ、２出力のフリップ・フロップ、排他的ＯＲ
／ＮＯＲその他の論理演算動作を一つの素子のみによっ
て行い得る。
以下図面を参照して本発明の詳細な説明する。
第１図および第２図はそれぞれ本発明高速半導体装置の
一実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図である。本実施例によれば、その断面図は
従来例と同じく対称軸Ｙ−Ｙ′の片側面のみが示され、
Ｎ” ＧａＡｓ基板９上にｎ型ＡｆｆＧａＡｓ共通エミ
ッタ層りを挟み上下対称に一対のＲＢＴを配置するよう
にそれぞれ形成される互いに異なる膜厚の第１および第
２のノンドープＧａＡｓ量子井戸層２ａ、、２ａ２と第
１および第２のノンドープＡｆ、５Ｇａ。
一実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図である。本実施例によれば、その断面図は
従来例と同じく対称軸Ｙ−Ｙ′の片側面のみが示され、
Ｎ” ＧａＡｓ基板９上にｎ型ＡｆｆＧａＡｓ共通エミ
ッタ層りを挟み上下対称に一対のＲＢＴを配置するよう
にそれぞれ形成される互いに異なる膜厚の第１および第
２のノンドープＧａＡｓ量子井戸層２ａ、、２ａ２と第
１および第２のノンドープＡｆ、５Ｇａ。
５Ａｓポテンシヤル・バリア層２ ｂｌ ＋ ２ ｂ２
のそれぞれサンドイッチ構造から成る一対の第１および
第２の超格子層と、一対の第１および第２のＰ型Ｇａ５
Ａｓベース層３ａ、３ｂと、一対の第１および第２のｎ
型ＧａＡｓコレクタ層５ａ。
のそれぞれサンドイッチ構造から成る一対の第１および
第２の超格子層と、一対の第１および第２のＰ型Ｇａ５
Ａｓベース層３ａ、３ｂと、一対の第１および第２のｎ
型ＧａＡｓコレクタ層５ａ。
５ｂと、ｎ” ＧａＡｓコレクタ・コンタクト層６とを
含む。ここで、１０．ｌｌａ、ｌｌｂおよび１２ａ、１
２ｂはそれぞれ共通エミッタ電極、第１および第２のベ
ース電極およびコレクタ電極である。本実施例によれば
、量子井戸層２ａｌ内には電子および正孔のサブバンド
Ｅｎ。
含む。ここで、１０．ｌｌａ、ｌｌｂおよび１２ａ、１
２ｂはそれぞれ共通エミッタ電極、第１および第２のベ
ース電極およびコレクタ電極である。本実施例によれば
、量子井戸層２ａｌ内には電子および正孔のサブバンド
Ｅｎ。
Ｅｎｈ （ｎ＝１．２．”ｌが生成され、量子井戸層２
ａ２内には電子および正孔のサブバンドＥ’ ｎ、Ｅ’
ｎｈ （ｎ＝１．２．＝１がそれぞれ生成される。一
般に知られているように、量子井戸層の幅をＬとし、キ
ャリアの有効質量をｍとしたときのサブバンドのエネル
ギー準位は輯（／ｒ１２／２ｍ）・（ｎπ／上）２で表
される。但し、２π石はブランク（Ｐｌａｎｃｋ）定数
、πは円周率である。従って、量子井戸層２ａｌ 、２
ａ２の膜厚を適当に設定することによって、２つの量子
井戸層におけるサブバンドのエネルギー準位Ｅｎ、Ｅ’
ｎを互いに異ならしめることが可能となる。本実施例
では、量子井戸層２ａ１の膜厚の方が２ａ２の膜厚より
Ｎ膜とされ、第２図のプロフィルのように、各サブバン
ドのエネルギー準位がＥｌ＜Ｅ’ １＜Ｒ２の順番にな
るように設定される。
ａ２内には電子および正孔のサブバンドＥ’ ｎ、Ｅ’
ｎｈ （ｎ＝１．２．＝１がそれぞれ生成される。一
般に知られているように、量子井戸層の幅をＬとし、キ
ャリアの有効質量をｍとしたときのサブバンドのエネル
ギー準位は輯（／ｒ１２／２ｍ）・（ｎπ／上）２で表
される。但し、２π石はブランク（Ｐｌａｎｃｋ）定数
、πは円周率である。従って、量子井戸層２ａｌ 、２
ａ２の膜厚を適当に設定することによって、２つの量子
井戸層におけるサブバンドのエネルギー準位Ｅｎ、Ｅ’
ｎを互いに異ならしめることが可能となる。本実施例
では、量子井戸層２ａ１の膜厚の方が２ａ２の膜厚より
Ｎ膜とされ、第２図のプロフィルのように、各サブバン
ドのエネルギー準位がＥｌ＜Ｅ’ １＜Ｒ２の順番にな
るように設定される。
かかる構造の高速半導体装置はつぎのように動作する。
第３図＜ａ＞、（ｂ）、（ｃ）は本発明高速半導体装置
の基本動作を説明する伝導帯プロフィル図である。ここ
で２つのベース電極１１ａ。
の基本動作を説明する伝導帯プロフィル図である。ここ
で２つのベース電極１１ａ。
１１ｂを短絡してこれに異なるレベルの信号パルスを加
えた場合を考える。以下では説明を簡単化するなめに、
共通エミツタ層りをＥ、ベース層３ａ、３ｂをＢ、コレ
クタ層５ａをＣ，コレクタ層５ｂをＣ′とそれぞれ呼ぶ
ことにする。
えた場合を考える。以下では説明を簡単化するなめに、
共通エミツタ層りをＥ、ベース層３ａ、３ｂをＢ、コレ
クタ層５ａをＣ，コレクタ層５ｂをＣ′とそれぞれ呼ぶ
ことにする。
いま、ベース・エミッタ間電圧ＶＢＥが２Ｅ１／ｑ程度
である場合ではく但し、ｑは電子の電荷量）第３図（ａ
）に示すように、量子井戸２ａ１のサブバンド基底準位
Ｅ１における共鳴トンネル効果によってベースに注入さ
れた電子がホットエレクトロンとなってコレクタ層５ａ
に到達するので、コレクタＣに電流ＩＣが流れる。他方
、ベース層３ａからは軽い正孔が共鳴トンネル効果によ
ってエミッタＬに注入されベース電流ＩＢをなす。この
時、コレクタＣ′には電流は流れない。
である場合ではく但し、ｑは電子の電荷量）第３図（ａ
）に示すように、量子井戸２ａ１のサブバンド基底準位
Ｅ１における共鳴トンネル効果によってベースに注入さ
れた電子がホットエレクトロンとなってコレクタ層５ａ
に到達するので、コレクタＣに電流ＩＣが流れる。他方
、ベース層３ａからは軽い正孔が共鳴トンネル効果によ
ってエミッタＬに注入されベース電流ＩＢをなす。この
時、コレクタＣ′には電流は流れない。
ここで、ＶＢ、が２Ｅ’ｌ／ｑ程度になると、第３図（
ｂ）に示す量子井戸２ａ２における基底準位Ｅ’ １に
おける共鳴トンネルが起こり、コレクタＣ′に電流工。
ｂ）に示す量子井戸２ａ２における基底準位Ｅ’ １に
おける共鳴トンネルが起こり、コレクタＣ′に電流工。
′が流れる。このとき、ポテンシャル・バリア層２ｂｒ
、２ｂ２の価電子帯におけるバリアの高さは低いため
、２重バリア構造が変形して共鳴トンネルが起こらなく
なるので、他方のＲＢＴ側ではベース電流は流れない。
、２ｂ２の価電子帯におけるバリアの高さは低いため
、２重バリア構造が変形して共鳴トンネルが起こらなく
なるので、他方のＲＢＴ側ではベース電流は流れない。
この時、一方のＲＢＴ側におけるコレクタＣには電流が
流れなくなる。更にＶＢＥが２Ｒ２／ｑ程度になると、
エネルギー準位Ｅ２における共鳴トンネルが生じて、一
方のコレクタＣ′には電流が流れない状態となる。（第
３図（ｃ）参照）。このように一つのエミツタ層りを共
用して一対のＲＢＴを構成する本発明の高速半導体装置
は、一方のＲＢＴのコレクタＩｃおよびベース電流ＩＢ
はｖＢε＝２Ｅ１／ｑで微分負性抵抗（ＮＤＲ）を生じ
、また、他方のＲＢＴにおいてはコレクタ電流ＩＣ’が
ＶＢ！＝２Ｅ’ １／ｑ″ｃ微分負性抵抗（ＮＤＲ）を
生じる。すなわち、異なるベース・エミッタ間電圧ＶＢ
εに応答してコレクタ電流およびベース電流がそれぞれ
微分負性抵抗を示すので、２出力のフリップ・フロップ
等を単独素子で容易に構成することが可能となる。
流れなくなる。更にＶＢＥが２Ｒ２／ｑ程度になると、
エネルギー準位Ｅ２における共鳴トンネルが生じて、一
方のコレクタＣ′には電流が流れない状態となる。（第
３図（ｃ）参照）。このように一つのエミツタ層りを共
用して一対のＲＢＴを構成する本発明の高速半導体装置
は、一方のＲＢＴのコレクタＩｃおよびベース電流ＩＢ
はｖＢε＝２Ｅ１／ｑで微分負性抵抗（ＮＤＲ）を生じ
、また、他方のＲＢＴにおいてはコレクタ電流ＩＣ’が
ＶＢ！＝２Ｅ’ １／ｑ″ｃ微分負性抵抗（ＮＤＲ）を
生じる。すなわち、異なるベース・エミッタ間電圧ＶＢ
εに応答してコレクタ電流およびベース電流がそれぞれ
微分負性抵抗を示すので、２出力のフリップ・フロップ
等を単独素子で容易に構成することが可能となる。
第４図および第５図はそれぞれ本発明高速半導体装置を
用いたフリップ・フロップの接続回路図およびその動作
電流−電圧特性図である。
用いたフリップ・フロップの接続回路図およびその動作
電流−電圧特性図である。
本発明高速半導体装置によるフリップ・フロップは、エ
ミッタ接地された本発明高速半導体装置Ｔの２つのコレ
クタ電極１２ａおよび１２ｂが抵抗Ｒ１およびＲ２を介
してそれぞれ電圧源Ｖ。。
ミッタ接地された本発明高速半導体装置Ｔの２つのコレ
クタ電極１２ａおよび１２ｂが抵抗Ｒ１およびＲ２を介
してそれぞれ電圧源Ｖ。。
に接続され、共通接続された２つのベース端子１１ａ、
ｌｌｂに抵抗Ｒｓを介して入力電圧が印加されることに
よってフリップ・フロップ動作し、コレクタ電ｆ！１２
ａと抵抗Ｒ１の結接点およびコレクタ電極１２ｂと抵
抗Ｒ２との結接点の電位がそれぞれ出力端子Ｑ、Ｑから
取り出される。
ｌｌｂに抵抗Ｒｓを介して入力電圧が印加されることに
よってフリップ・フロップ動作し、コレクタ電ｆ！１２
ａと抵抗Ｒ１の結接点およびコレクタ電極１２ｂと抵
抗Ｒ２との結接点の電位がそれぞれ出力端子Ｑ、Ｑから
取り出される。
この際、入力端子Ｓにバイアス電位ＶＢを印加すること
によって、ベース電流ＩＢにおける微分負性抵抗ＮＤＲ
に起因する２つの安定状態が、ベース・エミッタ間電圧
ＶＢＥの低い状態（Ｖｏ）と高い状ＬＭ（Ｖｔ）におい
てそれぞれ形成される。このベース・エミッタ間電圧Ｖ
ＢＨの低い状態（Ｖｏ）と高い状態（Ｖｒ ）の値は抵
抗Ｒ９を調整することによって、Ｖｏ絢２Ｅ１／ｑ、Ｖ
ｔ−２Ｅ１’／ＣＩにそれぞれ設定することができる。
によって、ベース電流ＩＢにおける微分負性抵抗ＮＤＲ
に起因する２つの安定状態が、ベース・エミッタ間電圧
ＶＢＥの低い状態（Ｖｏ）と高い状ＬＭ（Ｖｔ）におい
てそれぞれ形成される。このベース・エミッタ間電圧Ｖ
ＢＨの低い状態（Ｖｏ）と高い状態（Ｖｒ ）の値は抵
抗Ｒ９を調整することによって、Ｖｏ絢２Ｅ１／ｑ、Ｖ
ｔ−２Ｅ１’／ＣＩにそれぞれ設定することができる。
従って、ＶＢｇがＶ。であれば、第３図（ａ）に従って
、一方のＲＢＴのコレクタＣは導通してコレクタ電流■
。が流れ、他方のＲＢＴのコレクタＣ′には電流が流れ
ないため、出力Ｑは低電圧状態、すなわちＬ′″、出力
（−は高電圧状態、すなわちＩＩ ＨＩＩとなる。また
、Ｖ ＢＥ−Ｖ Ｉであれば、第３図（ｂ）に従って、
一方のＲＢＴのコレクタＣには電流は流れず他方のＲＢ
ＴのコレクタＣ′のみが導通するため、出力ＱはＩＩ
ＨＩＩ、出力可は“Ｌ Ｉ＋状態となる。
、一方のＲＢＴのコレクタＣは導通してコレクタ電流■
。が流れ、他方のＲＢＴのコレクタＣ′には電流が流れ
ないため、出力Ｑは低電圧状態、すなわちＬ′″、出力
（−は高電圧状態、すなわちＩＩ ＨＩＩとなる。また
、Ｖ ＢＥ−Ｖ Ｉであれば、第３図（ｂ）に従って、
一方のＲＢＴのコレクタＣには電流は流れず他方のＲＢ
ＴのコレクタＣ′のみが導通するため、出力ＱはＩＩ
ＨＩＩ、出力可は“Ｌ Ｉ＋状態となる。
ところで、いまＶＢＥ”ＶＯである時、入力端子Ｓにバ
イアス電位ＶＢに対し正のパルスが入力されると、ＶＢ
ＥはＶｏからＶｌに遷移し出力Ｑとζ−とは互いに反転
するが、ＶＢＥがＶｏである状態である時負のパルスが
入力されてもＶＢ２はＶ。にとどまるので、出力は保持
される。同様に、ＶＢＥがＶｌなる状態の時、入力端子
Ｓにバイアス電位ＶＢに対し負のパルスを入力すること
によって、ＶＢＥをＶｌなる状態からＶｏなる状態に遷
移させることも可能である。正の入力をＳｏ、負の入力
をＲ８であられすと、第４図の回路の入出力の真理表は
第１表のようになり、これから、２出カフリツプ・フロ
ップ動作になっていることが確めらさらに、本発明によ
れば、排他的ＯＲ，非排他的ＮＯＲといった複数の論理
演算を同時に行うことも可能である。
イアス電位ＶＢに対し正のパルスが入力されると、ＶＢ
ＥはＶｏからＶｌに遷移し出力Ｑとζ−とは互いに反転
するが、ＶＢＥがＶｏである状態である時負のパルスが
入力されてもＶＢ２はＶ。にとどまるので、出力は保持
される。同様に、ＶＢＥがＶｌなる状態の時、入力端子
Ｓにバイアス電位ＶＢに対し負のパルスを入力すること
によって、ＶＢＥをＶｌなる状態からＶｏなる状態に遷
移させることも可能である。正の入力をＳｏ、負の入力
をＲ８であられすと、第４図の回路の入出力の真理表は
第１表のようになり、これから、２出カフリツプ・フロ
ップ動作になっていることが確めらさらに、本発明によ
れば、排他的ＯＲ，非排他的ＮＯＲといった複数の論理
演算を同時に行うことも可能である。
第６図および第７図はそれぞれ本発明高速半導体装置で
構成された排他的ＯＲ，、’Ｎ ＯＲの接続回路図およ
びその論理演算機能を説明する電流−電圧特性図である
。
構成された排他的ＯＲ，、’Ｎ ＯＲの接続回路図およ
びその論理演算機能を説明する電流−電圧特性図である
。
本発明高速半導体装置による排他的ＯＲ／Ｎ。
８回路は、エミッタ接地された本発明高速半導体装置Ｔ
の２つのコレクタ電ｆ！１２ ａおよび１２ｂが抵抗Ｒ
，およびＲ２を介してそれぞれ電圧源ＶＣＣに接続され
、共通接続された２つのベース端子ＩＬａ、１−．ｂに
２つの入力端子Ａ、Ｂからそれぞれ抵抗Ｒａ、Ｒｂを介
して異なる２つの入力電圧が印加されることによって動
作し、コレクタ電極１２ａと抵抗Ｒ，の結接点およびコ
レクタ電極１２ｂと抵抗Ｒ２との結接点の電位がそれぞ
れ出力端子Ｘ、Ｙから取り出される。この回路によると
、抵抗Ｒａ、Ｒｂを適当に設定することによって、第５
図のようなベース電流Ｉｎにおける２安定状態が生じな
いようにすることができる。従って、ベース・エミッタ
間電圧の低い状態（Ｖｏ）および高い状Ｒ（Ｖｔ 、Ｖ
２ ）をそれぞれＶｏ：２Ｅ１／ｑおよびｖｌ＃２Ｅ１
’／ｑ。
の２つのコレクタ電ｆ！１２ ａおよび１２ｂが抵抗Ｒ
，およびＲ２を介してそれぞれ電圧源ＶＣＣに接続され
、共通接続された２つのベース端子ＩＬａ、１−．ｂに
２つの入力端子Ａ、Ｂからそれぞれ抵抗Ｒａ、Ｒｂを介
して異なる２つの入力電圧が印加されることによって動
作し、コレクタ電極１２ａと抵抗Ｒ，の結接点およびコ
レクタ電極１２ｂと抵抗Ｒ２との結接点の電位がそれぞ
れ出力端子Ｘ、Ｙから取り出される。この回路によると
、抵抗Ｒａ、Ｒｂを適当に設定することによって、第５
図のようなベース電流Ｉｎにおける２安定状態が生じな
いようにすることができる。従って、ベース・エミッタ
間電圧の低い状態（Ｖｏ）および高い状Ｒ（Ｖｔ 、Ｖ
２ ）をそれぞれＶｏ：２Ｅ１／ｑおよびｖｌ＃２Ｅ１
’／ｑ。
Ｖ２崎２ Ｅ ２／ｑとし、且つ、電圧Ｖ。／２をＩＩ
ＯＩＩレベル、Ｖｔ Ｖｏ／２をＩｔ Ｉ Ｉ＋レ
ベルにそれぞれ設定して入力端子Ａ、Ｂにいずれかを与
える場合を想定すると、入力Ａ、Ｂがいずれも＋１０１
＋であるか、またはいずれもが″′１パであれば、ベー
ス・エミッタ間電圧ＶＢＥはそれぞれＶ（１または約ｖ
２となるので、第７図の電流−電圧特性から明かなよう
に、どちらの場合も一方のＲＢＴのコレクタＣが導通し
てコレクタ電流Ｉｃが流れ、他方のＲＢＴのコレクタＣ
′に電流ＩＩｃは流れない状態になる。すなわち、出力
端子Ｘの出力は′Ｌ″となり、出力端子Ｙの出力は“Ｈ
゛となる。同様に入力Ａ、Ｂ互いに異なるときは、Ｖ
Ｂ Ｅ −Ｖ １になるので出力ＸがＩ ＨＩ＋、出力
ＹがＬ″となる。これを真理衣で表すと第２表のように
なり、ＸはＡとＢの排他的ＯＲ，ＹはＡとＢの排他的Ｎ
ＯＲになっていることが確かめられる。
ＯＩＩレベル、Ｖｔ Ｖｏ／２をＩｔ Ｉ Ｉ＋レ
ベルにそれぞれ設定して入力端子Ａ、Ｂにいずれかを与
える場合を想定すると、入力Ａ、Ｂがいずれも＋１０１
＋であるか、またはいずれもが″′１パであれば、ベー
ス・エミッタ間電圧ＶＢＥはそれぞれＶ（１または約ｖ
２となるので、第７図の電流−電圧特性から明かなよう
に、どちらの場合も一方のＲＢＴのコレクタＣが導通し
てコレクタ電流Ｉｃが流れ、他方のＲＢＴのコレクタＣ
′に電流ＩＩｃは流れない状態になる。すなわち、出力
端子Ｘの出力は′Ｌ″となり、出力端子Ｙの出力は“Ｈ
゛となる。同様に入力Ａ、Ｂ互いに異なるときは、Ｖ
Ｂ Ｅ −Ｖ １になるので出力ＸがＩ ＨＩ＋、出力
ＹがＬ″となる。これを真理衣で表すと第２表のように
なり、ＸはＡとＢの排他的ＯＲ，ＹはＡとＢの排他的Ｎ
ＯＲになっていることが確かめられる。
第８図および第９図はそれぞれ本発明高速半導体装置の
他の実施例を示す断面構造図およびそれに対応する伝導
帯プロフィル図である。本実施例によれば、その断面図
は前実施例と同じく対称軸Ｙ−Ｙ’の片側面のみが示さ
れ、Ｎ” ＧａＡｓ基板９上にｎ形ＡＪ７ＧａＡｓ共通
エミッタ層りを挟み上下対称に一対のＲＢＴを配置する
ようにそれぞれ形成されるノンドープＩｎ、ＩＧａ。
他の実施例を示す断面構造図およびそれに対応する伝導
帯プロフィル図である。本実施例によれば、その断面図
は前実施例と同じく対称軸Ｙ−Ｙ’の片側面のみが示さ
れ、Ｎ” ＧａＡｓ基板９上にｎ形ＡＪ７ＧａＡｓ共通
エミッタ層りを挟み上下対称に一対のＲＢＴを配置する
ようにそれぞれ形成されるノンドープＩｎ、ＩＧａ。
９ＡｓＡｓ量子層２ａ１′とノンドープＡＪ７Ａｓポテ
ンシャル・バリア層２ｂ１′およびノンドープＧａＡｓ
量子井戸層２ａ２′とノンドープＡＩ！Ａｓポテンシャ
ル・バリア層２ｂ２′のそれぞれサンドイッチ構造から
成る一対の第１および第２の超格子層と、一対の第１お
よび第２のＰ型ＧａＡｓベース層３ａ、３ｂと、一対の
第１および第２のｎ型ＧａＡｓコレクタ層５ａ、５ｂと
、ｎ” ＧａＡｓコレクタ・コンタクトＭ６とを含む。
ンシャル・バリア層２ｂ１′およびノンドープＧａＡｓ
量子井戸層２ａ２′とノンドープＡＩ！Ａｓポテンシャ
ル・バリア層２ｂ２′のそれぞれサンドイッチ構造から
成る一対の第１および第２の超格子層と、一対の第１お
よび第２のＰ型ＧａＡｓベース層３ａ、３ｂと、一対の
第１および第２のｎ型ＧａＡｓコレクタ層５ａ、５ｂと
、ｎ” ＧａＡｓコレクタ・コンタクトＭ６とを含む。
ここで、１０は共通エミッタ電極、１１ａ。
１１ｂはそれぞれ第１および第２のベース電極、１２ａ
、１２ｂはそれぞれ第１および第２のコレクタ電極であ
る。本実施例によれば、量子井戸層２ａ１′内には電子
および正孔のサブバンドＥｎ、Ｅｎｈ （ｎ＝１．２．
＝ｉがそれぞれ生成され、また、量子井戸層２ａ２′内
には電子および正孔のサブバンドＥ’ ｎ、Ｅ’ ｎｈ
がそれぞれ生成される。ＡＪ７ＡｓとＩ ｎＧａＡｓは
格子定数が異なるが、Ｉ ｎＧａＡｓ量子井戸層２ａ１
′の厚みを３０Ａ程度とミスフィツト転位が形成される
臨界膜厚く約１００Ａ＞以下にすることによって、弾性
歪みが格子不整を緩和する歪み格子層となり、良好な界
面が形成される。ここでＩ ｎＧａＡｓはＧａＡｓより
バンド・ギャップが狭いため、Ｉｎ、ＩＧａ、９Ａｓ／
ＧａＡｓにおける伝導帯オフセット分（約１００ｍｅＶ
）だけ両側に位置するエミツタ層り、ベース３ａより伝
導帯下端が低エネルギーとなる。したがって、第９図の
バンドのような伝導帯プロフィルとなって、量子井戸層
２ａ１′と２ａ２′の膜厚を前実施例の如く異ならしめ
ないでもＥｌ＜Ｅｌ’＜Ｅ２が達成され、本発明による
高速半導体装置を実現することができる。以上の説明で
は材料系としてＧ ａ Ａ ｓ ／ Ａ ｅ Ｇ ａ
Ａ ｓを例にとったが、本発明による高速半導体装置は
勿論この材料系に限ることなく、他の組み合わせによっ
ても実現可能である。
、１２ｂはそれぞれ第１および第２のコレクタ電極であ
る。本実施例によれば、量子井戸層２ａ１′内には電子
および正孔のサブバンドＥｎ、Ｅｎｈ （ｎ＝１．２．
＝ｉがそれぞれ生成され、また、量子井戸層２ａ２′内
には電子および正孔のサブバンドＥ’ ｎ、Ｅ’ ｎｈ
がそれぞれ生成される。ＡＪ７ＡｓとＩ ｎＧａＡｓは
格子定数が異なるが、Ｉ ｎＧａＡｓ量子井戸層２ａ１
′の厚みを３０Ａ程度とミスフィツト転位が形成される
臨界膜厚く約１００Ａ＞以下にすることによって、弾性
歪みが格子不整を緩和する歪み格子層となり、良好な界
面が形成される。ここでＩ ｎＧａＡｓはＧａＡｓより
バンド・ギャップが狭いため、Ｉｎ、ＩＧａ、９Ａｓ／
ＧａＡｓにおける伝導帯オフセット分（約１００ｍｅＶ
）だけ両側に位置するエミツタ層り、ベース３ａより伝
導帯下端が低エネルギーとなる。したがって、第９図の
バンドのような伝導帯プロフィルとなって、量子井戸層
２ａ１′と２ａ２′の膜厚を前実施例の如く異ならしめ
ないでもＥｌ＜Ｅｌ’＜Ｅ２が達成され、本発明による
高速半導体装置を実現することができる。以上の説明で
は材料系としてＧ ａ Ａ ｓ ／ Ａ ｅ Ｇ ａ
Ａ ｓを例にとったが、本発明による高速半導体装置は
勿論この材料系に限ることなく、他の組み合わせによっ
ても実現可能である。
以上詳細な説明から明らかなような、本発明によれば、
極めて簡潔な回路構成によって２出力のフリップ・フロ
ップ動作を可能にし、また、論理演算機能も有する高速
半導体装置を実現することができるので、今後の通信・
情報技術に寄与するところがきわめて大きい。
極めて簡潔な回路構成によって２出力のフリップ・フロ
ップ動作を可能にし、また、論理演算機能も有する高速
半導体装置を実現することができるので、今後の通信・
情報技術に寄与するところがきわめて大きい。
第１図および第２図はそれぞれ本発明高速半導体装置の
一実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図、第３図（ａ）。 （ｂ）、（ｃ）は本発明高速半導体装置の基本動作を説
明する伝導帯プロフィル図、第４図および第５図はそれ
ぞれ本発明高速半導体装置を用いたフリップ・フロップ
の接続回路図およびその動作電流−電圧特性図、第６図
および第７図は本発明高速半導体装置で構成された排他
的○Ｒ／ＮＯＨの接続回路図およびその論理演算機能を
説明する電流−電圧特性図、第８図および第９図はそれ
ぞれ本発明高速半導体装置の他の実施例を示す断面構造
図およびそれに対応する伝導帯プロフィル図、第１０図
および第１１図はそれぞれ従来技術による共鳴トンネル
・バイポーラ・トランジスタ（ＲＢＴ）の断面構造図お
よびその動作を示すエネルギー・バンド図、第１２図は
上記従来の共鳴トンネル・バイポーラ・トランジスタを
用いて構成されたフリップ・フロップの接続回路図であ
る。 １−−− ｎ型Ａ！！ＧａＡｓ共通エミッタ層、２ａ。 ２ａ２．２ａ２ ’・・・超格子層を形成するノンドー
プＧａＡｓ量子井戸層、２ｂ１，２ｂ２−超格子層を形
成するノンドープＡｊ’ＧａＡｓポテンシャル・バリア
層、２ｂｌ ’ 、２ｂ２ ′・・・超格子層を形成す
るノンドープＡｆＡｓポテンシャル・バリア層、３ａ、
３ｂ−ｐ型ＧａＡａベース層、５ａ、”ｉｂ−・−ｎ型
ＧａＡｓコレクタ層、６・−・ｎ”ＧａＡｓコレクタ層
、９−・・Ｎ”ＧａＡｓ基板、１０−・・共通エミッタ
な極、ｌｌａ、ｌｌｂ・・・ベース電極、１２ａ、１２
ｂ・・・コレクタ電極、２ａ１′・・・ノンドープＩ
ｎＧａＡｓ量子井戸層、Ｅｎ、Ｅｎ’ 、Ｅｎｈ、Ｅ’
ｎｈ−−−サブバンド準位、Ｔ・・・高速半導体装置
、Ｒｓ、Ｒ１，Ｒ２゜Ｒａ、Ｒｂ、Ｒ・・・抵抗、Ｖｃ
ｃ・・・電圧源。
一実施例を示す断面構造図およびそれに対応する伝導帯
プロフィル図、第３図（ａ）。 （ｂ）、（ｃ）は本発明高速半導体装置の基本動作を説
明する伝導帯プロフィル図、第４図および第５図はそれ
ぞれ本発明高速半導体装置を用いたフリップ・フロップ
の接続回路図およびその動作電流−電圧特性図、第６図
および第７図は本発明高速半導体装置で構成された排他
的○Ｒ／ＮＯＨの接続回路図およびその論理演算機能を
説明する電流−電圧特性図、第８図および第９図はそれ
ぞれ本発明高速半導体装置の他の実施例を示す断面構造
図およびそれに対応する伝導帯プロフィル図、第１０図
および第１１図はそれぞれ従来技術による共鳴トンネル
・バイポーラ・トランジスタ（ＲＢＴ）の断面構造図お
よびその動作を示すエネルギー・バンド図、第１２図は
上記従来の共鳴トンネル・バイポーラ・トランジスタを
用いて構成されたフリップ・フロップの接続回路図であ
る。 １−−− ｎ型Ａ！！ＧａＡｓ共通エミッタ層、２ａ。 ２ａ２．２ａ２ ’・・・超格子層を形成するノンドー
プＧａＡｓ量子井戸層、２ｂ１，２ｂ２−超格子層を形
成するノンドープＡｊ’ＧａＡｓポテンシャル・バリア
層、２ｂｌ ’ 、２ｂ２ ′・・・超格子層を形成す
るノンドープＡｆＡｓポテンシャル・バリア層、３ａ、
３ｂ−ｐ型ＧａＡａベース層、５ａ、”ｉｂ−・−ｎ型
ＧａＡｓコレクタ層、６・−・ｎ”ＧａＡｓコレクタ層
、９−・・Ｎ”ＧａＡｓ基板、１０−・・共通エミッタ
な極、ｌｌａ、ｌｌｂ・・・ベース電極、１２ａ、１２
ｂ・・・コレクタ電極、２ａ１′・・・ノンドープＩ
ｎＧａＡｓ量子井戸層、Ｅｎ、Ｅｎ’ 、Ｅｎｈ、Ｅ’
ｎｈ−−−サブバンド準位、Ｔ・・・高速半導体装置
、Ｒｓ、Ｒ１，Ｒ２゜Ｒａ、Ｒｂ、Ｒ・・・抵抗、Ｖｃ
ｃ・・・電圧源。
Claims (1)
- 化合物半導体基板と、前記化合物半導体基板上に一つ
の一導電型エミッタ層を互いに共用して超格子層、逆導
電型ベース層および一導電型コレクタ層の順に上下対称
に配置形成される一対の同一導電型共鳴トンネル・バイ
ポーラ・トランジスタから成り、前記一対の同一導電型
共鳴トンネル・バイポーラ・トランジスタは前記超格子
層を形成する量子井戸層内に互いに異なるエネルギー準
位の電子および正孔のサブバンドをそれぞれ生成して形
成されることを特徴とする高速半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7946388A JPH0831472B2 (ja) | 1988-03-30 | 1988-03-30 | 高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7946388A JPH0831472B2 (ja) | 1988-03-30 | 1988-03-30 | 高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251662A true JPH01251662A (ja) | 1989-10-06 |
| JPH0831472B2 JPH0831472B2 (ja) | 1996-03-27 |
Family
ID=13690577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7946388A Expired - Lifetime JPH0831472B2 (ja) | 1988-03-30 | 1988-03-30 | 高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831472B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397230U (ja) * | 1989-10-31 | 1991-10-07 | ||
| US5280182A (en) * | 1991-04-22 | 1994-01-18 | Nippon Telegraph And Telephone Corporation | Resonant tunneling transistor with barrier layers |
-
1988
- 1988-03-30 JP JP7946388A patent/JPH0831472B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397230U (ja) * | 1989-10-31 | 1991-10-07 | ||
| US5280182A (en) * | 1991-04-22 | 1994-01-18 | Nippon Telegraph And Telephone Corporation | Resonant tunneling transistor with barrier layers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831472B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Maezawa et al. | High-speed and low-power operation of a resonant tunneling logic gate MOBILE | |
| US6097036A (en) | Semiconductor logic element and apparatus using thereof | |
| US5432362A (en) | Resonant tunnel effect quantum well transistor | |
| JPS6313355B2 (ja) | ||
| US4853753A (en) | Resonant-tunneling device, and mode of device operation | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| US3105177A (en) | Semiconductive device utilizing quantum-mechanical tunneling | |
| US5138408A (en) | Resonant tunneling hot carrier transistor | |
| JP2746771B2 (ja) | 半導体装置 | |
| US5323030A (en) | Field effect real space transistor | |
| JPH01251662A (ja) | 高速半導体装置 | |
| JPH06296011A (ja) | 半導体デバイス | |
| JPH07161965A (ja) | 半導体装置及び多値論理回路 | |
| JPH01265561A (ja) | 高速半導体装置 | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| CA1284234C (en) | Apparatus including resonant-tunneling device having multiple-peak current-voltage characteristics | |
| JPS5931072A (ja) | 高移動度電界効果トランジスタ | |
| JPH03196573A (ja) | 半導体装置 | |
| JPH0337737B2 (ja) | ||
| US4639752A (en) | Fast ternary (GaInAs) logic gate device | |
| JPH01226182A (ja) | 電子波干渉素子 | |
| JP2936871B2 (ja) | トンネリング電界効果トランジスタ | |
| JPH0431192B2 (ja) | ||
| JP3086350B2 (ja) | 電子波素子 | |
| JPS60145671A (ja) | 集積型半導体装置 |