JPH01248667A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH01248667A
JPH01248667A JP7475888A JP7475888A JPH01248667A JP H01248667 A JPH01248667 A JP H01248667A JP 7475888 A JP7475888 A JP 7475888A JP 7475888 A JP7475888 A JP 7475888A JP H01248667 A JPH01248667 A JP H01248667A
Authority
JP
Japan
Prior art keywords
amorphous silicon
thin film
effect transistor
film pattern
hydrogenated amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7475888A
Other languages
English (en)
Inventor
Kazuhiko Shinohara
和彦 篠原
Mikiya Shinohara
幹弥 篠原
Mitsugi Yamanaka
貢 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP7475888A priority Critical patent/JPH01248667A/ja
Publication of JPH01248667A publication Critical patent/JPH01248667A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用骨!IIF) 本発明は電界効果トランジスタに係り、特にチャネル部
にアモルファス半導体の超格子構造を用いた電界効果ト
ランジスタに関する。
(従来の技術) 水素化アモルファスシリコン(a−3t:H)等のアモ
ルファス半導体は、低温下で堆積可能である上、大面積
化が容易であることから、最近いろいろなデバイスへの
利用が盛んである。
例えば、水素化アモルファスシリコン層を半導体層とし
て用いた電界効果トランジスタ(薄膜トランジスタ)は
、その1例を第5図に示すごとく、ガラス基板1上に(
n型)水素化アモルファスシリコン層2を形成し、更に
この上層に2つの24領域(ソース領域3およびドレイ
ン領域4)としてp”型水素化アモルファスシリコン層
を形成し、これらの領域の間にあるゲート電極5に正の
大きな電圧を印加するとゲート直下にある水素化アモル
ファスシリコン層2の表面は反転し伝導性のρ型チャネ
ルが誘起され、ソース領域およびドレイン領域が導通す
るという現象を用いたもので、ゲート電極に印加する電
圧すなわちゲート電圧を変えることにより、チャネルの
伝導率を変調させてトランジスタ動作を行うものである
ところで、不純物をドーピングしていない水素化アモル
ファスシリコン層は弱いn型の導電性を呈する膜である
。このため、第6図にこの電界効果トランジスタの断面
のエネルギーバンド構造を示すように、水素化アモルフ
ァスシリコン層をチャネルに用いた電界効果トランジス
タにおける電子の伝導帯は、(0,8〜0.9 eV程
度の活性化エネルギーを持っており)真性半導体をチャ
ネルに用いた電界効果トランジスタにおけるものに比べ
て少し下に位置する。
つまり、従来のアモルファスシリコン電界効果トランジ
スタでは第7図に点線aで示すように、電子をキャリア
とするスイッチングの閾値電圧(vth)と正孔をキャ
リアとするスイッチングの閾値電圧とが0(v)に対し
て対称にならない、このため、このトランジスタの駆動
はゲート電極への印加電圧Vがon <V<VH,であ
るような範囲内で行っている。しかし、ゲート絶縁膜に
欠陥が存在した場合これに電荷がなまり、闇値電圧がシ
フトするなどトランジスタの動特性に悪影響を与えると
いう問題があった すなわち従来の電界効果トランジスタでは、ゲート絶縁
WA6と半導体(水素化アモルファスシリコン層2)と
の界面にキャリアが蓄積される。このため、半導体内部
の欠陥のみならずゲート絶縁膜の界面および内部に欠陥
があったような場合は、動作中にゲート絶縁膜中にキャ
リアが捕獲され、rAfa電圧が変化したり、スイッチ
ング動作にヒステリシスを生じる等の問題があった。
そこで、ヘテロ界面のエネルギーバンドtlA 造の変
化と超薄膜の積層による量子効果に着目し、水素化アモ
ルファスシリコンの超薄膜と水素化アモルファスシリコ
ンカーバイトの超薄膜とを交互に積層してなる超格子#
I造の薄膜パターンをチャネル部に用い、この薄膜パタ
ーンの両側面にこの積層方向に垂直となるようにソース
およびドレイン電極を形成した電界効果トランジスタが
従業されている。
このような電界効果トランジスタのチャネル部では、フ
ェルミレベルが不純物のドーピングによることなく、伝
導帯と荷電子帯のほぼ中央に位置する構造となり、電子
をキャリアとするスイッチングの閾値電圧(■、)と正
孔をキャリアとするスイッチングの闇値電圧とが0(v
)に対してほぼ対称となる。従って、トランジスタの駆
動はo(V)〜OFF状態、±v(vくvth)〜ON
状nで行うことができる。このなめ、閾値電圧がシフト
したりするなどの不良の発生はなくなる。
(発明が解決しようとする課り ところで、このような電界効果トランジスタの場合、ソ
ースおよびドレイン電極は、チャネル長のばらつきを防
ぐため、寸法精度良く形成された薄膜パターンの両側面
に、この薄膜パターンの積層方向に垂直となるように形
成される必要がある。
従って、水素化アモルファスシリコンの超薄膜と水素化
アモルファスシリコンカーバイトの超薄膜とを交互に積
層し超格子#J造の薄膜を形成した後、反応性イオンエ
ツチング法などにより、この薄膜を精度良くパターニン
グし、このパターンの端面にソースおよびトレイン電極
を形成するという方法がとられる。
しかしながら、このような反応性イオンエツチング工程
では、シャープなパターンエツジを得ることができる反
面、エツチングガスに対する水素化アモルファスシリコ
ン層と水素化アモルファスシリコンカーバイト層とのエ
ツチング速度が異なるため、第4図に示すように薄膜パ
ターン(チャネル)の両側面に段差がでbてしよう。
この上に電極を直接蒸着すると、段差のくぼみの部分の
水素化アモルファスシリコン層に接触せず、従ってキャ
リアの注入が良好に行えずトラン。
ジスタの特性を著しく損なうことになる。
また、通常の薄膜トランジスタのように電極金属の蒸着
の前にオーミック接触層として不純物をドーピングした
水素化アモルファスシリコン層を堆積すると、接触性は
高められるが、不純物の種類によってキャリアが電子か
正孔のいずれかに限定され、ゲート電圧が正または負の
いずれかの領域でしかスイッチング動作できなくなる。
本発明は前記実情に鑑みてなされたもので、ゲート電圧
が正および負の領域でスイッチング動作し、高速で動作
特性の優れた電界効果トランジスタを提供することを目
的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明では、水素化アモルファスシリコンの超薄
膜と水素化アモルファスシリコンカーバイトの超薄膜と
を交互に積層してなる超格子構造の薄膜パターンをチャ
ネル部に用いた電界効果トランジスタにおいて、この薄
膜パターンの両側面にこの積層方向に垂直となるように
形成される金属のシリサイド層からなるオーミック接触
層を介して金属層からなるソースおよびトレイン電極を
形成すると共にこの薄膜パターンの上層または下層にゲ
ート絶縁膜を介してゲート電極を配設している。
(作用) 上記構成によれば、チャネル部の端面に段差があっても
、この超格子構造の薄膜パターンからなるチャネルの両
側面に、金属のシリサイド層が形成されているため、電
極金属とのオーミック接触性も良好となる。
ここで、金属のシリサイド層は、電極金属にシリコンと
反応し易い材料を用い、電極金属形成後、熱処理を行う
ことによりこの薄膜パターンと電極金属との界面反応を
生ぜしめ、容易に形成することが可能である。そしてこ
の金属のシリサイド層は良好なオーミック接触層として
働きチャネルに電子、正孔の両方をキャリアとして注入
j−ることができるようにする。
このように本発明では、金属のシリサイド層がチャネル
部を構成する薄膜パターンと電極金属との界面反応によ
り容易に形成することができることおよび良好な導電性
を有することという二つの性質を利用し、特性の優れた
超格子m造の電界効果トランジスタを形成することがで
きる。
そして、チャネル部では、フェルミレベルが不純物のド
ーピングによることなく、伝導帯と荷電子帯のほぼ中央
に位置する構造となる(第3図参照)。
このため、この電界効果トランジスタでは、第7図に実
線すで示すように、電子をキャリアとするスイッチング
の閾(m th圧(vth)と正孔をキャリアとするス
イッチングの閾値電圧とがo(V)に対してほぼ対称と
なる。従って、トランジスタの駆動は0(v)〜OFF
状態、±V(VくV、h)〜ON状態で行うことができ
る。つまり、+■のゲート電圧の印加で一旦ゲート絶縁
膜にたまった電荷は次の一■のゲート電圧の印加で放出
される。
このため、閾値電圧がシフトしたりするなどの不良の発
生はなくなる。
さらにこのような超格子構造では水素化アモルファスシ
リコン層にあるキャリアは2次元状態となり3次元状態
での散乱確率よりも大幅に小さくなるためキャリアの移
動度は水素化アモルファスシリコン層をチャネル部に用
いた薄膜トランジスタの場合に比べて5〜10倍となり
、高速化をはかることができる。
(実施例) 以下、本発明の実施例について図面を参照しつつ訂細に
説明する。
本発明実施例のアモルファス超格子トランジスタは、第
1図に断面図を示すように、ガラス基板11上に、水素
化アモルファスシリコン (a−3l : H)の超薄
M!12 aと水素化アモルファスシリコンカーバイト
(a−8iC:H)の超薄膜12bとを交互に積層して
なる超格子構造の薄膜パターン12からなるチャネル部
と、この薄膜パターンの両側面にこの薄膜パターンの積
層方向に垂直となるように形成されたオーミック接触層
としてのアルミニウムシリサイド層13を介して形成さ
れたアルミニウム層からなるソースおよびドレイン電極
14.15と、この薄膜パターン12の上層に順次積層
されたゲート絶縁wl!16およびゲート電極17とか
ら構成される装置 上記構成により、アルミニウムシリサイド層13が良好
なオーミック接触層として働きチャネルに電子、正孔の
両方をキャリアとして注入することができるため、ゲー
ト絶縁膜に不要な電荷がなまらず、閾値電圧のシフトが
起こることもなくなり、動作の安定した電界効果トラン
ジスタを得ることが可能となる。
また、チャネル部に超格子を用いていることからキャリ
アの散乱は2次元状態となるため、キャリアの移動度は
従来の薄膜トランジスタの5〜10倍となり、動作速度
が大幅に向上する。
次に、このアモルファス超格子トランジスタの製造方法
を説明する。
まず、第2図(a)に示すごとく、ガラス基板11上に
、プラズマCVD法により順次ガス比などの成膜条件を
繰返切り替えながら、水素化アモルファスシリコン(a
−8i:H)の超薄膜12aと水素化アモルファスシリ
コンカーバイト(a−3iC:H)の超薄膜12bとを
交互に積層してなる超格子構造薄膜を形成′する。
続いて、第2図(b)に示すごとく、反応性イオンエツ
チング法により、上記超格子構造薄膜をパターンエツジ
が基板に対して垂直となるようにバターニングする。
この後、第2図(c)に示すごとく、プラズマCVD法
により薄い水素化アモルファスシリコン層18を形成し
た後、蒸着法によりソース及びドレイン電極14.15
としてのアルミニウム層を形成し、所望の形状にバター
ニングする。なお、このとき超格子構造薄膜パターンの
側面にのみ薄い水素化アモルファスシリコン[18およ
びアルミニウム層が形成され、超格子構造薄膜パターン
の表面は形成されないようにするため、水素化アモルフ
ァスシリコン層18の形成に先立ち、レジストパターン
Rを超格子構造薄膜パターンの表面に形成しておく。
さらに、第2図(d)に示すごとく、プラズマCVD法
によりゲート絶縁M16としての酸化シリコン層を堆積
した後、ゲート電極として高濃度にドーピングされたポ
リシリコン層からなるゲート環@17を形成する。
そして最後に、窒素(、N2)、ヘリウム(He)、ア
ルゴン(Ar)、または水素(H2)雰囲気中で150
〜350℃2時間の熱処理をおこない、アルミニウムを
水素化アモルファスシリコン層18中に拡散させ、オー
ミック接触層としてのアルミニウムシリサイド層13を
形成する。
このようにして、第1図に示したようなアモルファス超
格子トランジスタが完成する。
この方法によれば、熱処理を行うのみで極めて良好なオ
ーミックコンタクトを得ることが可能となる。
なお、実施例では、超格子構造の薄膜パターンの上層に
ゲート′r4極を形成したが、この構造に限定されるこ
となく、ゲート電極、ゲート絶縁膜、超格子構造の薄膜
パターンの順に積層した構造でもよいことはいうまでも
ない。
また、アルミニウム層の形成に先立ち形成した水素化ア
モルファスシリコン層18は必ずしも必要ではなく超格
子両側面に直接アルミニウムを拡散させるようにしても
良い。
更に、ゲート絶縁膜の形成工程で150℃2時間以上の
熱処理工程を経る場合には上記熱処理工程は不要となる
加えて、電極金属としては、アルミニウムに限定される
ことなく、鉄(Fe)などシリコン中に拡散しやすい金
属であれば他のものでもよい。
[発明の効果] 以上説明したように、本発明では、水素化アモルファス
シリコンの超薄膜と水素化アモルファスシリコンカーバ
イトのfi薄膜とを交互に積層してなる超格子m道の薄
膜パターンをチャネル部に用い、この薄膜パターンの両
側面にこの積層方向に垂直となるように形成される金属
のシリサイド層からなるオーミック接触層を介して金属
層からなるソースおよびトレイン電極を形成するように
しているため、ゲート電圧が正および負の領域でスイッ
チング動作し、高速で動作特性の優れた電界効果トラン
ジスを提供することが可能となる。
【図面の簡単な説明】 第1図は本発明実施例のアモルファス超格子トランジス
タを示す図、第2図(a)乃至第2図(d)は同アモル
ファス超格子トランジスタの製造工程図、第3図は同ア
モルファス超格子トランジスタのエネルギーバンド構造
を示す図、第4図は超格子薄膜のエツチング後のパター
ン断面を示す図、第5図は従来のアモルファスシリコン
電界効果トランジスタの構造を示す図、第6図はアモル
ファスシリコン電界効果トランジスタのエネルギーバン
ド構造を示す図、第7図は本発明実施例のアモルファス
超格子トランジスタおよび従来のアモルファスシリコン
電界効果トランジスタの特性を示す比較図である。 1・・・ガラス基板、2・・・(n型)水素化アモルフ
ァスシリコン層、3・・・ソース領域(p+型水素化ア
モルファスシリコン層)、4・・・ドレイン領域(P4
型水素化アモルファスシリコン層)、5・・・ゲート電
極、6・・・ゲート絶縁膜、11・・・ガラス基板、1
2a・・・水素化アモルファスシリコン超薄膜、12b
・・・水素化アモルファスシリコンカーバイト(a−3
iC:H)超R膜、12 ・(超格子薄膜パターン)チ
ャネル部、13・・・アルミニウムシリサイド層、14
・・・ソース’@、極、15・・・ドレイン電極、16
・・・ゲート絶縁膜、17・・・ゲート電極、18・・
・水素化アモルファスシリコン層。 代理人弁理士  三 好 保 男 第3図 第4図 第5Z

Claims (1)

  1. 【特許請求の範囲】  水素化アモルファスシリコン超薄膜と水素化アモルフ
    ァスシリコンカーバイト超薄膜とを交互に積層してなる
    超格子構造の薄膜パターンからなるチャネル部と この薄膜パターンの両側面に、この積層方向に垂直とな
    るように形成される金属層のパターンからなるソースお
    よびドレイン電極と、 この薄膜パターンの上層または下層にゲート絶縁膜を介
    して積層されたゲート電極とからなる電界効果トランジ
    スタにおいて、 前記薄膜パターンとソースおよびドレイン電極との間に
    金属シリサイド層からなるオーミック接触層を界在せし
    めたことを特徴とする電界効果トランジスタ。
JP7475888A 1988-03-30 1988-03-30 電界効果トランジスタ Pending JPH01248667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7475888A JPH01248667A (ja) 1988-03-30 1988-03-30 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7475888A JPH01248667A (ja) 1988-03-30 1988-03-30 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH01248667A true JPH01248667A (ja) 1989-10-04

Family

ID=13556495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7475888A Pending JPH01248667A (ja) 1988-03-30 1988-03-30 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH01248667A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023091A (ja) * 2010-07-12 2012-02-02 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2015019098A (ja) * 2009-09-30 2015-01-29 株式会社半導体エネルギー研究所 レドックスキャパシタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211982A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd 薄膜トランジスタ
JPS6288367A (ja) * 1985-10-11 1987-04-22 ゼネラル エレクトリツク カンパニー トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211982A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd 薄膜トランジスタ
JPS6288367A (ja) * 1985-10-11 1987-04-22 ゼネラル エレクトリツク カンパニー トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015019098A (ja) * 2009-09-30 2015-01-29 株式会社半導体エネルギー研究所 レドックスキャパシタ
JP2012023091A (ja) * 2010-07-12 2012-02-02 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法

Similar Documents

Publication Publication Date Title
US9318573B2 (en) Field effect transistor having germanium nanorod and method of manufacturing the same
CN110518070B (zh) 一种适用于单片集成的碳化硅ldmos器件及其制造方法
JPH0493032A (ja) 半導体装置の製造方法
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
CN108321197A (zh) 一种遂穿场效应晶体管及其制造方法
JPH01248667A (ja) 電界効果トランジスタ
US9048103B2 (en) Method for producing semiconductor device
JP4541489B2 (ja) 半導体装置及びその製造方法
JPH0328055B2 (ja)
JPH05335585A (ja) 絶縁ゲート型電力用半導体素子の製造方法
CN116613201B (zh) 一种具有超陡亚阈值摆幅的肖特基结型隧穿势垒晶体管及其制备方法
Ito et al. Fabrication of Si single-electron transistors having double SiO 2 barriers
JPH0273622A (ja) アモルファス超格子構造の製造方法
JPH0523497B2 (ja)
JPH0350743A (ja) 半導体装置
CN116110948A (zh) 具有自对准的源漏掺杂的二维多桥沟道晶体管及制备方法
JP3644977B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP2005085872A (ja) 半導体素子及びその製造方法
JPS5921191B2 (ja) 電界効果半導体装置の製造方法
JPS5986268A (ja) 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−
JPS59231863A (ja) 絶縁ゲ−ト半導体装置とその製造法
KR940001021B1 (ko) P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법
JP3097260B2 (ja) 半導体装置の製造方法
CN116525651A (zh) 埋置绝缘层异质工程及源工程双栅隧道场效应晶体管及其制备方法
JPS63244884A (ja) 半導体装置およびその製造方法