JPH01246837A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01246837A
JPH01246837A JP7404988A JP7404988A JPH01246837A JP H01246837 A JPH01246837 A JP H01246837A JP 7404988 A JP7404988 A JP 7404988A JP 7404988 A JP7404988 A JP 7404988A JP H01246837 A JPH01246837 A JP H01246837A
Authority
JP
Japan
Prior art keywords
film
organic resin
inorganic film
wiring layer
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7404988A
Other languages
English (en)
Other versions
JPH0828352B2 (ja
Inventor
Tomio Okamoto
岡本 富美夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63074049A priority Critical patent/JPH0828352B2/ja
Publication of JPH01246837A publication Critical patent/JPH01246837A/ja
Publication of JPH0828352B2 publication Critical patent/JPH0828352B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は最終配線層上に有機樹脂膜を有し、この有機樹
脂膜上に無機膜を有する半導体装置の製造方法に関する
従来の技術 微細な構造の半導体装置において、最終配線層上を覆う
いわゆるパッシベーション膜の構造として、従来第4図
に示すような構造が提案されている。すなわち、アルミ
ニウムなどで最終配a層1を形成した後、ポリイミド樹
脂などの有機樹脂膜2によって凹凸を平坦化し、その上
にシリコン酸化膜、シリコン窒化膜、リン硅酸ガラス(
PSG)膜など無機M、3を成長させ、良好な保護作用
を実現しようとするものである。無機膜の成長後は、第
5図にその製造工程を示すように、電極部開孔4を形成
した後、ウェハが所望の厚さに至るまで裏面の研削を行
ない、その後テスティングを行なうようにしている。
発明が解決しようとする課題 上記従来の製造方法によれば、剛性の乏しい有機樹脂膜
上に、脆性の高い無機膜を成長させた状態で裏面の研削
が行なわれる。したがって、裏面研削工程において、ウ
ェハは表面を下にして真空チャックテーブルに固定され
、裏面を高速で回転するダイヤモンド砥石で研削される
。このとき、ウェハ表面に大きな圧力と振動が加わり、
ウェハ表面最上層の無機膜にクラックが入りやすい、無
R膜は表面保護膜の機能を期待して設けられているが、
クラックが入ると水分や不純物の侵入を招き、信顆性を
大きく損うという問題があった。
そこで、本発明は上記問題点を解消する半導体装置の製
造方法を提供することを目的とする。
課題を解決するための手段 上記問題点を解決するため、本発明の請求項1に係る半
導体装置の製造方法は、最終配線層上に有機樹脂膜を形
成した後、基板の裏面を研削し、次に上記有機樹脂膜上
に無機膜を形成する方法である。
また、本発明の請求項2に係る半導体装置の製造方法は
、最終配線層上に最終的に必要とされる膜厚より厚い有
機樹脂膜を形成した後、基板の裏面を研削し、次に上記
有機樹脂膜を所定の膜厚までエツチングした後、無R膜
を形成する方法である。
作用 上記各請求項の製造方法によれば、有機樹脂膜上に無機
膜を成長させた後に、a械的ストレスを受ける裏面の研
削工程がないので無機膜にクラックが入ることがない。
実施例 以下、本発明の請求項1に係る半導体装置の製造方法の
一実施例を第1図に基づき説明する。
まず、従来と同様にアルミニウムなどで最終の配線層を
形成した後、平坦化のための有機樹脂膜の形成を行なう
、有機樹脂膜材料としては、後の無機膜成長後の温度(
250〜400℃)に耐えられるようにポリイミド系樹
脂が適している。有機樹脂膜材料をウェハ(基板)の表
面にスピンコードした後ベーキングを行ない、最終配線
層のない領域での有機樹脂膜厚を約2μmとして平坦化
を行なう、この状態で、ウェハ表面に保護シールを貼付
して裏面の研削を行なう、アルミニウムなどで形成され
た最終配線層は有りl樹脂層に保護されて変形などの不
具合は生じない、裏面研削後ウェハを洗浄し、次いで有
機樹脂膜中に取り込まれた水分を除去するために、10
0〜200℃でベーキングを行なう、続いて公知の技術
によってシリコン酸化膜、シリコン窒化膜、リン硅酸ガ
ラス(PSG)膜のような無機膜を1〜2μmの厚さに
成長させる。その後、ドライあるいはウェットエツチン
グによって電極部に開孔し、テスティングを行なう。
以上、本実施例の製造方法によれば、最終配線層上に有
機樹脂膜を設けた状態で裏面研削を行なった後、無機膜
を成長させるので、無81膜にはその後、機械的ストレ
スを受けること゛がないのでクラックが発生せず、充分
な表面保護作用を発揮させることができる。
ここで、本実施例の効果を確認するために、従来の製造
方法と本実施例による製造方法とにおける無機膜の欠陥
密度を比較したグラフ図を第2図に示す。いずれも最終
配線層形成後約2μmの厚みのポリイミド樹脂膜を形成
し、その上に無機膜として約1,0μmのプラズマCV
Dによるシリコン窒化膜を成長した構造である。従来の
製造方法では、無機膜成長後の裏面研削工程で無機膜に
11あたり50個以上の欠陥が発生したが、本実施例に
よる製造方法では、裏面研削後に無機膜を成長させるの
で、欠陥数は1−あたり2〜3個に抑えられることがわ
かる。
次に、本発明の請求項2に係る半導体装置の製造方法を
第3図に基づき説明する。
まず、請求項1に係る実施例と同様に、アルミニウムな
どで最終配線層を形成した後、ポリイミド系樹脂膜を形
成する。このとき、平坦化に必要とされる膜厚よりも厚
い膜、たとえば5〜30μmの樹脂膜を形成する。この
膜はスピンコードでウェハ表面に樹脂液を塗布した後、
樹脂液中の溶剤の気化に必要な比較的低温でのベーキン
グだけを行ない、ポリイミド前駆体のイミド化に必要と
される300℃以上の温度でのベーキングは行なわない
。これは厚い膜のまま、最終的なベーキングまでを行な
おうとすると長時間を要することと、膜中に気泡が発生
しやすいためである。また、裏面研削前にイミド化が完
了していると、裏面研削後の樹脂膜のエツチングに長時
間を要するという問題が生じるからである。したがって
、低温でのベーキングだけを行なった状態で裏面研削を
行なう。
この場合、ウェハ表面には厚い樹脂層が形成されている
ので、さらに保護シールを貼付する必要はない、裏面研
削後、ポリイミド樹脂層の厚さが平坦化に最低限度必要
な厚さ、たとえば最終配線層のない領域で約2μmにな
るまでエッチバックを行なう、エッチバックにはポリイ
ミド樹脂液の専用溶剤(N−メチル−2−ピロリドン)
を含む有機溶剤(アセトンなど)を用いればよい、この
工程で、裏面研削中にウェハ表面に付着した汚れはすべ
て除去されて清浄な樹脂表面が現れる0次に、樹脂のイ
ミド化を完了させるために、300〜380℃でのベー
キングを30〜60分間行なう。続いて請求項1の実施
例と同様、シリコン酸化膜、シリコン窒化膜、PSG膜
などの無機膜を1〜2μmの厚さで形成し、を極部開孔
後テスティングを行なう、この実施例による製造方法で
は、クラックのない無機表面保護膜の形成が可能である
ことに加えて、裏面研削時にウェハの表面に保護シート
を貼付する必要がなくなり、コスト上のメリットが得ら
れる。
以上の各実施例では、有R樹脂としてポリイミド系樹脂
を用いたが他の樹脂を用いてもよい。
発明の効果 以上述べたように本発明の製造方法によれば、最終配線
層上に有aVA脂膜を有し、有機樹脂膜上に無a膜を有
する半導体装置の製造過程において、無機膜にクラック
が発生することがなく、充分な表面保譲作用が発揮でき
るため、高信頼性を有する半導体装置の製造が可能とな
る。
【図面の簡単な説明】
第1図は本発明の請求項1に係る半導体装置の製造方法
の一実施例を説明する工程図、第2図は同製造方法と従
来方法とによる場合の膜欠陥数を比較したグラフ図、第
3図は本発明の請求項2に係る半導体装置の製造方法の
一実施例を説明する工程図、第4図は本発明の!!!遣
方法で製造しようとする半導体装置の構造を示す要部断
面図、第5図は従来の製造方法を説明する工程図である
。 代理人   森  本  義  弘 第1図 第2図 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 1、最終配線層上に有機樹脂膜を形成した後、基板の裏
    面を研削し、次に上記有機樹脂膜上に無機膜を形成する
    半導体装置の製造方法。 2、最終配線層上に最終的に必要とされる膜厚より厚い
    有機樹脂膜を形成した後、基板の裏面を研削し、次に上
    記有機樹脂膜を所定の膜厚までエッチングした後、無機
    膜を形成する半導体装置の製造方法。
JP63074049A 1988-03-28 1988-03-28 半導体装置の製造方法 Expired - Lifetime JPH0828352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63074049A JPH0828352B2 (ja) 1988-03-28 1988-03-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63074049A JPH0828352B2 (ja) 1988-03-28 1988-03-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01246837A true JPH01246837A (ja) 1989-10-02
JPH0828352B2 JPH0828352B2 (ja) 1996-03-21

Family

ID=13535937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63074049A Expired - Lifetime JPH0828352B2 (ja) 1988-03-28 1988-03-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0828352B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61152358A (ja) * 1984-12-24 1986-07-11 Toshiba Corp 半導体ウエハの研削方法
JPS61156819A (ja) * 1984-12-28 1986-07-16 Fuji Electric Co Ltd 半導体素子の製造方法
JPS62293726A (ja) * 1986-06-13 1987-12-21 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61152358A (ja) * 1984-12-24 1986-07-11 Toshiba Corp 半導体ウエハの研削方法
JPS61156819A (ja) * 1984-12-28 1986-07-16 Fuji Electric Co Ltd 半導体素子の製造方法
JPS62293726A (ja) * 1986-06-13 1987-12-21 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0828352B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US5071792A (en) Process for forming extremely thin integrated circuit dice
JPH098124A (ja) 絶縁分離基板及びその製造方法
JP2662495B2 (ja) 接着半導体基板の製造方法
US6551905B1 (en) Wafer adhesive for semiconductor dry etch applications
JPH08107091A (ja) Soi基板の製法
JPH01246837A (ja) 半導体装置の製造方法
JPH05226305A (ja) 張合せウェハの製造方法
JPH0697017A (ja) 半導体装置の製造方法
JPH1197437A (ja) 半導体装置の製造方法および製造装置
JPS6242426A (ja) 半導体素子の製造方法
JPS6084821A (ja) 半導体装置の製造方法
JPH05109679A (ja) 半導体装置の製造方法
JPH09167761A (ja) Sog膜の形成方法
JPS5816545A (ja) 半導体装置の製造方法
JPH0265256A (ja) 半導体装置の製造方法
CN116252236A (zh) 半导体器件和晶圆表面沉积层的去除方法
JP2950497B2 (ja) 半導体ウェ−ハおよびその製造方法
JP2510038B2 (ja) 半導体装置の製造方法
JPH04354371A (ja) 半導体装置の構造およびその製造方法
KR101147374B1 (ko) 표면보호층 형성방법 및 이를 이용한 에칭방법
JPH0372657A (ja) 表面平坦化成膜法
JPH03283622A (ja) 半導体装置の多層配線構造
JPH05326685A (ja) 半導体基板の製造方法
JPH07114196B2 (ja) 半導体装置の製造方法
JPS58168237A (ja) シリコン基板