JPH01245290A - マルチプレーン構成の表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、キャプテン端末やパーソナルコンピュータな
どで利用されるマルチプレーン構成の表示制御装置に関
するものである。

（従来の技術） キャプテン端末装置などでは、カラー・ル・ツクアップ
テーブルを利用する着色制御によって着色値の拡張が行
われると共に、文字画面やフォトグラフィック画面など
複数の画面を重ね合せて表示するために、画像メモリの
マルチプレーン構成が採用されている。

すなわち、典型的なキャプテン端末の表示装置は、第３
図のブロック図に示すように、文字画面用、フォトグラ
フィック画面用のメモリプレーン３１．３２、読出し制
御部３３、カラー・ルックアップテーブル３４．３５、
セレクタ３６、Ｄ／Ａ変換器３７、カラーＣＲＴ３８、
透明色保持レジスタ３９及び透明色照合回路４０を備−
えている。

カラー・ルックアップテーブル３４の１６個のエントリ
のそれぞれには１２ビツト（各４ビットＲ，Ｇ、Ｂ成分
）の任意の着色値が描画プロセソサによって随時設定さ
れる。また、文字画面内の各画素位置に対応するメモリ
プレーン３１上の各データ保持領域にはこの画素に対す
る着色値がカラー・ルックアップテーブル３４のエント
リアドレスの形態で保持される。更に、カラー・ルック
アップテーブル３５の１６個のエントリのそれぞれには
１２ビツトの任意の着色値が描画プロセッサによって随
時設定されると共に、フォトグラフィック画面内の各画
素位置に対応するメモリプレーン３２上の各データ保持
領域にはこの画素に対する着色値がカラー・ルックアッ
プテーブル３５のエントリアドレスの形態で保持される
。

読出し制御回路３３の制御下でメモリプレーン３１．３
２のそれぞれから同時に読出されるエントリアドレスに
基づき、カラー・ルックアップテーブル３４．３５の対
応のエントリから着色値が読出され、セレクタ３６に供
給される。透明色検出回路４０は、カラー・ルックアッ
プテーブル３４から読出される着色値を透明色保持レジ
スタ３９に保持中の特定の透明色（例えばオル−ゼロ）
と照合し、照合一致の場合にだけカラー・ルックアップ
テーブル３５から読出された着色値を通過させ、その他
の場合にはカラー・ルックアップテーブル３４から読出
された着色値を通過させる。

すなわち、メモリプレーン３１に保持中の文字画面が優
先的に表示されると共に、その着色値が透明色である部
分についてだけメモリプレーン３２に保持中のフォトグ
ラフィック画面の表示が行われる。

（発明が解決しようとする課題） 上記従来のマルチプレーン構成の表示装置では、各メモ
リプレーンに対応してカラー・ルックアップテーブルが
同数設置されているので、そのぶんメモリ容量が増加し
コスト高になるという問題がある。

また、各カラー・ルックアップテーブルから出力される
１２ビツト幅の着色値を照合したり選択したりするため
の照合回路やセレクタも複雑になるという問題もある。

（課題を解決するための手段） 本発明に係わるマルチプレーン構成の表示制御装置は、
複数のエントリのそれぞれに任意に設定可能な着色値を
保持する単一のカラー・ルックアップテーブルと、表示
画面内の各画素位置に対応する各データ保持領域にこの
画素に対する着色値を上記カラー・ルックアップテーブ
ルのエントリアドレスの形態で保持する複数のメモリプ
レーンと、これら各メモリプレーンから同時に読出され
る着色値の選択優先順位に関する所定の規則に従ってこ
れら着色値の一つを選択して上記カラー・ルックアップ
テーブルに供給する選択回路とを備え、各メモリプレー
ンに対するカラー・ルックアップテーブルの共通化を図
ることにより、装置の低廉化を実現するように構成され
ている。

以下、本発明の作用を実施例と共に詳細に説明する。

（実施例） 第１図は、本発明の一実施例に係わるマルチプレーン構
成の表示制御装置を含む表示装置の構成を示すブロック
図であり、１１．１２は文字画面用とフォトグラフイン
ク画面用のメモリプレーン、１３は続出し制御回路、１
４はセレクタ、１５は共通のカラー・ルックアップテー
ブル、１６はＤ／Ａ変換器、１７はカラーＣＲＴ、１８
は透明色エントリアドレス保持レジスタ、１９は透明色
エントリアドレス照合回路である。

この表示部内の共通のカラー・ルックアップテーブル１
５には、１６個のエントリのそれぞれに１２ビツト（Ｒ
，Ｇ、Ｂ成分各４ビット）の対応の着色値が保持される
。このカラー・ルックアップテーブル１５の各エントリ
に保持される１２ビツトの着色値は、図示しない上位の
描画プロセッサによって随時任意の値に変更される。文
字画面内の各画素位置に対応するメモリプレーンｌｌ上
の各データ保持領域には、この画素に対する着色値がカ
ラー・ルックアップテーブル１５の４ビツトのエントリ
アドレスの形態で描画プロセッサから書込まれ、保持さ
れる。また、フォトグラフィック画面内の各画素位置に
対応するメモリプレーン１２上の各データ保持領域には
、この画素に対する着色値がカラー・ルックアップテー
ブル１５の４ビツトのエントリアドレスの形態で描画プ
ロセッサから書込まれ、保持される。

読出し制御回路１３の制御下でメモリプレーン１１．１
２のそれぞれから同時に読出されるエントリアドレスの
一方がセレクタ１４で選択され、共通のカラー・ルック
アップテーブル１５のアドレス端子に供給される。透明
色エントリアドレス照合回路１９は、文字画面用のメモ
リプレーン１１から読出されたカラー・ルックアップテ
ーブル１５のエントリアドレスと、レジスタ１８に保持
中の透明色エントリアドレスとを照合し、照合−致の場
合にだけメモリプレーン１２から続出されたフォトグラ
フィック画面の着色値を通過させ、その他の場合にはメ
モリプレーン１１から読出された文字画面の着色値を通
過させる。すなわち、メモリプレーン１１に保持中の文
字画面が優先的に表示されると共に、ここから読出され
たカラー・ルックアップテーブル１５のエントリアドレ
スが透明色を保持するためのエントリアドレスに該当す
る場合だけ、メモリプレーン１２から読出されたフォト
グラフィック画面の表示が行われる。

第２図は、第１図の実施例の構成を透明色のエントリア
ドレスが複数存在する場合に拡張した実施例のブロック
図である。第２図中、第１図と同一の参照符号を付した
構成要素は第１図に関して既に説明した構成要素と同一
であるから、これらについては重複する説明を省略する
。

この実施例では、複数個の透明色エントリアドレス保持
レジスタ１８３〜１８ｎが設置されており、これらのレ
ジスタに対応して同数のエントリアドレス照合回路１９
ａ−１９ｎが設置されている。各レジスタ１８ａ〜１８
ｎには、描画プロセッサから透明色のエントリアドレス
が随時設定される。この透明色エントリアドレスの原理
上の最大設定数は、カラー・ルックアップテーブル１５
のエントリ総数に等しい、各エントリアドレス照合回路
１９３〜１９ｎは、文字画面保持用のメモリプレーン１
１から読出されるエントリアドレスを対応のレジスタ１
９ａ−１９ｎに保持中の透明色エントリアドレスと照合
し、照合一致の場合には出力をローに立下げる。

上記透明色に基づく表示画面の切り替え制御動作の選択
期間中は、描画プロセッサによってレジスタ２０にロー
信号が設定される。メモリプレーン１１から透明色のエ
ントリアドレスが一つでも読出されるとアンドゲート２
１の出力がローに立下がり、これに伴うオアゲート２２
の出力のローへの立下がりによってセレクタ１４が切り
替えられ、メモリプレーン１２から読出されたエントリ
アドレスがカラー・ルックアップテーブル１５に供給さ
れる。

上記透明色に基づ（表示画面の切り替え制御動作の非選
択期間中は、描画プロセッサからレジスタ２０にハイ信
号が設定されてオアゲート２２の出力がハイに固定され
、文字画面用のメモリプレーン１１から読出されたエン
トリアドレスだけがカラー・ルックアップテーブル１５
に供給され、文字画面のみの表示が行われる。

レジスタ群１８８〜１８ｎと照合回路群１９ａ〜１９ｎ
は、安価なゲートアレイで容易に実現できる。このため
、第２図のような一般的な構成においても、カラー・ル
ックアップテーブルの個数の低減に伴う装置の低廉化の
効果が上田る。

以上、メモリプレーンが２個の場合を例示した。

しかしながら、３個以上の範囲を含む整数個のメモリプ
レーンを備える一般的な場合にも本発明を適用できる。

この場合、ｎ個のメモリプレーンから読出されたｎ個の
エントリアドレスの一つを所定の優先順位に従って選択
するセレクタを設置してもよいし、メモリプレーンから
読出された２個のエントリアドレスの一つを選択するセ
レクタを多段に設置してもよい。

（発明の効果） 以上詳細に説明したように、本発明に係わるマルチプレ
ーン構成の表示制御回路は、単一のカラー・ルックアッ
プテーブルと、表示画面内の各画素に対する着色値を上
記カラー・ルックアップテーブルのエントリアドレスの
形態で保持する複数のメモリプレーンと、これら各メモ
リプレーンから同時読出しされる着色値を所定の優先順
位に従って選択し、上記カラー・ルックアップテーブル
に供給する選択回路とを備え、各系統のメモリプレーン
に対してカラー・ルックアップテーブルを共通化する構
成であるから、カラー・ルックアップテーブルの個数の
低減に伴い表示装置が低廉になるという効果がある。

また、選択優先順位の判定や着色値の選択などがビット
幅の小さなエントリアドレスによって行われるので、レ
ジスタ、照合回路、セレクタな−ど各種周辺回路の構成
が簡易化され、この点からも装置が低廉になるという利
点もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる表示制御装置を含む
マルチプレーン構成の表示装置の構成を示すブロック図
、第２図は本発明の他の実施例の表示制御装置を含むマ
ルチプレーン構成の表示装置の構成を示すブロック図、
第３図は従来のマルチプレーン構成の表示装置の構成を
示すブロック図である。 １１・・・文字画面用メモリプレーン、１２・・・フォ
トグラフィック画面用メモリプレーン、１３・・・読出
し制御回路、１４・・・セレクタ、１５・・・単一のカ
ラー・ルックアップテーブル、１６・・・Ｄ／Ａ変換器
、１７・・・カラーＣＲＴ、１８・・・透明色エントリ
アドレス保持レジスタ、１９・・・透明色エントリアド
レス照合回路。 特許出願人　日本電気ホームエレクトロニクス株式会社

Claims (1)

1. 【特許請求の範囲】 複数のエントリのそれぞれに任意に設定可能な着色値を
   保持する単一のカラー・ルックアップテーブルと、 表示画面内の各画素位置に対応する各データ保持領域に
   この画素に対する着色値を前記カラー・ルックアップテ
   ーブルのエントリアドレスの形態で保持する複数のメモ
   リプレーンと、 これら各メモリプレーンから同時に読出される着色値の
   選択優先順位に関する所定の規則に従ってこれら着色値
   の一つを選択して前記カラー・ルックアップテーブルに
   供給する選択回路とを備えたことを特徴とするマルチプ
   レーン構成の表示制御装置。