JPH01241221A - アナログ信号変換装置 - Google Patents
アナログ信号変換装置Info
- Publication number
- JPH01241221A JPH01241221A JP6881288A JP6881288A JPH01241221A JP H01241221 A JPH01241221 A JP H01241221A JP 6881288 A JP6881288 A JP 6881288A JP 6881288 A JP6881288 A JP 6881288A JP H01241221 A JPH01241221 A JP H01241221A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- converter
- analog
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000011084 recovery Methods 0.000 abstract description 5
- 238000012795 verification Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 2
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ信号をデジタル信号に変換するアナロ
グ信号変換装置に関するものである。
グ信号変換装置に関するものである。
第3図は従来のアナログ信号変換装置のブロック図であ
る。アナログ信号源1のアナログ信号はA/D (ア
ナログ/デジタル)変換器3.4に各入力されている。
る。アナログ信号源1のアナログ信号はA/D (ア
ナログ/デジタル)変換器3.4に各入力されている。
A/D変換器3.4に各入力されている。A/D変換器
3,4の各デジタル出力信号は比較器5に入力されてお
り、その比較出力信号りを制御回路2に入力している。
3,4の各デジタル出力信号は比較器5に入力されてお
り、その比較出力信号りを制御回路2に入力している。
またA/D変換器3゜4のデジタル出力信号は切換スイ
ッチ6を介してラッチ回路7に入力されている。制御回
路2はA/D変換器3.4に変換制御信号Aを与えると
ともに比較器5に比較制御信号Bを与え、また切換スイ
ッチ6に切換制御信号Cを与え、ラッチ回路7にラッチ
制御信号Eを与えるようになっている。
ッチ6を介してラッチ回路7に入力されている。制御回
路2はA/D変換器3.4に変換制御信号Aを与えると
ともに比較器5に比較制御信号Bを与え、また切換スイ
ッチ6に切換制御信号Cを与え、ラッチ回路7にラッチ
制御信号Eを与えるようになっている。
次にこのアナログ信号変換装置の動作を各部動作のタイ
ミングチャートを示す第4図とともに説明する。TI、
T2.T3の各期間は、アナログデジタル変換動作の1
周期であり、T1は正常動作、T2はA/D変換器の故
障時の動作、T3は故障回復後の動作の各期間を示して
いる。
ミングチャートを示す第4図とともに説明する。TI、
T2.T3の各期間は、アナログデジタル変換動作の1
周期であり、T1は正常動作、T2はA/D変換器の故
障時の動作、T3は故障回復後の動作の各期間を示して
いる。
A/D変換器3.4に変換制御信号Aが入力されると、
A/D変換器3,4はそのハイレベル「H」で、入力さ
れたアナログ信号をデジタル信号に変換してデジタル出
力信号を出力し、ローレベル「L」では出力値を保持す
る。比較器5に比較制御信号Bが入力されると、そのハ
イレベルrHJでA/D変換器3.4のデジタル出力信
号を比較し、ローレベルrLJで比較結果を保持する。
A/D変換器3,4はそのハイレベル「H」で、入力さ
れたアナログ信号をデジタル信号に変換してデジタル出
力信号を出力し、ローレベル「L」では出力値を保持す
る。比較器5に比較制御信号Bが入力されると、そのハ
イレベルrHJでA/D変換器3.4のデジタル出力信
号を比較し、ローレベルrLJで比較結果を保持する。
比較器5は、入力された2つのデジタル出力信号の差が
許容範囲内であればローレベルN、」、許容範囲外であ
ればハイレベル「H」の比較出力信号りを出力する。ラ
ッチ回路7にランチ制御信号Eが入力されると、そのハ
イレベル「■(」の立上りでデジタル出力信号を取込ん
でラッチし、ラッチしたデジタル信号を出力する。
許容範囲内であればローレベルN、」、許容範囲外であ
ればハイレベル「H」の比較出力信号りを出力する。ラ
ッチ回路7にランチ制御信号Eが入力されると、そのハ
イレベル「■(」の立上りでデジタル出力信号を取込ん
でラッチし、ラッチしたデジタル信号を出力する。
゛ ここで正常動作である期間T1においては、時点t
0に制御回路2からA/D変換器3,4へ入力する変換
制御信号AがハイレベルrHJになって入力されたアナ
ログ信号をデジタル信号に変換する。
0に制御回路2からA/D変換器3,4へ入力する変換
制御信号AがハイレベルrHJになって入力されたアナ
ログ信号をデジタル信号に変換する。
次に、時点t、で、比較器5に入力する比較制御信号B
がハイレベル四(」となって両A/D変換器3.4のデ
ジタル出力信号を比較する。そのデジタル出力信号の差
が許容範囲内であれば、比較器5の比較出力信号りはロ
ーレベルrLJとなる。
がハイレベル四(」となって両A/D変換器3.4のデ
ジタル出力信号を比較する。そのデジタル出力信号の差
が許容範囲内であれば、比較器5の比較出力信号りはロ
ーレベルrLJとなる。
そして制御回路2は、時点も、でラッチ制御信号Eをハ
イレベルr HJとしてラッチ回路7へ入力して、ラッ
チ回路7は入力されたデジタル出力信号をラッチする。
イレベルr HJとしてラッチ回路7へ入力して、ラッ
チ回路7は入力されたデジタル出力信号をラッチする。
次に故障が発生している期間T2においては、時点t4
でA/D変換器3,4がデジタル信号に変換するが、時
点t、で比較制御信号Bがハイレベルr HJになって
、A/D変換器3,4のデジタル出力信号を比較し、そ
のデジタル出力信号の差が許容範囲外の場合は、その比
較出力信号りがハイレベルrHJとなって故障を検出す
る。この比較出力信号りは制御回路2へ入力され、それ
によりラッチ制御信号Eを出力せずランチ回路7の出力
信号が変化しない。
でA/D変換器3,4がデジタル信号に変換するが、時
点t、で比較制御信号Bがハイレベルr HJになって
、A/D変換器3,4のデジタル出力信号を比較し、そ
のデジタル出力信号の差が許容範囲外の場合は、その比
較出力信号りがハイレベルrHJとなって故障を検出す
る。この比較出力信号りは制御回路2へ入力され、それ
によりラッチ制御信号Eを出力せずランチ回路7の出力
信号が変化しない。
次に故障が回復した期間T3では、A/D変換器3゜4
が正常に作動すると、時点t、で比較制御信号Bがロー
レベル「L」となったときに、比較器5に入力されたA
/D変換器3,4の2つのデジタル出力信号が比較され
、そのデジタル出力信号の差が許容範囲内にある場合は
、その比較出力信号りがローレベルrLJとなり、正常
の動作に復帰する。
が正常に作動すると、時点t、で比較制御信号Bがロー
レベル「L」となったときに、比較器5に入力されたA
/D変換器3,4の2つのデジタル出力信号が比較され
、そのデジタル出力信号の差が許容範囲内にある場合は
、その比較出力信号りがローレベルrLJとなり、正常
の動作に復帰する。
前述したように従来のアナログ信号変換装置は、複数の
A/D変換器の一方が故障すると、デジタル信号に変換
したデジタル出力信号が得られない。
A/D変換器の一方が故障すると、デジタル信号に変換
したデジタル出力信号が得られない。
また、両A/D変換器が故障し、その出力が誤出力で同
一である場合は、その故障が検出できないという問題が
ある。
一である場合は、その故障が検出できないという問題が
ある。
本発明は前述した問題に鑑み、複数のA/D変換器の一
方が故障した場合にも、デジタル信号に変換したデジタ
ル出力信号が得られ、また夫々のA/D変換器の故障が
検出できるアナログ信号変換装置を提供することを目的
とする。
方が故障した場合にも、デジタル信号に変換したデジタ
ル出力信号が得られ、また夫々のA/D変換器の故障が
検出できるアナログ信号変換装置を提供することを目的
とする。
本発明に係るアナログ信号変換装置は、基準アナログ信
号をする基準アナログ信号源と、前記基準アナログ信号
と変換すべきアナログ信号とを選択的にアナログ/デジ
タル変換器へ入力する切換手段と、前記基準アナログ信
号に相応する基準デジタル信号を出力する基準デジタル
信号源と、基準アナログ信号を入力した場合のアナログ
/デジタル変換器の出力と前記基準デジタル信号との差
が許容範囲外にある場合に故障と判定する信号を出力す
る比較器とを備える。
号をする基準アナログ信号源と、前記基準アナログ信号
と変換すべきアナログ信号とを選択的にアナログ/デジ
タル変換器へ入力する切換手段と、前記基準アナログ信
号に相応する基準デジタル信号を出力する基準デジタル
信号源と、基準アナログ信号を入力した場合のアナログ
/デジタル変換器の出力と前記基準デジタル信号との差
が許容範囲外にある場合に故障と判定する信号を出力す
る比較器とを備える。
切換手段は変換すべきアナログ信号又は基準アナログ信
号を選択してデジタル/アナログ変換器へ入力する。ア
ナログ/デジタル変換器は入力されたアナログ信号又は
基準アナログ信号をデジタル信号に変化する。比較器は
、基準アナログ信号を入力した場合のアナログ/デジタ
ル変換器の出力と、基準デジタル信号源の基準アナログ
信号に相応する基準デジタル信号との差が許容範囲外と
なると、故障と判定する信号を出力する。
号を選択してデジタル/アナログ変換器へ入力する。ア
ナログ/デジタル変換器は入力されたアナログ信号又は
基準アナログ信号をデジタル信号に変化する。比較器は
、基準アナログ信号を入力した場合のアナログ/デジタ
ル変換器の出力と、基準デジタル信号源の基準アナログ
信号に相応する基準デジタル信号との差が許容範囲外と
なると、故障と判定する信号を出力する。
これにより、アナログ/デジタル変換器の故障検出の信
頬性が向上する。
頬性が向上する。
以下本発明をその実施例を示す図面によって詳述する。
第、1図は本発明に係るアナログ信号変換装置のブロッ
ク図である。アナログ信号源1のアナログ信号及び基準
アナログ信号源8の基準アナログ信号は、切換スイッチ
9を介してA/D (アナログ/デジタル)変換器3
と、A/D (アナログ/デジタル)変換器4とに入
力されている。
ク図である。アナログ信号源1のアナログ信号及び基準
アナログ信号源8の基準アナログ信号は、切換スイッチ
9を介してA/D (アナログ/デジタル)変換器3
と、A/D (アナログ/デジタル)変換器4とに入
力されている。
A/D変換器3,4でデジタル信号に変換されたデジタ
ル出力信号は、比較器5に与えられており、比較器5の
比較出力信号りを制御回路2に与えている。またA/D
変換器3,4のデジタル出力信号は、切換スイッチ10
を介して比較器12と、切換スイッチ6を介してラッチ
回路7とに与えられている。比較器12には基準デジタ
ル信号源である基準データ設定器11の出力信号が与え
られており、この出力信号は前記基準アナログ信号に相
応する基準デジタル信号となっている。この比較器12
の比較出力信号Iは前記制御回路2に与えられている。
ル出力信号は、比較器5に与えられており、比較器5の
比較出力信号りを制御回路2に与えている。またA/D
変換器3,4のデジタル出力信号は、切換スイッチ10
を介して比較器12と、切換スイッチ6を介してラッチ
回路7とに与えられている。比較器12には基準デジタ
ル信号源である基準データ設定器11の出力信号が与え
られており、この出力信号は前記基準アナログ信号に相
応する基準デジタル信号となっている。この比較器12
の比較出力信号Iは前記制御回路2に与えられている。
そして制御回路2は故障信号J及び出力信号Kを出力す
る。また制御回路2は、切換制御信号F。
る。また制御回路2は、切換制御信号F。
G、Cを切換スイッチ9,10.6に夫々与え、切換制
御信号AをA/D変換器3,4に与える。更に比較制御
信号B、Hを比較器5.12に夫々与えており、ラッチ
制御信号Eをラッチ回路7に与えている。
御信号AをA/D変換器3,4に与える。更に比較制御
信号B、Hを比較器5.12に夫々与えており、ラッチ
制御信号Eをラッチ回路7に与えている。
次にこのように構成したアナログ信号変換装面の動作を
各部のタイミングチャートを示す第4図とともに説明す
る。期間T1は正常動作、期間T2は故障発生時の動作
、期間T3はA/D変換器の診断動作、T4は一方のA
/D変換器故障時の動作、T5は一方のA/D変換器が
既に故障している状態で他方のA/D変換器が故障した
場合の動作、期間T6は故障の回復を確認する動作を夫
々示している。
各部のタイミングチャートを示す第4図とともに説明す
る。期間T1は正常動作、期間T2は故障発生時の動作
、期間T3はA/D変換器の診断動作、T4は一方のA
/D変換器故障時の動作、T5は一方のA/D変換器が
既に故障している状態で他方のA/D変換器が故障した
場合の動作、期間T6は故障の回復を確認する動作を夫
々示している。
A/D変換器3,4に変換制御信号Aが入力されると、
A/D変換器3,4はそのハイレベルrHJで入力され
たアナログ信号をデジタル信号に変換し、ローレベル「
L」では出力値を保持する。比較器5に比較制御信号B
が入力されると、そのハイレベルrHJでA/D変換器
3.4のデジタル出力信号を比較し、ローレベルrLJ
で比較結果を保持する。比較器5は比較したデジタル出
力信号の差が許容範囲内であればローレベル「L」、許
容範囲外であればハイレベルrHJの比較出力信号りを
出力する。ラッチ回路7にラッチ制御信号Eが入力され
ると、そのハイレベルrHJの立上りでラッチ回路7に
入力されたデジタル出力信号を取込んでラッチし、ラッ
チしたデジタル出力信号を出力する。切換スイッチ9に
切換制御信号Fが与えられると、そのローレベルrLJ
で切換スイッチ9はアナログ信号源1を、ハイレベル「
■(」で基準アナログ信号源を選択すべく切換る。切換
スイッチ10に切換制御信号Gが与えられると、そのロ
ーレベルrLJでA/D変換器3を、ハイレベル「H」
でA/D変換器4を選択する。そして比較器12に比較
制御信号Hが入力されると、そのハイL/へ7L/ r
HJで比較動作ヲ行い、ローレベル「L」で比較結果
を保持する。比較器I2の出力信号Iは、比較結果が許
容範囲内にある場合はローレベル「L」、許容範囲外に
ある場合はハイレベル「I(」となる。制御回路2の出
力信号Jは、A/D変換器3.4の少なくとも一方が故
障している場合にハイレベル「H」となり、いずれも正
常である場合はローレベルrLJとなる。出力信号Jは
、A/D変換器3,4のいずれかが正常である場合はロ
ーレベルrLJであり、いずれも故障している場合はハ
イレベル「I(」となる。
A/D変換器3,4はそのハイレベルrHJで入力され
たアナログ信号をデジタル信号に変換し、ローレベル「
L」では出力値を保持する。比較器5に比較制御信号B
が入力されると、そのハイレベルrHJでA/D変換器
3.4のデジタル出力信号を比較し、ローレベルrLJ
で比較結果を保持する。比較器5は比較したデジタル出
力信号の差が許容範囲内であればローレベル「L」、許
容範囲外であればハイレベルrHJの比較出力信号りを
出力する。ラッチ回路7にラッチ制御信号Eが入力され
ると、そのハイレベルrHJの立上りでラッチ回路7に
入力されたデジタル出力信号を取込んでラッチし、ラッ
チしたデジタル出力信号を出力する。切換スイッチ9に
切換制御信号Fが与えられると、そのローレベルrLJ
で切換スイッチ9はアナログ信号源1を、ハイレベル「
■(」で基準アナログ信号源を選択すべく切換る。切換
スイッチ10に切換制御信号Gが与えられると、そのロ
ーレベルrLJでA/D変換器3を、ハイレベル「H」
でA/D変換器4を選択する。そして比較器12に比較
制御信号Hが入力されると、そのハイL/へ7L/ r
HJで比較動作ヲ行い、ローレベル「L」で比較結果
を保持する。比較器I2の出力信号Iは、比較結果が許
容範囲内にある場合はローレベル「L」、許容範囲外に
ある場合はハイレベル「I(」となる。制御回路2の出
力信号Jは、A/D変換器3.4の少なくとも一方が故
障している場合にハイレベル「H」となり、いずれも正
常である場合はローレベルrLJとなる。出力信号Jは
、A/D変換器3,4のいずれかが正常である場合はロ
ーレベルrLJであり、いずれも故障している場合はハ
イレベル「I(」となる。
さて、正常動作期間T1について説明する。切換スイッ
チ9に入力されている切換制御信号Fはローレベル「L
」であり、切換スイッチ9はアナログ信号源1を選択し
、アナログ信号をA/D変換器3.4に入力する。時点
t1においてA/D変換器3.4に入力する変換制御信
号AがハイレベルrHJになると、A/D変換器3.4
は入力されたアナログ信号をデジタル信号に変換する。
チ9に入力されている切換制御信号Fはローレベル「L
」であり、切換スイッチ9はアナログ信号源1を選択し
、アナログ信号をA/D変換器3.4に入力する。時点
t1においてA/D変換器3.4に入力する変換制御信
号AがハイレベルrHJになると、A/D変換器3.4
は入力されたアナログ信号をデジタル信号に変換する。
時点【2になると比較器5に入力している比較制御信号
BがハイレベルrHJとなり、A/D変換器3.4のデ
ジタル出力信号を比較する。その比較結果が許容範囲で
あるので、比較器5の比較出力信号りはローレベルr
L Jを保持する。時点t3において切換スイッチ6に
与えられている切換制御信号CはローレベルrLJであ
り、A/D変換器3のデジタル出力信号は切換スイッチ
6を経てラッチ回路7に入力されている状態にある。し
たがってランチ制御信号EがローレベルrLJからハイ
レベルr HJの立上り時に入力されているデジタル出
力信号がランチされる。
BがハイレベルrHJとなり、A/D変換器3.4のデ
ジタル出力信号を比較する。その比較結果が許容範囲で
あるので、比較器5の比較出力信号りはローレベルr
L Jを保持する。時点t3において切換スイッチ6に
与えられている切換制御信号CはローレベルrLJであ
り、A/D変換器3のデジタル出力信号は切換スイッチ
6を経てラッチ回路7に入力されている状態にある。し
たがってランチ制御信号EがローレベルrLJからハイ
レベルr HJの立上り時に入力されているデジタル出
力信号がランチされる。
次に故障発生時の動作である期間T2について説明する
。時点t4から期間T2となる。時点t、に変換制御信
号AがハイレベルrHJになり、切換スイッチ9はアナ
ログ信号源1を選択する。また時点t6に比較制御信号
BがハイレベルrHJとなり比較動作を行うが、A/D
変換器3.4のデジタル出力信号の差が許容範囲外にあ
る場合、時点t7において比較器5の比較出力信号りが
ハイレベルrHJとなり、制御回路2に故障を知らせる
。
。時点t4から期間T2となる。時点t、に変換制御信
号AがハイレベルrHJになり、切換スイッチ9はアナ
ログ信号源1を選択する。また時点t6に比較制御信号
BがハイレベルrHJとなり比較動作を行うが、A/D
変換器3.4のデジタル出力信号の差が許容範囲外にあ
る場合、時点t7において比較器5の比較出力信号りが
ハイレベルrHJとなり、制御回路2に故障を知らせる
。
次に、故障診断動作である期間T3について説明する。
時点t8から期間T3となる。時点t8において切換ス
イッチ9の切換制御信号FはハイレベルrHJになり、
切換スイッチ9は基準アナログ信号源8を選択し、基準
アナログ信号が切換スイッチ9を経てA/D変換器3,
4に入力される。時点t、において、変換制御信号Aが
ハイレベルrHJとなり、基準アナログ信号がデジタル
信号に変換される。時点t、。に比較器12に入力され
ている比較制御信号Hがハイレベル「I4」となり、基
準データ設定器11の出力信号と、切換スイッチ10で
選択されたA/D変換器3.4のデジタル出力信号とが
比較され、その差が許容範囲外であるため比較器12の
出力信号Iは時点tl+にハイレベル「I]」となる。
イッチ9の切換制御信号FはハイレベルrHJになり、
切換スイッチ9は基準アナログ信号源8を選択し、基準
アナログ信号が切換スイッチ9を経てA/D変換器3,
4に入力される。時点t、において、変換制御信号Aが
ハイレベルrHJとなり、基準アナログ信号がデジタル
信号に変換される。時点t、。に比較器12に入力され
ている比較制御信号Hがハイレベル「I4」となり、基
準データ設定器11の出力信号と、切換スイッチ10で
選択されたA/D変換器3.4のデジタル出力信号とが
比較され、その差が許容範囲外であるため比較器12の
出力信号Iは時点tl+にハイレベル「I]」となる。
ところで時点t1□まで、切換スイッチ10に与える切
換制御信号GはローレベルrLJであり、A/D変換器
3のデジタル出力信号が比較器12に入力されている。
換制御信号GはローレベルrLJであり、A/D変換器
3のデジタル出力信号が比較器12に入力されている。
時点tllにおいて、比較器12の出力信号Iがハイレ
ベルrHJとなると制御回路2はΔ/D変換器3の故障
を検出して、制御B回路2が出力する故障信号Jがハイ
レベルrHJになる。そして時点t+zになると切換ス
イッチ10の切換制御信号GはハイレベルrHJとなり
、A/D変換器4のデジタル出力信号が比較器12に入
力される。時点t13に比較器12の比較制御信号Hが
ハイレベルrHJとなり、A/D変換器4の出力信号と
基準データ設定器11の出力信号とが比較され、その差
が許容範囲内であるので比較器12の出力信号■は時点
t+4でローレベルrLJとなり、制御回路2はA/D
変換器4が正常であることを検出する。
ベルrHJとなると制御回路2はΔ/D変換器3の故障
を検出して、制御B回路2が出力する故障信号Jがハイ
レベルrHJになる。そして時点t+zになると切換ス
イッチ10の切換制御信号GはハイレベルrHJとなり
、A/D変換器4のデジタル出力信号が比較器12に入
力される。時点t13に比較器12の比較制御信号Hが
ハイレベルrHJとなり、A/D変換器4の出力信号と
基準データ設定器11の出力信号とが比較され、その差
が許容範囲内であるので比較器12の出力信号■は時点
t+4でローレベルrLJとなり、制御回路2はA/D
変換器4が正常であることを検出する。
次に一方のA/D変換器故障時の動作の期間T4につい
て説明する。時点t15からtl?まで切換スイッチ9
の切換制御信号FはハイレベルrHJであり、基準アナ
ログ信号源8が選択され、その基準アナログ信号がA/
D変換器3,4に入力される。
て説明する。時点t15からtl?まで切換スイッチ9
の切換制御信号FはハイレベルrHJであり、基準アナ
ログ信号源8が選択され、その基準アナログ信号がA/
D変換器3,4に入力される。
時点t16でA/D変換器3.4の変換制御信号Aがハ
イレベルrHJとなり、基準アナログ信号がデジタル信
号に変換される。そして時点t17において比較器12
の比較制御信号I]がハイレベルrHJとなり、切換ス
イッチ10の切換制御信号GがハイレベルrHJである
ので、A/D変換器4を選択し、そのデジタル出力信号
と基準データ設定器11の出力信号とが比較され、その
差が許容範囲内であるため比較器12の比較出力信号■
はローレベル「L」となり、A/D変換器4の正常が確
認される。時点tl?から時点t2゜の期間は切換制御
信号FはローレベルrLJであり、アナログ信号源1の
アナログ信号がA/D変換器3,4に入力される。時点
t18になると、A/D変換器3,4の変換制御信号A
がハイレベルrHJとなってデジタル信号に変換される
。A/D変換器3の故障が検出された時点1.□からは
、切換スイッチ6の切換制御信号CはハイレベルrHJ
となっており、A/D変換器4のデジタル出力信号がラ
ッチ回路7に入力されている。
イレベルrHJとなり、基準アナログ信号がデジタル信
号に変換される。そして時点t17において比較器12
の比較制御信号I]がハイレベルrHJとなり、切換ス
イッチ10の切換制御信号GがハイレベルrHJである
ので、A/D変換器4を選択し、そのデジタル出力信号
と基準データ設定器11の出力信号とが比較され、その
差が許容範囲内であるため比較器12の比較出力信号■
はローレベル「L」となり、A/D変換器4の正常が確
認される。時点tl?から時点t2゜の期間は切換制御
信号FはローレベルrLJであり、アナログ信号源1の
アナログ信号がA/D変換器3,4に入力される。時点
t18になると、A/D変換器3,4の変換制御信号A
がハイレベルrHJとなってデジタル信号に変換される
。A/D変換器3の故障が検出された時点1.□からは
、切換スイッチ6の切換制御信号CはハイレベルrHJ
となっており、A/D変換器4のデジタル出力信号がラ
ッチ回路7に入力されている。
そして時点t19でラッチ回路7のランチ制御信号Eが
ローレベルrLJからハイレベル「H」となり、A/D
変換器4のデジタル出力信号がラッチされる。
ローレベルrLJからハイレベル「H」となり、A/D
変換器4のデジタル出力信号がラッチされる。
次に両方のA/D変換器故障時の動作の期間T5につい
て説明する。時点tzoからt2□までの動作は、期間
T4における時点t15からtitと同様であるが、時
点tz3でA/D変換器4の故障が検出されると、比較
器工2の出力信号IがハイレベルrHJとなり、制御回
路2はこれを検出し故障信号KをハイレベルrHJにす
るとともに、時点tZ4から故障回復確認の動作の期間
T6になる。時点tzsでA/D変換器3と4のデジタ
ル出力信号差が許容範囲内になるまで故障回復確認期間
T6が繰り返される。
て説明する。時点tzoからt2□までの動作は、期間
T4における時点t15からtitと同様であるが、時
点tz3でA/D変換器4の故障が検出されると、比較
器工2の出力信号IがハイレベルrHJとなり、制御回
路2はこれを検出し故障信号KをハイレベルrHJにす
るとともに、時点tZ4から故障回復確認の動作の期間
T6になる。時点tzsでA/D変換器3と4のデジタ
ル出力信号差が許容範囲内になるまで故障回復確認期間
T6が繰り返される。
若し時点tzsでA/D変換器3,4の動作の正常が確
認されると、ランチ制御信号Eが出力されてラッチ回路
7は入力されたデジタル出力信号をランチする。なお、
故障が確認されるとラッチ制御信号Eは発生しない。そ
して正常動作を確認すると比較器5の比較出力信号D、
比較器12の比較出力信号I及び制御回路2の出力信号
にはすべてハイレベル「H」となり、正常動作の期間T
1に移行する。
認されると、ランチ制御信号Eが出力されてラッチ回路
7は入力されたデジタル出力信号をランチする。なお、
故障が確認されるとラッチ制御信号Eは発生しない。そ
して正常動作を確認すると比較器5の比較出力信号D、
比較器12の比較出力信号I及び制御回路2の出力信号
にはすべてハイレベル「H」となり、正常動作の期間T
1に移行する。
また、A/D変換器3,4の動作が正常時には期間T1
の動作が繰り返される。更に一方のA/D変換器が故障
している場合は期間T4の動作が繰り返される。期間T
1では夫々のA/D変換器の故障診断ができないので、
期間T1の動作を繰り返す間に適宜に期間T3を挿入す
ればよい。
の動作が繰り返される。更に一方のA/D変換器が故障
している場合は期間T4の動作が繰り返される。期間T
1では夫々のA/D変換器の故障診断ができないので、
期間T1の動作を繰り返す間に適宜に期間T3を挿入す
ればよい。
なお、切換スイッチ6.9.10は機械的接点を有する
スイッチ以外に半導体スイッチを用いることができる。
スイッチ以外に半導体スイッチを用いることができる。
以上詳述したように本発明は、基準アナログ信号源と、
その基準アナログ信号又は変換すべきアナログ信号を選
択してアナログ/デジタル変換器へ入力する切換手段と
、基準アナログ信号をデジタル変換したデジタル出力信
号と、基準データ設定器の基準デジタル信号とを比較し
その差が許容範囲外であると故障と判定する比較器とを
設けて、故障したアナログ/デジタル変換器を検出する
ようにしたので、一方のアナログ/デジタル変換器が故
障しても、正しいデジタル出力信号が得られる。またデ
ジタル出力信号が誤出力で同一であってもアナログ/デ
ジタル変換器の故障を検出できる。よって、本発明は信
頼性が高いアナログ信号変換装置を提供できる優れた効
果を奏する。
その基準アナログ信号又は変換すべきアナログ信号を選
択してアナログ/デジタル変換器へ入力する切換手段と
、基準アナログ信号をデジタル変換したデジタル出力信
号と、基準データ設定器の基準デジタル信号とを比較し
その差が許容範囲外であると故障と判定する比較器とを
設けて、故障したアナログ/デジタル変換器を検出する
ようにしたので、一方のアナログ/デジタル変換器が故
障しても、正しいデジタル出力信号が得られる。またデ
ジタル出力信号が誤出力で同一であってもアナログ/デ
ジタル変換器の故障を検出できる。よって、本発明は信
頼性が高いアナログ信号変換装置を提供できる優れた効
果を奏する。
第1図は本発明に係るアナログ信号変換装置のブロック
図、第2図はその各部動作のタイミングチャート、第3
図は従来のアナログ信号変換装置のブロック図、第4図
はその各部動作のタイミングチャートである。 1・・・アナログ信号源 2・・・制御回路3.4・・
・A/D変換器 5・・・比較器6・・・切換スイッチ
7・・・ラッチ回路8・・・基準アナログ信号源 9
.10・・・切換スイッチ11・・・基準データ設定器
12・・・比較器なお、図中、同一符号は同一、又は
相当部分を示す。 代理人 大 岩 増 雄舅 3Uj3
図、第2図はその各部動作のタイミングチャート、第3
図は従来のアナログ信号変換装置のブロック図、第4図
はその各部動作のタイミングチャートである。 1・・・アナログ信号源 2・・・制御回路3.4・・
・A/D変換器 5・・・比較器6・・・切換スイッチ
7・・・ラッチ回路8・・・基準アナログ信号源 9
.10・・・切換スイッチ11・・・基準データ設定器
12・・・比較器なお、図中、同一符号は同一、又は
相当部分を示す。 代理人 大 岩 増 雄舅 3Uj3
Claims (1)
- 【特許請求の範囲】 1、アナログ信号を複数のアナログ/デジタル変換器で
デジタル信号に変換し、変換して得た複数のデジタル信
号の差が許容範囲にある場合にそのデジタル信号を出力
するアナログ信号変換装置において、 基準アナログ信号を出力する基準アナログ信号源と、前
記基準アナログ信号と変換すべきアナログ信号とを選択
的に前記アナログ/デジタル変換器へ入力する切換手段
と、前記基準アナログ信号に相応する基準デジタル信号
を出力する基準デジタル信号源と、基準アナログ信号を
入力した場合のアナログ/デジタル変換器の出力と前記
基準デジタル信号との差が許容範囲外にある場合に故障
と判定する信号を出力する比較器とを備えることを特徴
とするアナログ信号変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6881288A JPH01241221A (ja) | 1988-03-22 | 1988-03-22 | アナログ信号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6881288A JPH01241221A (ja) | 1988-03-22 | 1988-03-22 | アナログ信号変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01241221A true JPH01241221A (ja) | 1989-09-26 |
Family
ID=13384501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6881288A Pending JPH01241221A (ja) | 1988-03-22 | 1988-03-22 | アナログ信号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01241221A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04231883A (ja) * | 1990-05-25 | 1992-08-20 | American Teleph & Telegr Co <Att> | デルタ−シグマ変調器テスト方法及び装置 |
JP2014107632A (ja) * | 2012-11-26 | 2014-06-09 | Denso Corp | A/d変換器の異常検出装置 |
JP2014143769A (ja) * | 2014-05-16 | 2014-08-07 | Toshiba Mitsubishi-Electric Industrial System Corp | A/d変換装置 |
CN108663584A (zh) * | 2017-03-28 | 2018-10-16 | 精工爱普生株式会社 | 故障判定电路及方法、检测装置、电子设备、移动体 |
JP2021048473A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社デンソーウェーブ | アナログ入力装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54103650A (en) * | 1978-01-31 | 1979-08-15 | Matsushita Electric Works Ltd | Data recording system |
JPS5573134A (en) * | 1978-11-27 | 1980-06-02 | Mitsubishi Electric Corp | Analog/digital converter with check function |
JPS58101519A (ja) * | 1981-12-14 | 1983-06-16 | Mitsubishi Electric Corp | アナログ・デイジタル変換器の故障検出装置 |
-
1988
- 1988-03-22 JP JP6881288A patent/JPH01241221A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54103650A (en) * | 1978-01-31 | 1979-08-15 | Matsushita Electric Works Ltd | Data recording system |
JPS5573134A (en) * | 1978-11-27 | 1980-06-02 | Mitsubishi Electric Corp | Analog/digital converter with check function |
JPS58101519A (ja) * | 1981-12-14 | 1983-06-16 | Mitsubishi Electric Corp | アナログ・デイジタル変換器の故障検出装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04231883A (ja) * | 1990-05-25 | 1992-08-20 | American Teleph & Telegr Co <Att> | デルタ−シグマ変調器テスト方法及び装置 |
JP2014107632A (ja) * | 2012-11-26 | 2014-06-09 | Denso Corp | A/d変換器の異常検出装置 |
JP2014143769A (ja) * | 2014-05-16 | 2014-08-07 | Toshiba Mitsubishi-Electric Industrial System Corp | A/d変換装置 |
CN108663584A (zh) * | 2017-03-28 | 2018-10-16 | 精工爱普生株式会社 | 故障判定电路及方法、检测装置、电子设备、移动体 |
JP2021048473A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社デンソーウェーブ | アナログ入力装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120206282A1 (en) | Test circuits and methods for redundant electronic systems | |
CN111435836B (zh) | 模拟转数字转换装置 | |
JP2005522907A (ja) | アナログ−デジタル変換器の機能検査方法と装置,およびアナログ−デジタル変換器 | |
US4309767A (en) | Monitor system for a digital signal | |
CN110401443B (zh) | 同步时钟adc电路的亚稳态的检测消除电路 | |
JPH01241221A (ja) | アナログ信号変換装置 | |
JP4999955B2 (ja) | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 | |
JP5566131B2 (ja) | A/d変換装置 | |
JPS58104524A (ja) | A/dコンバ−タ回路 | |
US4328584A (en) | Method and arrangement for supervising signal amplitude converters | |
KR20160134923A (ko) | 아날로그-디지털 변환 장치 및 아날로그-디지털 변환 장치의 동작 방법 | |
JP3206295B2 (ja) | アナログ/デジタル変換器 | |
JPH09198124A (ja) | 多重化制御装置 | |
SU1128241A1 (ru) | Устройство дл ввода аналоговой информации | |
JP7396127B2 (ja) | 変換処理装置 | |
US20230163776A1 (en) | Analog-to-digital converter and method for analog-to-digital conversion | |
SU1411743A1 (ru) | Микропрограммное устройство управлени с контролем переходов | |
RU34815U1 (ru) | Система преобразования дискретной информации | |
JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 | |
JP2004093198A (ja) | 自己診断機能を有する電子装置 | |
JPH0227401A (ja) | オフセット制御回路 | |
SU1432431A1 (ru) | Устройство поиска места неисправности в аналоговой радиоэлектронной аппаратуре | |
SU744468A1 (ru) | Программный регул тор | |
JPS588351A (ja) | 演算試験回路 | |
JPH0766434B2 (ja) | 半導体装置 |