JPH01241180A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01241180A JPH01241180A JP63067115A JP6711588A JPH01241180A JP H01241180 A JPH01241180 A JP H01241180A JP 63067115 A JP63067115 A JP 63067115A JP 6711588 A JP6711588 A JP 6711588A JP H01241180 A JPH01241180 A JP H01241180A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- source
- channel region
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 230000005669 field effect Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 108091006146 Channels Proteins 0.000 description 58
- 238000010586 diagram Methods 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000004335 scaling law Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 239000004575 stone Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、電界効果トランジスタを備えた半導体装置及
びその製造方法に関する。
びその製造方法に関する。
（従来の技術］
接合型トランジスタ、例えばシ■ットキー接合型電界効
果トランジスタ（以下ＭＥＳ ＦＥＴと称す）の高速性
や微細化等の高性能化のためには、ゲート長の短縮が不
可欠である。しかし、ゲート長（Ｌｇ）のみを短縮した
のでは１μｍ以下の短ゲート飴域において閾値電圧（Ｖ
ｔ ｈ ）の負側へのシフトや電流駆動能力（、！ｉ１
ｍ）の低下といった、謂ゆる短チヤネル効果が顕著にな
る。この短チヤネル効果を抑制するために、ゲート長短
縮によるスフ−リング則を適用するのが一般的である。
果トランジスタ（以下ＭＥＳ ＦＥＴと称す）の高速性
や微細化等の高性能化のためには、ゲート長の短縮が不
可欠である。しかし、ゲート長（Ｌｇ）のみを短縮した
のでは１μｍ以下の短ゲート飴域において閾値電圧（Ｖ
ｔ ｈ ）の負側へのシフトや電流駆動能力（、！ｉ１
ｍ）の低下といった、謂ゆる短チヤネル効果が顕著にな
る。この短チヤネル効果を抑制するために、ゲート長短
縮によるスフ−リング則を適用するのが一般的である。
このスケーリング則は主に、チャネルの形成方法に適用
される。
される。
例えば、ソース直列抵抗が小さく高速性に適したセル７
アライン構造のＧａＡｓ ＭＥＳ ＦＥＴの場合は、ゲ
ート長（チャネル長と同一長さ） （Ｌｇ） 、チャネ
ル厚（ａＪ、？＋ネル濃度（ｎ）を有するＭＥＳ ＦＥ
Ｔを基準にしてスケーリング則が適用される。このたと
なる゛。しかし、チャネルにのみこの様なスケーリング
則を適用したのでは、ソース直列抵抗（Ｒ８）とゲート
容量とが相まって遮断周波数の低下を米たす。これは寄
生効果分と呼されるがスケーリングできず、特に短ゲー
ト化した時にはこの点が問題となる。この点をさらに詳
しく説明する。
アライン構造のＧａＡｓ ＭＥＳ ＦＥＴの場合は、ゲ
ート長（チャネル長と同一長さ） （Ｌｇ） 、チャネ
ル厚（ａＪ、？＋ネル濃度（ｎ）を有するＭＥＳ ＦＥ
Ｔを基準にしてスケーリング則が適用される。このたと
なる゛。しかし、チャネルにのみこの様なスケーリング
則を適用したのでは、ソース直列抵抗（Ｒ８）とゲート
容量とが相まって遮断周波数の低下を米たす。これは寄
生効果分と呼されるがスケーリングできず、特に短ゲー
ト化した時にはこの点が問題となる。この点をさらに詳
しく説明する。
第５図にこのＭＥＳ ＦＥＴを示す。（５１）は半絶縁
性ＧａＡｓ基板であり、この表面にはチャネル領域（５
２）、ソース・ドレイン領域（５６） 、 （５７）が
設けられ、さらにこれらの領域間にはチャネル領域（５
２）とソース・ドレイン領域（５６） 、 （５７）の
中間の不純物濃度を有する中間濃度領域（５４） 、
（５５）が夫々設けられている。
性ＧａＡｓ基板であり、この表面にはチャネル領域（５
２）、ソース・ドレイン領域（５６） 、 （５７）が
設けられ、さらにこれらの領域間にはチャネル領域（５
２）とソース・ドレイン領域（５６） 、 （５７）の
中間の不純物濃度を有する中間濃度領域（５４） 、
（５５）が夫々設けられている。
また、チャネル領域（５２）上にはシ曽ットキーゲート
電極（５３）が形成されている。この構造のＭＥＳＦＥ
Ｔに、この従来のスフ−リング則を適用してゲート長（
Ｌｇ）を変えて真性コンツクタンス（、！ｉ’ｍ）及び
ゲート容量（Ｃ，ｌｉ’）を試算した結果を夫々第６図
及び第７図に示す。第６図から、Ｌｇを短くしても一定
のソース直列抵抗（Ｒ８）が存在する事が判る。また、
第７図からやはりＬｇを短くすれば一定のゲート浮遊容
量（Ｃ，９ｆ）が存在してしまう。
電極（５３）が形成されている。この構造のＭＥＳＦＥ
Ｔに、この従来のスフ−リング則を適用してゲート長（
Ｌｇ）を変えて真性コンツクタンス（、！ｉ’ｍ）及び
ゲート容量（Ｃ，ｌｉ’）を試算した結果を夫々第６図
及び第７図に示す。第６図から、Ｌｇを短くしても一定
のソース直列抵抗（Ｒ８）が存在する事が判る。また、
第７図からやはりＬｇを短くすれば一定のゲート浮遊容
量（Ｃ，９ｆ）が存在してしまう。
この様にスケーリングされたＭＥＳＦＥＴのＲｓ及び（
Ｊｆは、次の第（１）式及び第（２１式によって近似で
きる。
Ｊｆは、次の第（１）式及び第（２１式によって近似で
きる。
ＣＩｆ Ｏｅ 詐・να−・・・・・−（２）′Ｌ＝
中間濃度領域（５４）、（５５）のチャネル長方向の長
さ″ｎ＝中間濃度領域（５１）、（δ）の不純物濃度ｉ
：中間濃度領域（５４）、（５５）の深さＷｇ：ゲート
電極のチャネル幅方向の幅また、これらの式よりＦＥＴ
の性能指数である遮断周波数（ｆＴ）は次の第（３）式
によって表わされる。
中間濃度領域（５４）、（５５）のチャネル長方向の長
さ″ｎ＝中間濃度領域（５１）、（δ）の不純物濃度ｉ
：中間濃度領域（５４）、（５５）の深さＷｇ：ゲート
電極のチャネル幅方向の幅また、これらの式よりＦＥＴ
の性能指数である遮断周波数（ｆＴ）は次の第（３）式
によって表わされる。
−一り一一−
ｆ、 ａ″Ｒａ 、Ｃ１ｆ ””” ”
”ｆＴはＲｓ及びＣ９ｆの大きさで決まり、この様なス
ケーリング則に従ったＭＥＳＦＥＴではｈの向上が望め
ないという問題があり、この様なＭＥＳＦＥＴを集積回
路の重要部分例えば、スイッチング用として採用した際
には、回路全体の高速性が阻害され、縞性能化が図れな
かった。
”ｆＴはＲｓ及びＣ９ｆの大きさで決まり、この様なス
ケーリング則に従ったＭＥＳＦＥＴではｈの向上が望め
ないという問題があり、この様なＭＥＳＦＥＴを集積回
路の重要部分例えば、スイッチング用として採用した際
には、回路全体の高速性が阻害され、縞性能化が図れな
かった。
（発明が解決しようとする課題）
従来の電界効果トランジスタ（ＦＥＴ）を微細化してゆ
く上で、チャネル層に関してスケーリング則を適用した
だけでは寄生効果分はスフ−リングされず、特に微細Ｆ
ＥＴにおいてはこの寄生効果分の占める割合が大きくな
る。本発明は上記問題点に鑑みなされたもので、寄生効
果分に因る動作速度の低下を軽減したＦＥＴから成る高
速性に適した半導体装置及びその製造方法を提供する事
を目的とする。
く上で、チャネル層に関してスケーリング則を適用した
だけでは寄生効果分はスフ−リングされず、特に微細Ｆ
ＥＴにおいてはこの寄生効果分の占める割合が大きくな
る。本発明は上記問題点に鑑みなされたもので、寄生効
果分に因る動作速度の低下を軽減したＦＥＴから成る高
速性に適した半導体装置及びその製造方法を提供する事
を目的とする。
（課題を解決するための手段）
本発明は、半導体基板面に設けられ、第１のチャネル領
域、第１のソース・ドレイン領域及びこの第１のソース
・ドレイン領域と前記第１のチャネル領域間に夫々設け
られ、不純物濃度が前記第１のチャネル領域と前記第１
のソース・ドレイン領域との間の濃度である第１の中間
濃度領域を備えた第１の電界効果トランジスタと、前記
半導体基板の同一面に設けられ、前記第１のチャネル領
域に比べてチャネル長方向の長さが短く、チャネルの厚
みが薄く不純物濃度が高い第２のチャネル領域、第２の
ソース・ドレイン領域、及びこの第２のソース・ドレイ
ン領域と前記第２のチャネル領域間に夫々設けられ、不
純物濃度が前記第２のチャネル領域と前記第２のソース
・ドレイン領域との間の濃度である第２の中間濃度領域
とを備えた第２の電界効果トランジスタとを具備する半
導体装置において、前記第２の中間濃度領域を以下の４
つのいずれかの手段によって形成される事を特徴とする
半導体装置を提供する。即ち、第１の・手段として前記
第１の中間濃度領域に比べて、チャネル長方向の長さの
みが短く形成されるか、第２の手段として前記第１の中
間ｍ度領域に比べて度領域に比べてチャネル長方向の長
さが同一で、厚みが厚く、不純物濃度が高く形成される
。
域、第１のソース・ドレイン領域及びこの第１のソース
・ドレイン領域と前記第１のチャネル領域間に夫々設け
られ、不純物濃度が前記第１のチャネル領域と前記第１
のソース・ドレイン領域との間の濃度である第１の中間
濃度領域を備えた第１の電界効果トランジスタと、前記
半導体基板の同一面に設けられ、前記第１のチャネル領
域に比べてチャネル長方向の長さが短く、チャネルの厚
みが薄く不純物濃度が高い第２のチャネル領域、第２の
ソース・ドレイン領域、及びこの第２のソース・ドレイ
ン領域と前記第２のチャネル領域間に夫々設けられ、不
純物濃度が前記第２のチャネル領域と前記第２のソース
・ドレイン領域との間の濃度である第２の中間濃度領域
とを備えた第２の電界効果トランジスタとを具備する半
導体装置において、前記第２の中間濃度領域を以下の４
つのいずれかの手段によって形成される事を特徴とする
半導体装置を提供する。即ち、第１の・手段として前記
第１の中間濃度領域に比べて、チャネル長方向の長さの
みが短く形成されるか、第２の手段として前記第１の中
間ｍ度領域に比べて度領域に比べてチャネル長方向の長
さが同一で、厚みが厚く、不純物濃度が高く形成される
。
また、本発明はチャネル領域と、このチャネル領域に接
して設けられたゲート電極と、前記チャネル領域の両側
に設けられ、不純物濃度が前記チャネル領域より高いソ
ース・ドレイン領域と、前記チャネル領域及び前記ソー
ス・ドレイン領域間に夫々設けられ、不純物濃度が前記
チャネル領域及び前記ソース・ドレイン領域の中間であ
る中間ａ９７Ｊｔ領域とを備える電界効果トランジスタ
を微細化するに際して、前記チャネル領域のチャネル長
方向の長さを短くして深さを浅くシ濃度を高くするのに
伴ない、前記中間＃度飴域を以下の４つのいずれかの手
段によって形成する事を特徴とする半導体装置の製造方
法を提供する事を特徴とする。
して設けられたゲート電極と、前記チャネル領域の両側
に設けられ、不純物濃度が前記チャネル領域より高いソ
ース・ドレイン領域と、前記チャネル領域及び前記ソー
ス・ドレイン領域間に夫々設けられ、不純物濃度が前記
チャネル領域及び前記ソース・ドレイン領域の中間であ
る中間ａ９７Ｊｔ領域とを備える電界効果トランジスタ
を微細化するに際して、前記チャネル領域のチャネル長
方向の長さを短くして深さを浅くシ濃度を高くするのに
伴ない、前記中間＃度飴域を以下の４つのいずれかの手
段によって形成する事を特徴とする半導体装置の製造方
法を提供する事を特徴とする。
即ち、第１の手段としてチャネル長方向の長さのみを短
くするか、第２の手段としてチャネル長方向の長さを短
く、厚みを厚く、不純物濃度を一定にして形成するか、
第３の手段としてチャネル長方向の長さを短く、厚さを
一定にし、不純物濃度を高く形成するか、或は第４の手
段としてチャネル長方向の長さを一定にし、厚みを厚く
、不純物濃度を高くして形成する。
くするか、第２の手段としてチャネル長方向の長さを短
く、厚みを厚く、不純物濃度を一定にして形成するか、
第３の手段としてチャネル長方向の長さを短く、厚さを
一定にし、不純物濃度を高く形成するか、或は第４の手
段としてチャネル長方向の長さを一定にし、厚みを厚く
、不純物濃度を高くして形成する。
（作 用）
本発明によれば、スψ−リングされるＦＥＴは、チャネ
ル領域の微細化に共って中間＃度領域のサイズあるいは
不純物濃度を、ゲート電極とこの中住効果分の低下が図
られ、ＦＥＴは高速に動作しうる。
ル領域の微細化に共って中間＃度領域のサイズあるいは
不純物濃度を、ゲート電極とこの中住効果分の低下が図
られ、ＦＥＴは高速に動作しうる。
（実施例）
本発明の詳細を実施例に従って説明する。
第１図は、本発明の第１の実施例に係るＤＣＦＬ（Ｄｉ
ｒｅｃｔ Ｃｏｕｐｌｅｄ ＰＥＴ Ｌｏｇｉｃ）回路
方式のインバーターを示す図である。第１図（ａ）は断
面図、第１図（ｂ）は等価回路図を夫々示す。
ｒｅｃｔ Ｃｏｕｐｌｅｄ ＰＥＴ Ｌｏｇｉｃ）回路
方式のインバーターを示す図である。第１図（ａ）は断
面図、第１図（ｂ）は等価回路図を夫々示す。
先ず、半４縁性のＧａＡｓ基板＋１１上に第１の電界効
果トランジスタ例えば、負荷として働くデプレッシ■ン
形のＭＥＳＦ”ＥＴ （以下Ｄ＠ＭＥＳＦＥＴと略す）
αＱが設けられている。このＤ＠ＭＥＳＦＥＴは、チャ
ネル長０．８μｍ、チャネルの深さ８００Ａ 、不純物
濃度Ｉ Ｘ １０” ｔｗｏ３のｎ型のチャネル領域（
２１上に窒化タングステンのシーットキーゲート電極（
３）が設けられている。このｎ型のチャネル領域（２１
を挾んで両側にｒＩ＋型のソース・ドレイン領域（６）
、 （７１が形成されており、さらにこれ゛ら２つの
領域上には夫々ＡｕＧｅのソース・ドレイン電、１Ｍ
（８１、＋９１が設けられている。そして、このｎ型の
チャネル領域（２）とｎ型のソース・ドレイン領域（６
） 、 ＋７１間には、これらのＩ Ｘ １０１７ｃｎ
ｒ３．厚さ１００ＯＡにて形成されている。
果トランジスタ例えば、負荷として働くデプレッシ■ン
形のＭＥＳＦ”ＥＴ （以下Ｄ＠ＭＥＳＦＥＴと略す）
αＱが設けられている。このＤ＠ＭＥＳＦＥＴは、チャ
ネル長０．８μｍ、チャネルの深さ８００Ａ 、不純物
濃度Ｉ Ｘ １０” ｔｗｏ３のｎ型のチャネル領域（
２１上に窒化タングステンのシーットキーゲート電極（
３）が設けられている。このｎ型のチャネル領域（２１
を挾んで両側にｒＩ＋型のソース・ドレイン領域（６）
、 （７１が形成されており、さらにこれ゛ら２つの
領域上には夫々ＡｕＧｅのソース・ドレイン電、１Ｍ
（８１、＋９１が設けられている。そして、このｎ型の
チャネル領域（２）とｎ型のソース・ドレイン領域（６
） 、 ＋７１間には、これらのＩ Ｘ １０１７ｃｎ
ｒ３．厚さ１００ＯＡにて形成されている。
この中間濃度領域は、シｗ ｙ ）キーゲート電極（３
）に自己整合して形成されるので、チャネル長方向の長
さはゲート長に等しく、ここでは０．８μｍである。こ
のＤ ＠ＭＥＳＦＥＴ （ＩＱの各領域は例えばイオン
注にて形成される。この様に構成されたＤ−ＭＥＳＦＥ
ＴａＱのｖｔｈは、−０，５Ｖとなっている。
）に自己整合して形成されるので、チャネル長方向の長
さはゲート長に等しく、ここでは０．８μｍである。こ
のＤ ＠ＭＥＳＦＥＴ （ＩＱの各領域は例えばイオン
注にて形成される。この様に構成されたＤ−ＭＥＳＦＥ
ＴａＱのｖｔｈは、−０，５Ｖとなっている。
−万、（至）は第２の電界効果トランジスタ例えばエン
ハンスメント形ＭＥＳＦＥＴ （以下Ｅ−ＭＥＳＦＥＴ
と略す）であり、スイッチング動作をする。このＥ−Ｍ
ＥＳＦＥＴはインバーターの動作速度を決めるために負
荷用のＤ−ＭＥＳＦＥＴ Ｈに比べ高速にて動作する事
が要求される。従って、 Ｅ−ＭＥＳＦＥ’ｌ”（１）
はこのＤ−ＭＥＳＦＥＴα〔を基準にして本発明の手段
であるスケーリング則を適用して形成されている。Ｅ−
ＭＥＳＦＥＴ Ｃ１！１の構造のうち、Ｄ−ＭＥＳＦＥ
ＴａＱと対応する部分には添字を付した同一の数字で示
す。
ハンスメント形ＭＥＳＦＥＴ （以下Ｅ−ＭＥＳＦＥＴ
と略す）であり、スイッチング動作をする。このＥ−Ｍ
ＥＳＦＥＴはインバーターの動作速度を決めるために負
荷用のＤ−ＭＥＳＦＥＴ Ｈに比べ高速にて動作する事
が要求される。従って、 Ｅ−ＭＥＳＦＥ’ｌ”（１）
はこのＤ−ＭＥＳＦＥＴα〔を基準にして本発明の手段
であるスケーリング則を適用して形成されている。Ｅ−
ＭＥＳＦＥＴ Ｃ１！１の構造のうち、Ｄ−ＭＥＳＦＥ
ＴａＱと対応する部分には添字を付した同一の数字で示
す。
先ず、従来から用いられているスケーリング則に従って
Ｅ−ＭＥＳＦＥＴのチャネル領域は決定される。
Ｅ−ＭＥＳＦＥＴのチャネル領域は決定される。
つまり、ここではスケーリングファクター製を２として
いるので、次の式が適用され、Ｅ＠厖５ＦＥＴのチャネ
ル長、チャネルの深さ及びチャネルの不純物濃度が決ま
る。
いるので、次の式が適用され、Ｅ＠厖５ＦＥＴのチャネ
ル長、チャネルの深さ及びチャネルの不純物濃度が決ま
る。
＝０．４μｍ
１０１６（１１１３＝ ４ Ｘ １０１６ｃｍ−３次に
、中間濃度領域（５１）は以下の理由によってチャネル
長方向の長さ０が決定される。
、中間濃度領域（５１）は以下の理由によってチャネル
長方向の長さ０が決定される。
即ち、Ｒｓ、（Ｊｆは第（１）式、第（２１式で算出さ
れる１倍に低減できる事が判る。従って、ｆＴも（３）
式によりに倍に向上できる事が判る。
れる１倍に低減できる事が判る。従って、ｆＴも（３）
式によりに倍に向上できる事が判る。
以上より、
０．２６μｍ
＝−＝０．１３μｍ
不純物濃度か）及び深さＣ＆）は中間濃度領（４）と同
じにしている。この様なサイズの中間濃度領域（５、）
及びチャネル領域（２□］から構成されるＥ−ＭＥＳＦ
ＥＴ ＃ ０：） Ｖｔ ３１は０．ＩＶ、！：なる。
じにしている。この様なサイズの中間濃度領域（５、）
及びチャネル領域（２□］から構成されるＥ−ＭＥＳＦ
ＥＴ ＃ ０：） Ｖｔ ３１は０．ＩＶ、！：なる。
以上（Ｄ Ｄ −ＭＥＳＦＥＴａＱとＥ＠ＭＥＳＦＥＴ
（至）のチャネル領域及び中間濃度領域の幅（図面の奥
ゆき方向）は５μｍで同一にしてイル。Ｄ＠ＭＥＳＦＥ
Ｔ Ｑｌのシ１１ットキーゲート電極（３）、ソース電
極（８）及びＥ−ＭＥＳＦＥＴ（イ）のドレイン電ｍ（
９１）を接続してインバーターを構成する。そして、Ｄ
−ＭＥＳＦＥＴ Ｑ［ｌ ノドレイン電Ｍ ＋９１
）Ｃ電源電圧（ＶＤＤ） Ｉ Ｖを印加し、Ｅ −ＭＥ
ＳＦＥＴ Ｗ （Ｄ ７−、Ｚ、電極（８１）を接地し
た状態で、シ■ットキーゲート電極（３１）に人力信号
（ＶＩＮ）（ローｏｖ、）＼イ０．８Ｖ）を入力して、
シ雪ットキーゲート電極（３）からＶＩＮと逆相の出力
信号（ＶＯｕｔ）（ローＯｖ。
（至）のチャネル領域及び中間濃度領域の幅（図面の奥
ゆき方向）は５μｍで同一にしてイル。Ｄ＠ＭＥＳＦＥ
Ｔ Ｑｌのシ１１ットキーゲート電極（３）、ソース電
極（８）及びＥ−ＭＥＳＦＥＴ（イ）のドレイン電ｍ（
９１）を接続してインバーターを構成する。そして、Ｄ
−ＭＥＳＦＥＴ Ｑ［ｌ ノドレイン電Ｍ ＋９１
）Ｃ電源電圧（ＶＤＤ） Ｉ Ｖを印加し、Ｅ −ＭＥ
ＳＦＥＴ Ｗ （Ｄ ７−、Ｚ、電極（８１）を接地し
た状態で、シ■ットキーゲート電極（３１）に人力信号
（ＶＩＮ）（ローｏｖ、）＼イ０．８Ｖ）を入力して、
シ雪ットキーゲート電極（３）からＶＩＮと逆相の出力
信号（ＶＯｕｔ）（ローＯｖ。
ハイ０．８Ｖ）を出力できる様になっている。
このように構成されたインバーター回路は、中間濃度領
域をスケーリングせず、Ｄ−ＭＥＳＦＥＴと同じサイズ
にしたＥ＠ＭＥＳＦＥＴをスイッチングに用いたものに
比べ、高速性に適している。
域をスケーリングせず、Ｄ−ＭＥＳＦＥＴと同じサイズ
にしたＥ＠ＭＥＳＦＥＴをスイッチングに用いたものに
比べ、高速性に適している。
ここではスケーリング７アクタ（ｋ）が２の場合につい
て説明したが、チャネル領域についてはに＝２とし、ｋ
を４にして同じチャネル領域を持った同−ｖｔｈのＥ＠
ＭＥＳＦＥＴを形成した。この際の中間ｒ濃度層の各値
を！１表に示す。
て説明したが、チャネル領域についてはに＝２とし、ｋ
を４にして同じチャネル領域を持った同−ｖｔｈのＥ＠
ＭＥＳＦＥＴを形成した。この際の中間ｒ濃度層の各値
を！１表に示す。
第１表
この様に形成されたＥ−ＭＥＳＦＥＴから構成される同
様のインバーター回路も高速性に適している。
様のインバーター回路も高速性に適している。
以上の様にｋに構わる事なく、Ｅ−ＭＥＳＦＥＴのＬの
みをＤ−ＭＥＳＦＥＴより短くすれば、高速性に適した
ものを形成しうる。
みをＤ−ＭＥＳＦＥＴより短くすれば、高速性に適した
ものを形成しうる。
次に、第２の実施例として、第１の実施例と別の手段に
よりＲｓを低減したＥφ八へＥｓＦ’ＥＴから成る同様
のインバーター回路を説明する。
よりＲｓを低減したＥφ八へＥｓＦ’ＥＴから成る同様
のインバーター回路を説明する。
第２図は、インバータのＥ−ＭＥＳＦＥＴのみを示した
断面図である。回路の接続及びＤ−ＭＥＳＦＥＴは第１
の実施例と同様にしているので、ここでは図示しない。
断面図である。回路の接続及びＤ−ＭＥＳＦＥＴは第１
の実施例と同様にしているので、ここでは図示しない。
第１の電界効果トランジスタ（Ｄ−ＭＥＳＦＥＴ（ＩＩ
）と比べ、中間ｍ度領域（５１）のＬをに倍Ｋをｋ（こ
こでも２の場合を示す）倍にする。従って、Ｌ、ａは次
の値になる。
）と比べ、中間ｍ度領域（５１）のＬをに倍Ｋをｋ（こ
こでも２の場合を示す）倍にする。従って、Ｌ、ａは次
の値になる。
ｎはＤ−ＭＥＳＦＥＴと同一になっている。
この様に、中間濃度領域（５１］のサイズ変更によって
第（１）式で示されるＲｓは次の第（４）式で表される
。
第（１）式で示されるＲｓは次の第（４）式で表される
。
され、またＣ、Ｓｊｆも変わらないので第（３）式で示
されるｆＴはに２倍に向上する。従って、インバーター
回路は高速性に適している。
されるｆＴはに２倍に向上する。従って、インバーター
回路は高速性に適している。
また、チャネル領域についてはに＝２とし、中間＠度飴
域はｋが４の場合で同じｖｔｈを持つＥ・ＭＥＳＦＥＴ
を形成した。このＥ＠ＭＥＳＦＥＴの中間濃度領域の各
値を１４２表に示す。
域はｋが４の場合で同じｖｔｈを持つＥ・ＭＥＳＦＥＴ
を形成した。このＥ＠ＭＥＳＦＥＴの中間濃度領域の各
値を１４２表に示す。
第２表
このＥ＠ＭＥＳＦＥＴもｆＴが向上する。従ってインバ
ーター回路も高速動作に適している。この様にｋに拘わ
る事なく、Ｅ＠ＭＥＳＦＥＴ ！ｉＤ拳ＭＥＳＦＥＴに
比べて、その中間濃度領域のＬが短＜、ａが厚くかつｎ
が同じであれば、 Ｄ−ＭＥＳＦＥＴに比べて高速性に
適してり−る。
ーター回路も高速動作に適している。この様にｋに拘わ
る事なく、Ｅ＠ＭＥＳＦＥＴ ！ｉＤ拳ＭＥＳＦＥＴに
比べて、その中間濃度領域のＬが短＜、ａが厚くかつｎ
が同じであれば、 Ｄ−ＭＥＳＦＥＴに比べて高速性に
適してり−る。
第３の実施例として、さらに別の手段により、Ｄ−ＭＥ
ＳＦＥＴ Ｈをスケ−にリングしてｆＴを低減したＥ−
ＭＥＳＦＥＴから成るインバーター回路を説明する。こ
こでも回路構成及びＤ＠ＭＥＳＦＥＴは第１の実施例と
同様であるので、Ｅ＠ＭＥＳＦＢＴのみを第３図に示す
。
ＳＦＥＴ Ｈをスケ−にリングしてｆＴを低減したＥ−
ＭＥＳＦＥＴから成るインバーター回路を説明する。こ
こでも回路構成及びＤ＠ＭＥＳＦＥＴは第１の実施例と
同様であるので、Ｅ＠ＭＥＳＦＢＴのみを第３図に示す
。
このＥ＠ＭＥＳＦＥＴの中間濃度領域（５３）は、Ｌを
１倍、ｉをに倍にしている。つまりここではｋかに ２であるのでＬ ｅ ｎは次の値になる。
１倍、ｉをに倍にしている。つまりここではｋかに ２であるのでＬ ｅ ｎは次の値になる。
＝ ２ Ｘ １０” ｅｘ−３
ａはＤ＠ＭＥＳＦＥＴと同一になっている。
この様な中間濃度領域を有するＥ−ＭＥＳＦＥＴではＲ
ｓ及びＣ，Ｆｆは以下の第（５）式、第（６）式となる
。
ｓ及びＣ，Ｆｆは以下の第（５）式、第（６）式となる
。
Ｃ，！１ｌｆｏｃ ｖ’に−Ｗ、９＠ｖ’τ
・・・・・・（６）これらの式と第（３）式よ
りｆはＤ・ＭＥＳＦＥＴに比べてｋｖ’に倍になる事が
判る。従って、このＥ＠１！ＥＳＦＥＴから構成される
インバーター回路は以上の実施例同様に高速性に適して
いる。
・・・・・・（６）これらの式と第（３）式よ
りｆはＤ・ＭＥＳＦＥＴに比べてｋｖ’に倍になる事が
判る。従って、このＥ＠１！ＥＳＦＥＴから構成される
インバーター回路は以上の実施例同様に高速性に適して
いる。
また、中間濃度領域（ごついてｋの値が４であるＥ−Ｍ
ＥＳＦＥＴを形成し、これを同様のインバーター回路に
組み込んだ。このＥ−ＭＥＳＦＥＴの中間濃度領域の６
値を第３−＄ｅに示す。
ＥＳＦＥＴを形成し、これを同様のインバーター回路に
組み込んだ。このＥ−ＭＥＳＦＥＴの中間濃度領域の６
値を第３−＄ｅに示す。
第３表
この様に、ｋの値にかかわらずＥ−ＭＥＳＦＥＴは、Ｄ
−ＭＥＳＦＥＴに比べ、その中間濃度領域のＬが短くに
が同一で、πが筒ければＤ−ＭＥＳＦＥＴより高速に動
作しうる。
−ＭＥＳＦＥＴに比べ、その中間濃度領域のＬが短くに
が同一で、πが筒ければＤ−ＭＥＳＦＥＴより高速に動
作しうる。
最後に第４の実施例を説明する。この場合もＤ・ＭＥＳ
Ｆ’ＥＴからスケーリングに形成したＥ−ＭＥＳＦＥＴ
から同様のインバーター回路が構成される。第４図１こ
このＥ＠ＭＥＳＦＥＴのみの断面図を示す。このＥ・Ｍ
ＥＳＦＥＴもＤ−ＭＥＳＦＥＴからスケーリングしたも
ので、１をに倍、肩をに倍、Ｌを一定にしている。
Ｆ’ＥＴからスケーリングに形成したＥ−ＭＥＳＦＥＴ
から同様のインバーター回路が構成される。第４図１こ
このＥ＠ＭＥＳＦＥＴのみの断面図を示す。このＥ・Ｍ
ＥＳＦＥＴもＤ−ＭＥＳＦＥＴからスケーリングしたも
ので、１をに倍、肩をに倍、Ｌを一定にしている。
従ってここではｋを２としているので、ｉと石は次の様
になる。
になる。
＝ ２ Ｘ １０１７０１１−３
ＬはＤ ＠ＭＥＳＦＥＴと同じにしている。
この様に中間濃度領域（５４）を新たｆこする４１：Ｉ
ζより、第（１） 、 ＋２）式（７） Ｒｓ 、ＣＩ
ｆ Ｅｉ 次ノ第（７）Ｋ、 、 第（８１式となる。
ζより、第（１） 、 ＋２）式（７） Ｒｓ 、ＣＩ
ｆ Ｅｉ 次ノ第（７）Ｋ、 、 第（８１式となる。
ｃｉ ｔ ｏｃ ｘ −ｗｐ −１；
−、、−、（８）この場合にもｆは第（３）式よりＤ
−ＭＥＳＦＥＴに比べｆｖ／Ｔ倍になる事が判る。
−、、−、（８）この場合にもｆは第（３）式よりＤ
−ＭＥＳＦＥＴに比べｆｖ／Ｔ倍になる事が判る。
このＥ−ＭＥＳＦ’ＥＴも高速ｌごて動作し、インバー
ター回路は高速性に適している。
ター回路は高速性に適している。
また、中間ｆｓ度領領域ついてｋが４の場合のＥ・ＭＥ
ＳＦＥＴを形成する際； ｓ Ｍ ＃ Ｅｉの６値を第
４表ｆζ示す。
ＳＦＥＴを形成する際； ｓ Ｍ ＃ Ｅｉの６値を第
４表ｆζ示す。
第４表
ＣＯ：）様１ｃｋｌｃ拘わる事なく、Ｅ −ＭＥＳＦＥ
Ｔ ｃ−！、Ｄ−ＭＥＳＦＥＴに比べＣを長く、ｉを同
一で、石を高くする事で、Ｄ−ＭＥＳＦＥＴに比べ高速
に動作しうる。
Ｔ ｃ−！、Ｄ−ＭＥＳＦＥＴに比べＣを長く、ｉを同
一で、石を高くする事で、Ｄ−ＭＥＳＦＥＴに比べ高速
に動作しうる。
以上の実施例ではＥ−ＭＥＳＦＥＴのチャネル領域と中
間濃度領域の幅は、Ｄ−ＭＥＳＦＥＴともども５／ｊｍ
で同一にしたが、小さいドレイン電流を得るためＣζ所
望に応じて縮小しても良い。また、ここではＤＣＦＬ回
路万式のインバーター回路のうち、Ｄ＠ＭＥＳＦＥＴを
基準にチャネル領域及び中間濃度領域をスケーリングし
たＥ−ＭＥＳＦＥＴについて説明したが、これにかかわ
らず、例えばあるＤ−ＭＥＳＦＥＴを上述の基準によう
スケーリングして、Ｄ−ＭＥＳＦＥＴを設計したりある
いは、あるＥ−ＭＥＳＦＥＴを基準としてスケーリング
した・、 Ｅ 、 ＭＥＳＦＥＴを設計しても良い。
間濃度領域の幅は、Ｄ−ＭＥＳＦＥＴともども５／ｊｍ
で同一にしたが、小さいドレイン電流を得るためＣζ所
望に応じて縮小しても良い。また、ここではＤＣＦＬ回
路万式のインバーター回路のうち、Ｄ＠ＭＥＳＦＥＴを
基準にチャネル領域及び中間濃度領域をスケーリングし
たＥ−ＭＥＳＦＥＴについて説明したが、これにかかわ
らず、例えばあるＤ−ＭＥＳＦＥＴを上述の基準によう
スケーリングして、Ｄ−ＭＥＳＦＥＴを設計したりある
いは、あるＥ−ＭＥＳＦＥＴを基準としてスケーリング
した・、 Ｅ 、 ＭＥＳＦＥＴを設計しても良い。
即ち、Ｄ（又はＥ）・ＭＥＳＦＥＴをスケーリングファ
クターにで縮小する場合でも、チャネル領域（ζついて
はゲート長ｉ、チャネル厚に、チャネル＠Ｉｌｋ”とし
ておき、中間＋１度層については （３）チャネル長方向の＠Ｌを−、濃度；をに倍（４）
厚み；をに倍、＠度ｉをに倍 等とすれば良い。
クターにで縮小する場合でも、チャネル領域（ζついて
はゲート長ｉ、チャネル厚に、チャネル＠Ｉｌｋ”とし
ておき、中間＋１度層については （３）チャネル長方向の＠Ｌを−、濃度；をに倍（４）
厚み；をに倍、＠度ｉをに倍 等とすれば良い。
また、電界効果トランジスタは、シ習ットキー接合型に
力）ぎらす、電極をｐ型のＧａＡｓで形成した様な接合
型電界効果トランジスタにも適用できる。さらに、基板
はインゴットから切り出したＧａＡｓをそのまま用いて
も良いが、その表面に新たｌζアンドープのエピタキシ
ャル層をバッンアー層として形成した様なものでも構わ
ない。ここでは基板にＧａＡａを採用したが、ＩｎＰ
＋ＡＪＧａＡａ等の他の化合物牛導体、もしくはＧｅ＋
Ｓｆ等で亀良い。
力）ぎらす、電極をｐ型のＧａＡｓで形成した様な接合
型電界効果トランジスタにも適用できる。さらに、基板
はインゴットから切り出したＧａＡｓをそのまま用いて
も良いが、その表面に新たｌζアンドープのエピタキシ
ャル層をバッンアー層として形成した様なものでも構わ
ない。ここでは基板にＧａＡａを採用したが、ＩｎＰ
＋ＡＪＧａＡａ等の他の化合物牛導体、もしくはＧｅ＋
Ｓｆ等で亀良い。
上記構成によれば、電界効果トランジスタが高速に動作
する為に、高速性に適した半導体装置を提供できる。ま
た、この様な高速性に適した半導体装置の製造方法を提
供できる。
する為に、高速性に適した半導体装置を提供できる。ま
た、この様な高速性に適した半導体装置の製造方法を提
供できる。
第１図は、本発明の第１の実施例を示す図、第２図は、
本発明の第２の実施例を示す図、第３図は、本発明の第
３の実施例を示す図、第４図は、本発明の第４の実施例
を示す図、第５図は従来例を示す図、第６図及び第７図
は、従来例を説明する図である。 １・・・半絶縁性のＧａＡｓ基板、２ ＋ ２１ ｗ
２２ ｍ ２３ ｍ ２４・・・チャネル領域、３，３
８，３□ｍ３３ｓ３４・・・窒化タングステンのシ・ッ
トキーゲート電極、４．象１ ＃ （２，５３，５４・
・・中間濃度領域、６，６８，６□１６３．６４・・・
♂型のソース領域、７，７□、７□＊ ７３ ＃ ７４
・・・ｒ１＋型のドレイン領域、８ 、８１ｅ ｓ、、
ｓ３． ｓ４”’ ＡｕＧｅのソース電極、９ ａ
９ｉ ＃ ９２ ｓ ９３ ＃ ９４− ＡｕＧｅのド
レイン電極、１０・・・Ｄ−ＭＥＳＦＥＴ 、 ２０・
・・Ｅ＠ＭＥＳＦＥＴ。
本発明の第２の実施例を示す図、第３図は、本発明の第
３の実施例を示す図、第４図は、本発明の第４の実施例
を示す図、第５図は従来例を示す図、第６図及び第７図
は、従来例を説明する図である。 １・・・半絶縁性のＧａＡｓ基板、２ ＋ ２１ ｗ
２２ ｍ ２３ ｍ ２４・・・チャネル領域、３，３
８，３□ｍ３３ｓ３４・・・窒化タングステンのシ・ッ
トキーゲート電極、４．象１ ＃ （２，５３，５４・
・・中間濃度領域、６，６８，６□１６３．６４・・・
♂型のソース領域、７，７□、７□＊ ７３ ＃ ７４
・・・ｒ１＋型のドレイン領域、８ 、８１ｅ ｓ、、
ｓ３． ｓ４”’ ＡｕＧｅのソース電極、９ ａ
９ｉ ＃ ９２ ｓ ９３ ＃ ９４− ＡｕＧｅのド
レイン電極、１０・・・Ｄ−ＭＥＳＦＥＴ 、 ２０・
・・Ｅ＠ＭＥＳＦＥＴ。
Claims (8)
- （１）半導体基板面に設けられ、第１のチャネル領域、
第１のソース・ドレイン領域、及びこの第１のソース・
ドレイン領域と前記第１のチャネル領域間に夫々設けら
れ、不純物濃度が前記第１のチャネル領域と前記第１の
ソース・ドレイン領域との間の濃度である第１の中間濃
度領域を備えた第１の電界効果トランジスタと、前記半
導体基板の同一面に設けられ、前記第１のチャネル領域
に比べてチャネル長方向の長さが短く、チャネルの厚み
が薄く不純物濃度が高い第２のチャネル領域、第２のソ
ース・ドレイン領域、及びこの第２のソース・ドレイン
領域と前記第２のチャネル領域間に夫々設けられ、不純
物濃度が前記第２のチャネル領域と前記第２のソース・
ドレイン領域との間の濃度である第２の中間濃度領域と
を備えた第２の電界効果トランジスタとを具備する半導
体装置において、前記第２の中間濃度領域は、前記第１
の中間濃度領域に比ベてチャネル長方向の長さのみが短
く形成された事を特徴とする半導体装置。 - （２）半導体基板面に設けられ、第１のチャネル領域、
ソース・ドレイン領域及び、この第１のソース・ドレイ
ン領域と前記第１のチャネル領域間に夫々設けられ、不
純物濃度が前記第１のチャネル領域と前記第１のソース
・ドレイン領域との間の濃度である第１の中間濃度領域
を備えた第１の電界効果トランジスタと、前記半導体基
板の同一面に設けられ、前記第１のチャネル領域に比べ
てチャネル長方向の長さが短くチャネルの厚みが薄く不
純物濃度が高い第２のチャネル領域、第２のソース・ド
レイン領域及び、この第２のソース・ドレイン領域と前
記第２のチャネル領域間に夫々設けられ、不純物濃度が
前記第２のチャネル領域と前記第２のソース・ドレイン
領域との間の濃度である第２の中間濃度領域とを備えた
第２の電界効果トランジスタとを具備する半導体装置に
おいて、前記第２の中間濃度領域は、前記第１の中間濃
度領域に比ベてチャネル長方向の長さが短く、厚みが厚
く、不純物濃度が同じに形成された事を特徴とする半導
体装置。 - （３）半導体基板面に設けられ、第１のチャネル領域、
第１のソース・ドレイン領域及び、この第１のソース・
ドレイン領域と前記第１のチャネル領域間に夫々設けら
れ、不純物濃度が前記第１のチャネル領域と前記第１の
ソース・ドレイン領域との間の濃度である第１の中間濃
度領域を備えた第１の電界効果トランジスタと、前記半
導体基板の同一面に設けられ、前記第１のチャネル領域
に比べてチャネル長方向の長さを短くチャネルの厚みが
薄く、不純物濃度が高い第２のチャネル領域、第２のソ
ース・ドレイン領域及び、この第２のソース・ドレイン
領域と前記第２のチャネル領域間に夫々設けられ、不純
物濃度が前記第２のチャネル領域と前記第２のソース・
ドレイン領域との間の濃度である第２の中間濃度領域と
を備えた第２の電界効果トランジスタとを具備する半導
体装置において、前記第２の中間濃度領域は前記第１の
中間濃度領域に比べてチャネル長方向の長さが短く厚さ
が同一で、不純物濃度が高く形成された事を特徴とする
半導体装置。 - （４）半導体基板面に設けられ、第１のチャネル領域、
第１のソース・ドレイン領域及び、この第１のソース・
ドレイン領域と前記第１のチャネル領域間に夫々設けら
れ、不純物濃度が前記第１のチャネル領域と前記第１の
ソース・ドレイン領域との間の濃度である第１の中間濃
度領域を備えた第１の電界効果トランジスタと、前記半
導体基板の同一面に設けられ、前記第１のチャネル領域
に比べてチャネル長方向の長さが短くチャネルの厚みが
薄く不純物濃度が高い第２のチャネル領域、第２のソー
ス・ドレイン領域及び、この第２のソース・ドレイン領
域と前記第２のチャネル領域間に夫々設けられ、不純物
濃度が前記第２のチャネル領域と前記第２のソース・ド
レイン領域との間の濃度である第２の中間濃度領域とを
備えた第２の電界効果トランジスタとを具備する半導体
装置において、前記第２の中間濃度領域は前記第１の中
間濃度領域に比べてチャネル長方向の長さが同一で、厚
みが厚く、不純物濃度が高く形成された事を特徴とする
半導体装置。 - （５）チャネル領域と、このチャネル領域に接して設け
られたゲート電極と、前記チャネル領域の両側に設けら
れ、不純物濃度が前記チャネル領域より高いソース・ド
レイン領域と、前記チャネル領域及び前記ソース・ドレ
イン領域間に夫々設けられ、不純物濃度が前記チャネル
領域及び前記ソース・ドレイン領域の中間である中間濃
度領域とを備える電界効果トランジスタを微細化するに
際して、前記チャネル領域のチャネル長方向の長さを短
くして深さを浅くし濃度を高くするのに伴ない前記中間
濃度領域のチャネル長方向の長さのみを短くする事を特
徴とする半導体装置の製造方法。 - （６）チャネル領域と、このチャネル領域に接して設け
られたゲート電極と、前記チャネル領域の両側に設けら
れ不純物濃度が前記チャネル領域より高いソース・ドレ
イン領域と、前記チャネル領域及び前記ソース・ドレイ
ン領域間に夫々設けられ、不純物濃度が前記チャネル領
域より高いソース・ドレイン領域と、前記チャネル領域
及び前記ソース・ドレイン領域間に夫々設けられ、不純
物濃度が前記チャネル領域及び前記ソース・ドレイン領
域の中間である中間濃度領域とを備える電界効果トラン
ジスタを微細化するに際して、前記チャネル領域のチャ
ネル長方向の長さを短くして深さを浅くし濃度を高くす
るのに伴ない、前記中間濃度領域のチャネル長方向の長
さを短く、厚みを厚く不純物濃度を一定にして形成する
事を特徴とする半導体装置の製造方法。 - （７）チャネル領域と、このチャネル領域に接して設け
られたゲート電極と、前記チャネル領域の両側に設けら
れ不純物濃度が前記チャネル領域より高いソース・ドレ
イン領域と、前記チャネル領域及び前記ソース・ドレイ
ン領域間に夫々設けられ、不純物濃度が前記チャネル領
域及び前記ソース・ドレイン領域の中間である中間濃度
領域とを備える電界効果トランジスタを微細化するに際
して、前記チャネル領域のチャネル長方向の長さを短く
して深さを浅くし濃度を高くするのに伴ない、前記中間
濃度領域のチャネル長方向の長さを短く、厚さを一定に
し、不純物濃度を高くして形成する事を特徴とする半導
体装置の製造方法。 - （８）チャネル領域と、このチャネル領域に接して設け
られたゲート電極と、前記チャネル領域の両側に設けら
れたゲート電極と、前記チャネル領域の両側に設けられ
不純物濃度が前記チャネル領域より高いソース・ドレイ
ン領域と、前記チャネル領域及び前記ソース・ドレイン
領域間に夫々設けられ、不純物濃度が前記チャネル領域
及び前記ソース・ドレイン領域の中間である中間濃度領
域とを備える電界効果トランジスタを微細化するに際し
て、前記チャネル領域のチャネル長方向の長さを短くし
て深さを浅くし濃度を高くするのに伴ない、前記中間濃
度領域のチャネル長方向の長さを一定にし、厚みを厚く
、不純物濃度を高くして形成する事を特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067115A JPH01241180A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067115A JPH01241180A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241180A true JPH01241180A (ja) | 1989-09-26 |
Family
ID=13335575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067115A Pending JPH01241180A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241180A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0332057A (ja) * | 1989-06-29 | 1991-02-12 | Sharp Corp | 化合物半導体増幅装置 |
| JPH03236274A (ja) * | 1990-02-14 | 1991-10-22 | Toshiba Corp | 半導体集積回路装置 |
-
1988
- 1988-03-23 JP JP63067115A patent/JPH01241180A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0332057A (ja) * | 1989-06-29 | 1991-02-12 | Sharp Corp | 化合物半導体増幅装置 |
| JPH03236274A (ja) * | 1990-02-14 | 1991-10-22 | Toshiba Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483171B1 (en) | Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same | |
| US4038563A (en) | Symmetrical input nor/nand gate circuit | |
| US6621318B1 (en) | Low voltage latch with uniform sizing | |
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| KR20070022036A (ko) | 전계 효과 트랜지스터 | |
| US20070262377A1 (en) | Transistor Structure and Method of Manufacturing Thereof | |
| EP0442413B1 (en) | E/D integrated circuit formed in compound semiconductor substrate | |
| JPH07183469A (ja) | 半導体装置及び半導体装置のオペレーティング方法 | |
| JP3463269B2 (ja) | Ｍｏｓｆｅｔ回路 | |
| US4135102A (en) | High performance inverter circuits | |
| KR20050084430A (ko) | Ｎ-채널 풀-업 소자 및 논리 회로 | |
| US20060081936A1 (en) | Semiconductor device for low power operation | |
| JPS6043693B2 (ja) | 駆動回路 | |
| US5866445A (en) | High density CMOS circuit with split gate oxide | |
| JPH01241180A (ja) | 半導体装置及びその製造方法 | |
| US20220173099A1 (en) | Complementary metal oxide semiconductor device | |
| JPH06275826A (ja) | 半導体装置 | |
| Raj et al. | VLSI design | |
| JP3537431B2 (ja) | 半導体装置 | |
| JP4595128B2 (ja) | ４端子型ダブルゲート電界効果トランジスタ | |
| JPH02303065A (ja) | １つのマスキング工程で決定される異なるしきい値電圧をもつ電界効果トランジスタを有する半導体チップとその製造方法 | |
| JPH0590515A (ja) | 電圧転送回路 | |
| US6472919B1 (en) | Low voltage latch with uniform stack height | |
| JPS61251063A (ja) | 相補型絶縁ゲ−ト電界効果トランジスタ集積回路 | |
| US6670683B2 (en) | Composite transistor having a slew-rate control |