JPH01241132A - Electrode of semiconductor element and manufacture thereof - Google Patents

Electrode of semiconductor element and manufacture thereof

Info

Publication number
JPH01241132A
JPH01241132A JP6719288A JP6719288A JPH01241132A JP H01241132 A JPH01241132 A JP H01241132A JP 6719288 A JP6719288 A JP 6719288A JP 6719288 A JP6719288 A JP 6719288A JP H01241132 A JPH01241132 A JP H01241132A
Authority
JP
Japan
Prior art keywords
electrode
lower layer
semiconductor substrate
resist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6719288A
Other languages
Japanese (ja)
Inventor
Toshio Nonaka
野中 敏夫
Masahiro Ike
池 政弘
Masaaki Kasashima
笠島 正明
Mutsuzou Takada
高田 睦三
Masahisa Iketani
昌久 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6719288A priority Critical patent/JPH01241132A/en
Publication of JPH01241132A publication Critical patent/JPH01241132A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To prevent a diffusion to a semiconductor substrate of Au due to heat at the time of subsequent film growth even when an uppermost layer is composed of Au by forming a lower layer section except the uppermost layer onto the semiconductor substrate to a trapezoid shape and forming the uppermost layer onto the lower layer section positioned inside the lower layer section. CONSTITUTION:Ti27/Pt28/Au29 multilayer-structure electrodes are manufactured onto a compound semiconductor substrate 22 through a lift-off method. An uppermost layer is shaped onto trapezoid lower layer sections while being positioned inside the lower layer sections on the semiconductor substrate 22 according to the difference of incident angles at the time of the evaporation of electrode metals 27-29, thus manufacturing the electrodes. According to the electrodes, the uppermost layer is not brought into contact with the semiconductor substrate 22 because the uppermost layer is located inside the lower layer sections. Consequently, even when the uppermost layer consists of Au29, a diffusion to the semiconductor substrate 22 by heat at the time of subsequent film growth of the Au29 is prevented.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体素子における多層構造の電極および
その製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a multilayer electrode in a semiconductor device and a method for manufacturing the same.

〔従来の技術) 例えば化、金物半導体基板上に電極を形成する場合、特
開昭60−100432号公報などに開示されるように
リフトオフ法が用いられている。すなわち、第5図(a
)に示すように化合物半導体基板1上にレジスト2を塗
布し、このレジスト2には通常のホトリソ工程で、底部
側が広いテーパー状の開口部3を形成する0次に、全面
に電極金属4を蒸着(電子ビーム蒸着あるいは゛抵抗加
熱蒸着)またはスパッタにより堆積させ、その後レジス
ト2を溶解除去する。すると、第5図(b)に示すよう
に、レジスト2上の電極金属4はレジスト2とともに除
去されるが、レジスト2の開口部3を通して化合物半導
体基板l上に堆積した電極金属4は残り電極が形成され
る。このようなリフトオフ法において、マスクとしての
レジスト2には1層レジストあるいは2層レジストが用
いられる。また、レジストのみに代えてs+o、/レジ
ストの2層構造も用いられる。
[Prior Art] For example, when forming an electrode on a metal semiconductor substrate, a lift-off method is used as disclosed in Japanese Patent Application Laid-Open No. 100432/1983. That is, Fig. 5 (a
), a resist 2 is coated on a compound semiconductor substrate 1, and a tapered opening 3 with a wide bottom side is formed in this resist 2 by a normal photolithography process. Next, an electrode metal 4 is applied over the entire surface. The resist 2 is deposited by evaporation (electron beam evaporation or resistance heating evaporation) or sputtering, and then the resist 2 is dissolved and removed. Then, as shown in FIG. 5(b), the electrode metal 4 on the resist 2 is removed together with the resist 2, but the electrode metal 4 deposited on the compound semiconductor substrate l through the opening 3 of the resist 2 remains as an electrode. is formed. In such a lift-off method, a single-layer resist or a two-layer resist is used as the resist 2 as a mask. Furthermore, instead of only resist, a two-layer structure of s+o,/resist is also used.

ところで、化合物半導体基板にn型の活性層を形成して
、その上にシロットキー電極を形成する場合、抵抗を小
さくするため最上層にAuを用いて、、Ti/PL/A
u多WJ構造あるいはMo/Pt/Au多層構造に電極
を形成している。
By the way, when an n-type active layer is formed on a compound semiconductor substrate and a sirot key electrode is formed on it, Au is used as the top layer in order to reduce the resistance, Ti/PL/A
The electrodes are formed in a u-multi-WJ structure or a Mo/Pt/Au multilayer structure.

また、上記リフトオフ法において、電極金属の堆積方法
の1つである蒸着法として回転蒸着方法がある。第6図
は電子ビーム回転蒸着方法を示している。すなわち、る
つぼ11に入った電極金属(ソース)12に電子を衝突
させて金属12を溶かし蒸発させ、回転しているホルダ
ー13上の基板14に電極金属を蒸着させる。
In addition, in the above lift-off method, there is a rotary evaporation method as a evaporation method that is one of the methods for depositing electrode metal. FIG. 6 shows an electron beam rotary evaporation method. That is, electrons collide with the electrode metal (source) 12 in the crucible 11 to melt and evaporate the metal 12, thereby depositing the electrode metal onto the substrate 14 on the rotating holder 13.

この回転蒸着方法において、基板14は、第7図に示す
ように、レジストの帯状の開口部15(第5図の開口部
3に対応する)の長手方向をホルダー13の中心に向け
て該ホルダー13に保持される。また、蒸着金属を収容
したるつぼ11は、ホルダー13の一直径線!1上に、
該ホルダー13の中心Oからずらして配置される。する
と、前記2、と直交するホルダー13の直径線l!上に
基板14が位置する時に角度θが最大となるようにして
基板14には斜めに蒸着金属が入射する。しかも、直径
a ml を上の互いに反対側の位置において基FLL
4が180°反転しているため、該基板14には互いに
逆方向から角度θで蒸着金属が入射することになる。
In this rotary evaporation method, as shown in FIG. 7, the substrate 14 is attached to the holder 13 with the longitudinal direction of the strip-shaped opening 15 (corresponding to the opening 3 in FIG. 5) of the resist directed toward the center of the holder 13. It is held at 13. Moreover, the crucible 11 containing the vapor-deposited metal is one diameter line of the holder 13! 1 above,
It is arranged offset from the center O of the holder 13. Then, the diameter line l! of the holder 13 perpendicular to 2. The evaporated metal is obliquely incident on the substrate 14 so that the angle θ is maximum when the substrate 14 is positioned above. Moreover, the diameter a ml is set to the base FLL at opposite positions above.
4 is reversed by 180°, the deposited metal is incident on the substrate 14 from opposite directions at an angle θ.

第8図は、前述のTi/Pt/Au多層構造電極をリフ
トオフ法で形成するため、レジスト2ををする化合物半
導体基板l上に上記回転蒸着方法でTi21゜Pt22
およびAu23を順次堆積させた状態を示す。
FIG. 8 shows how Ti21°Pt22 is deposited by the rotary evaporation method on a compound semiconductor substrate l on which a resist 2 is applied in order to form the Ti/Pt/Au multilayer structure electrode by the lift-off method.
and Au23 are sequentially deposited.

この図に示すように、レジスト2の開口部3内の基板1
上には、前記レジスト2の開口部3に対して互いに反対
方向かうθの角度で蒸着金属が入射するため、Ti21
. Pt22.Au23が台形状に堆積される。そして
、このような堆積状態となる結果、最上層のAu23も
外周縁部イで基板1に接することになる。
As shown in this figure, the substrate 1 inside the opening 3 of the resist 2
Since the vapor-deposited metal is incident on the opening 3 of the resist 2 at an angle θ facing in opposite directions, the Ti21
.. Pt22. Au23 is deposited in a trapezoidal shape. As a result of such a deposition state, the uppermost layer of Au 23 also comes into contact with the substrate 1 at the outer peripheral edge portion A.

(発明が解決しようとする課題) しかるに、最上層のAu23が基板1に接すると、電極
の形成後、該電掻上に層間膜および保11膜を成長させ
る際の300〜400°Cの熱によってAuが基板1内
に拡散し、その部分がn型の場合、キャリアがトラップ
してしまい、素子の特性を劣化させることになる。
(Problem to be Solved by the Invention) However, when the top layer of Au 23 comes into contact with the substrate 1, the heat of 300 to 400°C when growing the interlayer film and the protective layer 11 on the electric scraper after forming the electrode. As a result, Au diffuses into the substrate 1, and if that portion is n-type, carriers will be trapped, deteriorating the characteristics of the device.

この発明は、このような従来の問題点を解決できる半導
体素子の電極およびその製造方法を提供することを目的
とする。
An object of the present invention is to provide an electrode for a semiconductor device and a method for manufacturing the same that can solve these conventional problems.

(課題を解決するための手段) この発明は、半導体素子における多層構造の電極におい
て、最上層を除く下層部分は半導体基板上に台形状に形
成し、その下層部上に、該下層部の内側に位置させて最
上層を形成するものである。
(Means for Solving the Problems) In the present invention, in an electrode having a multilayer structure in a semiconductor device, the lower layer portion except the uppermost layer is formed in a trapezoidal shape on the semiconductor substrate, and the inner side of the lower layer portion is formed on the lower layer portion. The uppermost layer is formed by positioning the uppermost layer.

また、この発明は、上記構造の電極を製造するため次の
ような製造方法とする。まず半導体基板上にレジストを
形成し、該レジストには、底部側を広くしてテーパー状
に開口部を形成する。その後、多層構造の電極の最上層
を除く下層部分の電極金属を所定の入射角度で入射させ
て全面に蒸着し、次いでその入射角度より入射角度を小
さくして最上層の電極金属を全面に蒸着し、最後にレジ
ストを溶解しその上の不要な゛電極金属も同時に除去す
る。
Further, the present invention provides the following manufacturing method for manufacturing the electrode having the above structure. First, a resist is formed on a semiconductor substrate, and a tapered opening is formed in the resist with the bottom side widened. After that, the electrode metal of the lower layer part of the multilayered electrode except the top layer is evaporated on the entire surface by making it incident at a predetermined incident angle, and then the electrode metal of the top layer is evaporated on the entire surface with the incident angle smaller than that incident angle. Finally, the resist is dissolved and unnecessary electrode metal on it is also removed at the same time.

(作 用) 上記のようにして電極を製造すると、電極金属の蒸着の
際の入射角度の違いにより、半導体基板上には、台形状
の下層部の上に、該下層部の内側に位置して最上層が形
成されて電極が製造される。
(Function) When an electrode is manufactured in the above manner, due to the difference in the incident angle during vapor deposition of the electrode metal, on the semiconductor substrate, the metal is located on the trapezoidal lower layer and on the inside of the lower layer. A top layer is formed to fabricate the electrode.

そして、この電極によれば、下層部の内側に最上層が位
置するため、最上層が半導体基板に接することがなくな
る。したがって、最上層が^Uであっても、該Auが、
その後の膜成長時の熱により半導体栽板に拡散すること
は防止される。
According to this electrode, since the uppermost layer is located inside the lower layer part, the uppermost layer does not come into contact with the semiconductor substrate. Therefore, even if the top layer is ^U, the Au is
The heat generated during subsequent film growth prevents the film from diffusing into the semiconductor planting board.

(実施例) 以下この発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

この発明の製造方法の実施例では、化合物半導体基板上
にTi/PL/Au# 71114造電極をリフトオフ
法で製造する。すなわち、化合物半導体基板上にレジス
トを塗布し、このレジストには通常のホトリソ工程で、
底部側が広いテーパー状の開口部を形成する。次に、回
転蒸着方法で、Ti、 PL、 Auを順次基板上の全
面にMWする。その後、レジストを溶解し、同時にその
上のTi、 PL、 Auを除去する。
In an embodiment of the manufacturing method of the present invention, a Ti/PL/Au #71114 electrode is manufactured on a compound semiconductor substrate by a lift-off method. That is, a resist is applied onto a compound semiconductor substrate, and this resist is coated with a normal photolithography process.
A tapered opening with a wide bottom side is formed. Next, Ti, PL, and Au are sequentially deposited in MW over the entire surface of the substrate using a rotary evaporation method. After that, the resist is dissolved and at the same time the Ti, PL, and Au on it are removed.

すると、Ti、 Pt、 Auの金属は、レジストの開
口部を通して化合物半導体基板上に堆積した部分のみが
残り、その金属で電極が形成されることになる。
Then, only the portions of the metals Ti, Pt, and Au deposited on the compound semiconductor substrate through the openings in the resist remain, and electrodes are formed using these metals.

このような製造方法において、Ti、 Pt、 Auの
金属を回転蒸着方法で基板上の全面に蒸着する際、この
発明の実施例では、Ti、 Ptと、AuとでM着金域
の入射角度を変える。
In such a manufacturing method, when metals such as Ti, Pt, and Au are deposited on the entire surface of the substrate by a rotary evaporation method, in the embodiment of the present invention, the angle of incidence of Ti, Pt, and Au in the M deposition area is change.

第3図(a)、(b)は回転蒸着方法を示し、蒸着金属
の入射角度を変える方法を説明するための図であり、2
1はホルダー、22は該ホルダー21に保持された基板
である。また、23はホルダー21の下方に配置された
るつぼ、24は該るつぼ23内に収容された蒸着金属(
電極金属)である。
FIGS. 3(a) and 3(b) are diagrams showing the rotary evaporation method and explaining the method of changing the incident angle of the evaporated metal, and 2
1 is a holder; 22 is a substrate held by the holder 21; Further, 23 is a crucible arranged below the holder 21, and 24 is a vapor-deposited metal (24) housed in the crucible 23.
electrode metal).

このるつぼ23内に収容された金属24に電子を衝突さ
せて該金属を溶かし蒸発させ、回転しているホルダー2
1上の基板22の全面に金属を蒸着させるが、この時、
Tiとptを蒸着する時は、ホルダー21とるつぼ23
間の距離を第3図(a)に示すようにXに設定する。す
ると、距Mxより決まる入射角度αで蒸着金属(この場
合はTiあるいはpt)が入射されて基板22上の全面
に蒸着されることになる。
The metal 24 housed in the crucible 23 is bombarded with electrons to melt and evaporate the metal, and the rotating holder 2
Metal is deposited on the entire surface of the substrate 22 on the substrate 1, but at this time,
When depositing Ti and PT, the holder 21 and crucible 23
The distance between them is set to X as shown in FIG. 3(a). Then, the vapor-deposited metal (Ti or pt in this case) is incident on the incident angle α determined by the distance Mx and is vapor-deposited on the entire surface of the substrate 22.

一方、AuをM′4する時は、第3図(b)に示すよう
に、るつぼ23とホルダー21間の距離をX+a(a>
0)に設定する。すると、蒸着金属(この場合はAu)
の入射角度は、前記αより小さい(垂直に近づいた)β
となり、その角度で入射してAuが蒸着されることにな
る。
On the other hand, when Au is M'4, the distance between the crucible 23 and the holder 21 is set to X+a (a>
0). Then, the deposited metal (Au in this case)
The incident angle of β is smaller than the α (approximately vertical)
Therefore, Au is deposited by being incident at that angle.

二のようにしてTi、 Pt、 Au@蒸着すると、第
1図に示すように、基板22上のレジスト25の開口部
26内の前記基板22上においては、Ti27およびP
t28は台形状に幅広に形成されるが、Au29は、β
くαであったことから、同じ台形状であっても、前記T
i27およびPt28の下層部の上に、該下層部の内側
に位置して形成されることになる。
When Ti, Pt, and Au are deposited as shown in step 2, as shown in FIG.
t28 is formed in a wide trapezoidal shape, but Au29 is formed in β
Therefore, even if the trapezoid is the same, the above T
It is formed on the lower layer of i27 and Pt28, located inside the lower layer.

したがって、次に、レジスト25を溶解し、その上の不
要なTi27 、 pi28およびAu29を除去すれ
ば、レジストの開口部部分で基板22上に堆積した上述
Ti27. Pt2 B、 Au29により、Ti27
と、Pt28の下層部上にAu29が下層部の内側に位
置して形成された構造の電極が製造される。
Therefore, next, if the resist 25 is dissolved and unnecessary Ti27, pi28 and Au29 thereon are removed, the above-mentioned Ti27. Pt2B, Au29, Ti27
Then, an electrode having a structure in which Au 29 is formed on the lower layer of Pt 28 and positioned inside the lower layer is manufactured.

そして、この電極によれば、Au29がTi27および
Pt28の内側に位置するため、Au29が基板22に
接することがなくなり、したがって、Auが、その後の
膜成長時の熱により基板22に拡散することが防止され
る。
According to this electrode, since Au29 is located inside Ti27 and Pt28, Au29 does not come into contact with the substrate 22, and therefore Au is prevented from diffusing into the substrate 22 due to heat during subsequent film growth. Prevented.

第4図は、TiおよびptとAuとを入射角度を変えて
蒸着する第2の方法を示す図であり、(a)は平面図、
Φ)は側面図である。この方法では、TtまたはP【を
収容した第1のるつぼ30と、Auを収容した第2のる
つぼ31とをホルダー21の直径線21上にずらして、
すなわち第2のるつぼ31は内側、第1のるつぼ30は
外側にして配置する。すると、この配置から、第1のる
つぼ30からはTiまたはpiが入射角度αで基板22
にMNされるようになり、第2のるつぼ31からはAu
が入射角度β(βくα)で基板22に入射されることに
なる。したがって、第3図の第1の方法と同様に第1図
で示すような電極を製造できる。
FIG. 4 is a diagram showing a second method of vapor depositing Ti, pt, and Au by changing the incident angle, and (a) is a plan view;
Φ) is a side view. In this method, a first crucible 30 containing Tt or P[ and a second crucible 31 containing Au are shifted on the diameter line 21 of the holder 21,
That is, the second crucible 31 is placed on the inside, and the first crucible 30 is placed on the outside. Then, from this arrangement, Ti or pi is transmitted from the first crucible 30 to the substrate 22 at an incident angle α.
From the second crucible 31, Au
is incident on the substrate 22 at an incident angle β (β × α). Therefore, an electrode as shown in FIG. 1 can be manufactured in the same manner as in the first method shown in FIG.

なお、Auを蒸着する際、β−0として垂直方向から8
着するようにすれば、第2図に示すように、レジスト2
5の開口部26内の基板22上においては断面長方形の
Au29が得られ、最上層のAu29が断面長方形の電
極(勿論、Au29は下層部の内側部だけに位置する)
が製造される。
Note that when depositing Au, β-0 is 8 from the vertical direction.
As shown in Figure 2, the resist 2
On the substrate 22 in the opening 26 of No. 5, Au 29 with a rectangular cross section is obtained, and the top layer of Au 29 is an electrode with a rectangular cross section (of course, the Au 29 is located only on the inner side of the lower layer).
is manufactured.

(発明の効果) 以上詳述したように、この発明によれば、多層構造の電
極をリフトオフ法で形成する際の電極金属の蒸着時に、
該電極金属の入射角度を制御するようにしたので、台形
状の下層部の内側に最上層が位置する構造で、電極を製
造できる。そして、その構造の電極によれば、下層部の
内側に最上層が位置することにより、該最上層が下地半
導体基板に接することを防止できるので、例え最上層が
Auであっても、その後の膜成長時の熱によりAuが半
導体’J +Eに拡散することを防止でき、素子特性を
劣化させることを防止できる。
(Effects of the Invention) As detailed above, according to the present invention, when depositing an electrode metal when forming a multilayered electrode by a lift-off method,
Since the incident angle of the electrode metal is controlled, the electrode can be manufactured with a structure in which the uppermost layer is located inside the trapezoidal lower layer. According to the electrode with this structure, since the uppermost layer is located inside the lower layer, it is possible to prevent the uppermost layer from coming into contact with the underlying semiconductor substrate, so even if the uppermost layer is made of Au, the subsequent It is possible to prevent Au from diffusing into the semiconductor 'J+E due to the heat generated during film growth, and it is possible to prevent deterioration of device characteristics.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る電極金属の蒸着状態の第1の例を
示す断面図、第2図は本発明に係る電極金属の蒸着状態
の第2の例を示す断面図、第3図は蒸着金属の入射角度
の制御法の第1の例を説明するための図、第4図は蒸着
金属の入射角度の制御法の第2の例を説明するための図
、第5図はリフトオフ法による電極形成を示す工程断面
図、第6図は電子ビーム回転蒸着方法を示す図、第7図
は回転蒸着方法におけるホルダーと基板とるつぼの配置
関係を示す平面図、第8図は従来の方法による電極金属
の蒸着状態を示す断面図である。 21・・・ホルダー、22・・・基板、23・・・るつ
ぼ、24・・・蒸着金属、25・・・レジスト、26・
・・開口部、27−Ti、 2 B−Pt、 29−A
u、 30−第1のるつぼ、31・・・第2のるつぼ。 ″)−
FIG. 1 is a cross-sectional view showing a first example of the vapor deposition state of the electrode metal according to the present invention, FIG. 2 is a cross-sectional view showing a second example of the vapor deposition state of the electrode metal according to the present invention, and FIG. A diagram for explaining the first example of the method for controlling the incident angle of vapor deposited metal, FIG. 4 is a diagram for explaining the second example of the method for controlling the incident angle of vapor deposited metal, and FIG. 5 is a diagram for explaining the lift-off method. 6 is a diagram showing the electron beam rotary evaporation method, FIG. 7 is a plan view showing the arrangement of the holder, substrate, and crucible in the rotary evaporation method, and FIG. 8 is the conventional method. FIG. 3 is a cross-sectional view showing the state of electrode metal vapor deposition according to the method. 21... Holder, 22... Substrate, 23... Crucible, 24... Vapor deposited metal, 25... Resist, 26...
...Opening, 27-Ti, 2B-Pt, 29-A
u, 30-first crucible, 31... second crucible. ″)−

Claims (2)

【特許請求の範囲】[Claims] (1)半導体基板上にリフトオフ法により多層構造に形
成される半導体素子の電極において、 (a)最上層を除く下層部分は半導体基板上に台形状に
形成され、 (b)その下層部上に、該下層部の内側に位置させて最
上層が形成されてなる半導体素子の電極。
(1) In the electrode of a semiconductor element formed in a multilayer structure on a semiconductor substrate by a lift-off method, (a) the lower layer portion except the top layer is formed in a trapezoid shape on the semiconductor substrate, and (b) the lower layer portion is formed on the semiconductor substrate in a trapezoidal shape. , an electrode of a semiconductor device in which an uppermost layer is formed inside the lower layer portion.
(2)(a)半導体基板上にレジストを形成し、該レジ
ストには底部側を広くして開口部を形成する工程と、 (b)そのレジストを有する半導体基板上の全面に、多
層構造電極の最上層を除く下層部分の電極金属を所定の
入射角度で入射させて蒸着させ、レジストの開口部内の
基板上には前記電極の下層部を台形状に形成する工程と
、 (c)次いで、前記入射角度より入射角度を小さくして
最上層の電極金属を蒸着することにより、レジストの開
口部内の基板上においては、前記下層部上に、該下層部
の内側に位置させて電極の最上層を形成する工程と、 (d)その後、前記レジストを除去し、同時にその上の
不要電極金属を除去する工程とを具備してなる半導体素
子の電極製造方法。
(2) (a) forming a resist on a semiconductor substrate and forming an opening in the resist with a wider bottom side; (b) forming a multilayer structure electrode on the entire surface of the semiconductor substrate having the resist; (c) Next, a step of depositing the electrode metal of the lower layer portion excluding the uppermost layer by making it incident at a predetermined incident angle, and forming the lower layer portion of the electrode in a trapezoid shape on the substrate within the opening of the resist; By depositing the uppermost electrode metal at an incident angle smaller than the incident angle, the uppermost layer of the electrode is positioned on the lower layer and inside the lower layer on the substrate within the opening of the resist. (d) Thereafter, the resist is removed and, at the same time, unnecessary electrode metal thereon is removed.
JP6719288A 1988-03-23 1988-03-23 Electrode of semiconductor element and manufacture thereof Pending JPH01241132A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6719288A JPH01241132A (en) 1988-03-23 1988-03-23 Electrode of semiconductor element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6719288A JPH01241132A (en) 1988-03-23 1988-03-23 Electrode of semiconductor element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH01241132A true JPH01241132A (en) 1989-09-26

Family

ID=13337796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6719288A Pending JPH01241132A (en) 1988-03-23 1988-03-23 Electrode of semiconductor element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH01241132A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429986A (en) * 1990-04-02 1995-07-04 Sumitomo Electric Industries, Ltd. Electrode forming process
US5529952A (en) * 1994-09-20 1996-06-25 Texas Instruments Incorporated Method of fabricating lateral resonant tunneling structure
CN106601638A (en) * 2015-10-16 2017-04-26 英飞凌科技股份有限公司 Methods for making a semiconductor chip device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429986A (en) * 1990-04-02 1995-07-04 Sumitomo Electric Industries, Ltd. Electrode forming process
US5529952A (en) * 1994-09-20 1996-06-25 Texas Instruments Incorporated Method of fabricating lateral resonant tunneling structure
CN106601638A (en) * 2015-10-16 2017-04-26 英飞凌科技股份有限公司 Methods for making a semiconductor chip device

Similar Documents

Publication Publication Date Title
WO2019210618A1 (en) Mask and manufacturing method therefor
US5614762A (en) Field effect transistors having comb-shaped electrode assemblies
JPH01241132A (en) Electrode of semiconductor element and manufacture thereof
JPH0927454A (en) Mask for selective evaporation
JPS6138850B2 (en)
JPH01303742A (en) Semiconductor device
JPH053164A (en) Manufacture of semiconductor device
JPH01109772A (en) Manufacture of semiconductor device
JPH04196122A (en) Manufacture of semiconductor device
JPS59111325A (en) Manufacture of semiconductor multilayer electrode
JP3342974B2 (en) Superconducting base transistor and method of manufacturing the same
JP2917933B2 (en) Method for manufacturing minute tunnel junction and method for manufacturing minute tunnel junction element
JPH04137620A (en) Formation method for electrode
JPS63157465A (en) Schottky barrier diode
JPS61168256A (en) Semiconductor device and manufacture thereof
JPS60167472A (en) Manufacture of semiconductor device
JPH03240945A (en) Formation of thin metallic film
JPS62106623A (en) Manufacture of semiconductor device
JPH10321923A (en) Ohmic electrode for oxide superconductor, its forming method and oxide superconductor element
JPH0210827A (en) Manufacture of semiconductor device
JPH02307219A (en) Manufacture of electrode of semiconductor element
JP3026215B1 (en) Semiconductor device electrode structure
JPH02123737A (en) Electrode structure of semiconductor device
JPS61127180A (en) Manufacture of field-effect transistor
JPH06314702A (en) Field-effect transistor and manufacture thereof