JPH01239880A - ヘテロ接合型半導体デバイス及びその製造方法 - Google Patents

ヘテロ接合型半導体デバイス及びその製造方法

Info

Publication number
JPH01239880A
JPH01239880A JP6570888A JP6570888A JPH01239880A JP H01239880 A JPH01239880 A JP H01239880A JP 6570888 A JP6570888 A JP 6570888A JP 6570888 A JP6570888 A JP 6570888A JP H01239880 A JPH01239880 A JP H01239880A
Authority
JP
Japan
Prior art keywords
semiconductor
crystalline silicon
semiconductor device
heterojunction
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6570888A
Other languages
English (en)
Inventor
Tadashi Saito
忠 斉藤
Tsuyoshi Uematsu
上松 強志
Sunao Matsubara
松原 直
Masanobu Miyao
正信 宮尾
Masao Kondo
将夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6570888A priority Critical patent/JPH01239880A/ja
Publication of JPH01239880A publication Critical patent/JPH01239880A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 変発明は、ヘテロ接合を有する半導体デバイス及びぞの
製造方法に係り、特に電流利得を高く、高速スイッチン
グが可能で、かつプロセス低温化と高集積化に適したヘ
テロ接合型半導体デバイス及びその製造方法に関する。
〔従来の技術〕
pn接合を有するシリコンバイポーラデバイスとして、
ダイオードもしくはトランジスタを基本構造とする整流
素子、スイッチング素子、パワー素子および集積化した
論理又はメモリー素子が知られている。
この様なバイポーラデバイス特にトランジスタタの性能
、特に電流利得やスイッチング速度の向上は主としてW
i綱加工技術の改善で進められたが限界に近づきつつあ
る。特に、電流利得を増大できれば必要最小限の電流利
得でより亮いベース濃度が可能となる。これは、より低
いベース抵抗を意味し、結果としてより高速のスイッチ
ングが可能なトランジスタを実現できることになる。こ
の電流利得を増大するには9本発明のヘテロ接合型構造
を用い、エミッタ部への少数キャリヤの注入を抑制する
ことが実現できる。
ヘテロ接合構造を用いる方法として、非晶質シリコンを
エミッタに用いたもの(M 、 G hannan 。
et al、、 International Ele
ctron DevicesMeeting、 Tec
hnical Digest、 p、746(1984
))や微結晶シリコンをエミッタとして用いたも(藤岡
他、通信学会技報Vo1.87. Nn115. p、
71.1987)が発表されている。その概念図を第2
図に示す。この例は、p型ベース層上に禁制帯幅の広い
n゛型エミッタ層を形成した場合である 〔発明が解決しようとする課題] 上記従来技術においては、電流利得が10〜数100程
度であり、有性実用化されているバイポーラトランジス
タの200以上に比し著しく大きいとは言えない。この
問題は、第2図に示した様に主として該ヘテロ接合層と
結晶シリコンの界面での欠陥の存在及び該ヘテロ接合層
自体の高抵抗値に起因する。
本発明の目的は、前記従来技術の欠点が無く、かつ電流
利得が大きいヘテロ接合型半導体デバイス及びその製造
方法を提供することにある。
〔課題を解決するための手段〕
上記目的は、第1図に示すようにp型半導体に配向しか
つ禁制帯幅傾斜型n″層を半導体デバイスに形成するこ
とにより達成される。
又、n型半導体層上にp゛型ヘテロ半導体層を形成した
場合も同様である。
この傾斜形禁制帯を有しかつ配向した半導体層の形成法
として、プラズマCVD法、スパッタリング法、熱CV
D法、光CVD法や分子線蒸着法などがある。
シリコンを用いる場合、この半導体層の形成として、特
にシラン系ガスのプラズマCVD法を用いれば、ガスの
種類、ガス濃度やプラズマCVDの条件により、結晶粒
子の大きさ、配向性や精白構造を変え禁制帯幅を変化さ
せることができる。
プラズマCVD法には、0.1〜10Torr近傍で反
応を行うグロー放電法とより低真空の10−4〜1O−
3Torrで反応を行う電子サイクロトロン共鳴(EC
R)法がある。特に、シリコンを含有するソースガスに
対し過剰に水素を含む混合ガスを用いることにより、プ
ラズマ反応で生じた活性水素ラジカルによるシリコン半
導体表面のクリーニングにより清浄面が得られた配向性
を有するシリコンヘテロ半導体層の成長が可能となる。
又、この方法を使えば、禁制帯幅の異なる半導体層の積
層化が可能で、任意のバンド構造を持つヘテロ接合を形
成できる。特に、界面に下部半導体層と同一の禁制帯幅
を有する半導体層を形成後禁制帯幅の広い半導体層を存
在させれば界面近傍の欠陥密度が減少し該半導体層への
少数キャリヤの注入が効果的に抑制される。
禁制帯域が膜厚方向で連続的に変化する傾斜形禁制帯幅
構造のヘテロ半導体層の製造方法゛こして次の2種があ
る。
(1)低温でのプラズマCVD法で結晶基板上に微結晶
シリコンを成長する方法。
(2)プラズマCVD法で炭素を添加して禁制帯幅を制
御する方法。
この結晶シリコンを含む半導体層中に水素を導入すれば
該半導体層中の欠陥を電気的に不活性にすることができ
る。かかる水素を導入した半導体層はプラズマCVD法
又は熱CVD法で形成した結晶化シリコン半導体層の水
素処理(プラズマ又は水素イオン打ち込み)で形成する
ことが可能である。
〔作用〕
シリコンを用いた場合を例にとり、第1図を用いて説明
する。
第1図は、p形単結晶シリコンベース層上に配向したn
形結晶シリコンが存在するトランジスタ構造の場合で、
pnホモ接合とヘテロ接合界面が実質的に分離されてい
る構造のため界面準位の影響を受けにくくなっている。
又、n形単結晶シリコン層はベース層と同一の禁制帯幅
又は傾斜型禁制帯幅を有することによりベースから注入
された正孔のn″nnヘテロ接合n″ppホモ接合再結
合が抑制され、ベース電流の低減をもたらし、トランジ
スタの電流利得の増加を実現できる。
〔本発明の実施例〕
以下、本発明の詳細な説明する。
実施例1゜ NPN型トランジスタ素子への本発明の適用例につき、
第3図を用いて説明する。
1.2.と3はそれぞれベース電極、エミッタ電極及び
コレクタ電極である。P゛形半導体4、p形ベース部5
及びn−n”形コレクタ部6はイオン打ち込みの熱処理
により作られ、それらの各製法は公知の技術を用いるこ
とができる。N°形エミッタ一部7はp形ベース部5上
に設けられ、5と7間にヘテロ接合を形成する。
該ヘテロ接合半導体7を形成するため、プラズマ化学蒸
着法を用いた。この方法では、5iH4−H2系の混合
ガス(モル比 1:50)、ドーパントPH3(PH:
l/H2=1000p pm)を用い、0 、1〜l 
Torrの低真空下で13 M Hzの高周波電界を印
加しプラズマ反応を行う。基板をRCA洗浄、フッ酸処
理、水洗後直ちに反応炉へ挿入する。基板温度100〜
400℃とする。
基板温度100℃以下で作成した膜の品質は悪く、又4
00℃以上の膜は欠陥準位が多い。後者の原因は膜中に
存在する水素の離脱に起因する。得られたn゛形ヘテロ
半導体層は全体として基板に配向している結晶で、比抵
抗o、ooiΩ・cmであった。得られたヘテロ接合ト
ランジスタの電流利得は1000と良好な値を示した。
実施例2、 電子サイクロトロン共鳴式プラズマCVD法を用いたN
゛形エミッタ部7の製造方法につき、第3図を用いて説
明する。
該ヘテロ接合半導体7を形成するため、電子サイクロト
ロン共鳴式プラズマ化学蒸着法を用いた。
この方法では、5iH4−H2系の混合ガス(モル比1
 : 50)、  ドーパントP H3/H2= 10
00ppm)を用い、10−4〜10−3Torrの低
真空下でマイクロ波イオン源を用いたプラズマ反応を行
う。基板をRCA洗浄、フッ酸処理、水洗後直ちに反応
炉へ挿入する。基板温度100〜400℃とする。基板
温度100℃以下で作成した膜の品質は悪く、又400
℃以下の膜と欠陥準位が多い。後者の原因は膜中に存在
する水素の離脱に起因する。得られたn゛形ヘテロ半導
体層は全体として基板に配向している結晶で、 比抵抗0.001Ω・cmであった。得られたヘテロ接
合トランジスタの電流利得は1500と良好な値を示し
た。
実施例3゜ 実施例1のn゛エミツタ部7して、傾斜型禁制帯幅を有
するヘテロ半導体層を用いる場合につき説明する。
該ヘテロ半導体を形成するため、 S 1H4−CH4−H2系混合ガス中のプラズマCV
D法を用いた。この方法では、5iH4−CH4−H2
系の混合ガス(モル比 1:x:50)、ドーパントP
H3(PH3/H3=1000 p pm)を用い、0
.1〜ITorrの低真空下で13MH2の高周波電界
を印加しプラズマ反応を行う。なお、高周波パワー密度
は0.1〜2W/cm”が好ましい。基板をRCA洗浄
、フッ酸処理、水洗後直ちに反応炉へ挿入する。基板温
度100〜400℃好ましくは150〜400℃とし、
最初S i H4H2系の混合ガス、次いでS 1H4
−CH4−H2含有量を増加して半導体層の禁制帯幅を
増加させる。基板温度100℃以下で作成した膜の品質
は悪く、又400°C以上の膜は欠陥準位が多い。後者
の原因は膜中に存在する水素の離脱に起因する。得られ
たn゛形ヘテロ半導体層は全体として基板に配向してい
る結晶で、比抵抗0.003Ω・cmであった。得られ
たヘテロ接合トランジスタの電流利得は700と良好な
値を示した。
実施例4゜ 実施例1〜3に記載した配向した結晶SiのプラズマC
VD条件に関して詳細に検討した。
検討した条件は、S iH4/82モル比、基板温度と
高周波パワー密度である。S iH4/H2モル比と基
板温度を変数として成長したSi膜の結晶性につき第4
図に示す。この図中の○印は基板に配向した結晶Si膜
が得られた領域、X印は非配向のSi膜が得られた領域
を示す。
他方、SiH4/H2モル比と高周波パワー密度に関し
、実験した結果を第5図に示す。第4図と同様に、O印
は基板に配向した結晶Si膜が得られた領域を示してい
る。
これらのO印の領域で成長した配向性を有する膜はヘテ
ロ接合トランジスタ用のSi膜として適している。
〔発明の効果〕
本発明によれば、電流利得が高くかつエミッタ抵抗を小
さくできるので高速スイッチングトランジスタの製造が
可能である。また、このヘテロ接合型トランジスタを用
いれば各種電子装置の高集化、高遇能化、小型化などに
寄与できる。
【図面の簡単な説明】
第1図は本発明の詳細な説明するための図、第3図は本
発明の基本構成を示す図、第4図及び第5図は、本発明
に係るデバイスの製造方法を説明するための図である。 第2図は従来の原理を説明するための図である。 1・・・・・・ベース電極、2・・・・・・エミッター
電極。 3・・・・・・コレクタ電極、4と5・・・・・・ベー
ス部、6・・・・・・コレクタ部、7・・・・・・エミ
ッタ部。 二人 項zll        $2田 $srB

Claims (1)

  1. 【特許請求の範囲】 1、導電型が異なる少なくとも一種の結晶シリコン半導
    体と他の半導体から構成されたヘテロ接続合型半導体デ
    バイスであって、上記結晶シリコン半導体の少なくとも
    一方に上記結晶シリコン半導体とは異なる導電型を有し
    、上記結晶シリコン半導体に配向した他の半導体とを有
    することを特徴とするヘテロ接合型半導体デバイス。 2、特許請求の範囲第1項に記載のヘテロ接合型半導体
    デバイスにおいて、前記結晶シリコン半導体の少なくと
    も一方にこの結晶シリコン半導体とは異なる導電型を有
    し、前記結晶シリコン半導体に配向しかつ禁制帯幅が膜
    厚と共に増加する傾斜形禁制帯幅構造を有する他の半導
    体から構成されたことを特徴とするヘテロ接合型半導体
    デバイス。 3、上記ヘテロ接合型半導体デバイスにおいて、該結晶
    シリコン半導体の少なくとも一方に該結晶シリコンとは
    異なる導電型を有し、該結晶シリコン半導体に配向しか
    つ少なくとも炭素を添加することにより禁制帯幅が膜厚
    と共に増加する傾斜型禁制帯幅構造を有することを特徴
    とする特許請求の範囲第2項記載のヘテロ接合型 半導体デバイス。 4、上記ヘテロ接合型半導体デバイスにおいて、結晶シ
    リコン半導体として単結晶を用いることを特徴とする特
    許請求の範囲第1項から第3項記載のヘテロ接合型半導
    体デバイス。 5、上記ヘテロ接合型半導体デバイスにおける結晶シリ
    コン半導体層の製法として、結晶基板を用い、シリコン
    を含有するソースガスに対し過剰に水素を含む混合ガス
    中でのプラズマCVD法により配向した結晶シリコン半
    導体層を形成することを特徴とする上記特許請求の範囲
    第1項から第4項記載のヘテロ接合型半導体デバイスの
    製造方法。
JP6570888A 1988-03-22 1988-03-22 ヘテロ接合型半導体デバイス及びその製造方法 Pending JPH01239880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6570888A JPH01239880A (ja) 1988-03-22 1988-03-22 ヘテロ接合型半導体デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6570888A JPH01239880A (ja) 1988-03-22 1988-03-22 ヘテロ接合型半導体デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JPH01239880A true JPH01239880A (ja) 1989-09-25

Family

ID=13294790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6570888A Pending JPH01239880A (ja) 1988-03-22 1988-03-22 ヘテロ接合型半導体デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JPH01239880A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094964A (en) * 1989-05-02 1992-03-10 Kabushiki Kaisha Toshiba Method for manufacturing a bipolar semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094964A (en) * 1989-05-02 1992-03-10 Kabushiki Kaisha Toshiba Method for manufacturing a bipolar semiconductor device

Similar Documents

Publication Publication Date Title
Liu et al. Low temperature chemical vapor deposition growth of β-SiC on (100) Si using methylsilane and device characteristics
US5144409A (en) Isotopically enriched semiconductor devices
US4885614A (en) Semiconductor device with crystalline silicon-germanium-carbon alloy
CA1299982C (en) Passivation of gallium arsenide electron devices
US5170231A (en) Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current
US5442191A (en) Isotopically enriched semiconductor devices
JPH076971A (ja) 合成半導体及び制御されたそのドーピング
US4699688A (en) Method of epitaxially growing gallium arsenide on silicon
JP2003318388A (ja) 半導体装置及びその製造方法
US5272096A (en) Method for making a bipolar transistor having a silicon carbide layer
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
KR20020021048A (ko) 반도체 장치의 제조 방법
US6806158B2 (en) Mixed crystal layer growing method and device, and semiconductor device
US4925810A (en) Compound semiconductor device and a method of manufacturing the same
Hirayama et al. Heterojunction bipolar transistor fabrication using Si1− x Ge x selective epitaxial growth by gas source silicon molecular beam epitaxy
JP2000077425A (ja) バイポーラトランジスタ
JPH01239880A (ja) ヘテロ接合型半導体デバイス及びその製造方法
JPWO2002099890A1 (ja) 半導体層及びその形成方法、並びに半導体装置及びその製造方法
Ishida et al. GaAs MESFET ring oscillator on Si substrate
JP3592922B2 (ja) 化合物半導体基板
JPH02152239A (ja) 半導体装置の製造方法
JP2576574B2 (ja) バイポーラトランジスタ
Hirayama et al. Bipolar transistor fabrication using selective epitaxial growth of P-and B-doped layers in gas-source Si molecular beam epitaxy
JPS6325970A (ja) シリコン半導体デバイス
JPH0344937A (ja) バイポーラトランジスタ及びその製造方法