JPH01233882A - 画像合成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 全体画像の中の一部分にこれよりも小さい嵌込み画像を
嵌込んで表示する画像合成回路に関し、吹込み画像デー
タを山込むメモリの客間を小さくでき、ハードウェアを
小規模に構成することを目的とし、 嵌込み画像データの１フィールド分の１／ｎのデータを
Ｔｒ積できる容量をもつメｔりと、嵌込み画像データを
１フィールド分の１／ｎのデータに間引いてメモリに１
込む書込み手段と、嵌込み画像データをメモリに１込ん
でいるフィールド期間もメモリに既に１込まれているフ
ィールドの嵌込み画像データを読出す読出し手段と、嵌
込み画像データをメモリに１込んでいるフィールド期間
、画面上所定位置において全体画像データを出力すると
共に、メモリから嵌込み画像データを続出して画面上別
の所定位置において出力するよう切換える出力切換手段
と、書込み手段に対する嵌込みＩｉ！ｉｉ像データ内込
みタイミング、出力切換手段に対する全体画像データ出
力タイミング及び嵌込み画像データ出力タイミングを夫
々制御する制御手段とよりなる構成とする。

〔産業上の利用分野〕

本発明は、全体画像の中の一部分にこれよりも小さい嵌
込み画像を嵌込んで表示する画像合成回路に関する。

テレビジョン受像機等において、第６図に承り如く、例
えば／［等の全体画像Ｐ１の中の一部分に、話し手等の
嵌込み画＊　Ｐ　２を嵌込んで表示し、２つの異なった
画像を同時に映像り°ることかある。

この場合、嵌込み画像データをメモリに書込み、これを
読出して全体画像データの中に挿入していくことが行な
われるが、このメモリの客用はできるだけ小さい方が望
ましい。

〔従来の技術〕

第７図は従来回路のブロック図を示す９．同図において
、嵌込み画像データぶ込みに際し、タイミング制御回路
１からの制御信号によってライトタイミング発生回路２
からライトタイミング制御信号が取出され、ライトカウ
ンタ３にてライトアドレス制御信号とされ、ライトタイ
ミング発生回路２からのライトタイミングＩＩＩＪＩＩ
Ｉ信号（１」レベル）によってライン２ｗをセレクトし
ているセレクタ４を介して１フレームメモリ５のアドレ
ス制御端子に供給される。ここで、端子６に入来した嵌
込み画像データはライトタイミング制御信号によって出
力可能状態とされているバッファ７を介して１フレーム
メモリ５に供給され、ライトアドレスに従って１フレ一
ム分占込まれる。

次に、画像嵌込みに際し、端子８に入来した全体画像デ
ータは、タイミング制御回路１からの制御信号によって
制御されているリードタイミング発生回路９からのリー
ドタイミング制御信Ｑ（Ｈレベル〉をインバータ１０で
反転した信号（Ｌレベル）によって出力可能状態とされ
ているバラノア１１を介して出力端子１２より取出され
る。嵌込み画像タイミング時、リードタイミング発生回
路９からリードタイミング制御信号（ｉレベル）が取り
出され、このＬレベルのリードタイミング制御信号はり
−ドカウンタ１３にてリードアドレス制御信号とされ、
ライトタイミング制御信号（［、レベル）によってライ
ンｅｎをセレクトしているセレクタ４を介して１フレー
ムメモリ５のアドレス制御端子に供給され、ここで、メ
モリ５に１込まれている１フレ一ム分の嵌込み画象デー
タはリードアドレス制御信号によって１フレームの１／
３２の画像データに縦方向及び横方向均等に間引かれて
ここから読出され、リードタイミング制御信号（シ、レ
ベル）によって出力可能状態とされているバッフ？１４
を介して出力端子１２より取出される。

なお、実際には、上記画像嵌込みを行なっている間も、
次のフレームの嵌込み画像データのメモリ５への占込み
が行なわれている。即ち、リードタイミング制御信号に
よって全体画像データ、嵌込み画像データが読出されて
いる間、１画素分の画像データ入力タイミングの後半で
はライトタイミング制御信号によって次の１フレ一ム分
の嵌込み画像データの虐込みが行なわれる。

このように、１フレームメモリ５を用いて嵌込み画像デ
ータを１フレーム分書込み、読出し時に１フレームの１
／３２に間引いて読出して全体画像の中の一部分に嵌込
み画像を嵌込んで表示する。

〔発明が解決しようとする課題〕 上記従来回路は、嵌込み画像データを出込むメモリとし
て１フレ一ム分もの比較的容量の大きいメモリ５を必要
とし、又、これにより、ハードウェアが大規模になる問
題点があった。

本発明は、嵌込み画像データを書込むメモリの容量を小
さくでき、ハードウェアを小規模に構成できる画像合成
回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明回路の原理ブロック図を示す。

同図中、２６はメモリで、嵌込み画像データの１フィー
ルド分の１／ｎのデータを蓄積できる容量をもつ。３０
は書込み手段で、嵌込み画像データを１ノイ一ルド分の
１／ｎのデータに間引いてメモリ２６に書込む。３１は
読出し手段で、■込み画像データをメモリ２６に由込ん
でいるフィールド期間もメモリ２６に既に書込まれてい
るフィールドの嵌込み画像データを読出す。３２は出力
切換手段で、嵌込み画像データをメモリ２６に書込ｌυ
でいるフィールド期間、画面上所定位置において全体画
像データを出力すると共に、メモリ２６から嵌込み画像
データを読出して画面上別の所定位置において出力する
よう切換える。３３は制御信号で、泪込み手段３０に対
する■込み画像データ書込みタイミング、出力切換手段
３２に対する全体画像データ出力タイミング及び嵌込み
画像データ出力タイミングを夫々制御づる３゜〔作用〕 嵌込み画像データを占込むメモリとして、嵌込みｉｉ！
ｊ像データの１フィールド分の１／ｎのデータを蓄積で
きる容量をもつメモリ２６を用いる。奇フィールドでは
嵌込み画像デーク当込み手段３０によって嵌込み画像デ
ータの占込みを行なうと共に、出力切換手段３２によっ
て全体画像データを出力してこれを表示し、又、読出し
手段３１によって前フレームの奇フィールドで書込まれ
た嵌込み画像データを読出してこれの表示を行ない、偶
フィールドでは嵌込み画像データの書込みを中止すると
共に、出力切換手段３２によって全体画像データを出力
してこれを表示し、又、読出し手段３１によって前フレ
ームの奇フィールドで書込まれた嵌込み画像データを読
出してこれの表示を行なう。又は、嵌込み画像データを
、奇フィールド及び偶フィールドの両方で間引き綱込み
をやり（即ら１フレ一ム分の情報）、奇フィールド及び
偶フィールドで夫々前のフレームで書込まれたデータを
読出して全体画像の表示及び嵌込み画像の表示を行なう
。

このように、嵌込み画像データを１°フイールドの１／
ｎのデータに間引いてよ込み、読出し時にこれをそのま
ま読出ずようにしているため、１フレ一ム分の容量をも
つメモリに１フレ一ム分のデータをそのまま囚込んで読
出し時に間引いて読出していた従来例に比して小さい容
量のメモリで済む。

〔実施例〕

第２図は本発明回路の一実施例のブロック図を示１゛。

同図中、２０はタイミング制御回路で、ライトタイミン
グ発生回路２１及びリードタイミング発生回路２２の動
作タイミングを夫々制御する。

２３はライトカウンタ、２４はリードカウンタで、夫々
ライトアドレス制御信号及びリードアドレス制御信号を
出力する。２５はセレクタで、ライトタイミング発生回
路２１からのライトタイミング制御信号にてライン２ｗ
、ｆｌＲをセレクトしてライトアドレス制御信号及びリ
ードアドレス制御信号のいずれかをセレクトする。２６
はフィールドメモリで、画像１フィールド分の両県デー
タの１／１６の容量を有するもので、１フレ一ム分の容
量をもつ従来例よりも小さい。

８は全体画像データ入力端子、６は嵌込み画像データ入
力端子で、夫々全体画像データ、嵌込み画像データが入
来する。７はバラフンで、ライトタイミング発生回路２
１からのライトタイミング制御信号を供給されることに
より出力可能状態となり、入力されたデータを出力する
。１１．１４はバッファで、リードタイミング発生回路
２２からのリードタイミング制御信号がその入力でＬレ
ベルとなった時に出力可能状態とされ、入力されたデー
タを出力する。１２は合成画像データ出力端子である。

次に、上記構成になる回路の動作について第３図乃至第
５図に示すタイミング制御回路及び第６図に示す合成画
！＆構成図と共に説明する。

先ず、嵌込み画像データの書込みを行なうに際し、奇フ
ィールドにおいて、ライトタイミング発生回路２１から
ライトタイミング制御信号（第３図（Ｄ））が４画素デ
ータ入力毎に出力されてライトカウンタ２３にてライト
アドレス制御信号（第３図（Ｂ））とされ、ライトタイ
ミング制御信号によってライン２ｗをセレクトしている
セレクタ２５を介してメ〔す２６に供給される。一方、
端子６に入来した嵌込み画像データは、出力可能状態と
されているバッフ７７を介してフィールドメモリ２６に
供給され、ライトタイミング６１１１１１信号（第３図
（Ｄ））のＬレベル期間にここに書込まれる。この場合
、フィールドメモリ２６は、ライトカウンタ２３から出
力されているライトアドレス制御上＠（第３図（Ｂ））
により、１フィールド分の画像データが１／１６の画像
データとなるよう（横方向に１７４．縦方向に１／４）
に画像データを間引いて書込む。このとき、横方向に間
引く動作についてみるに、嵌込み画像データ（第３図（
Ａ））はライトタイミング制御信号（第３図（Ｄ））に
よって４画素データ毎にライトアドレスｒｏＯＪ　ｌ０
ＩＪ　Ｉ’０２Ｊ・・・（第３図（Ｂ））に従ってフィ
ールドメモリ２６に書込まれる。なお、縦方向に間引く
動作は、第１水平走査線を書込んだ後は第２・〜第４水
平走査線を用込まず、第５水平走査線以１・をこれと同
様にして書込みを行なう。なお、奇フィールドにおいて
は、嵌込み画像データの間引き書込みと共に、後述のよ
うに、全体画像の表示及び嵌込み画像（ｔ￥ｉフレーム
の奇フィールドに書込まれたもの）の表示が行なわれて
いる。

次に、偶フィールドにおいては例えば嵌込み画像データ
の塵込みは行なわれない。このとき、後述のように、全
体画像の表示及び嵌込み画像（前フレームの奇フィール
ドに書込まれたーｂの）の表示が行なわれている。

次に、再び奇フィールドにおいて、タイミング制御回路
２０からの制御信号によって８．ＩＩ御されているリー
ドタイミング発生回路２２からの１」レベルのリードタ
イミング制御信号（第４図（Ｂ））はインバータ１０に
よってＬレベルとされ、バッフ？１１が出力可能状態と
され、端子８に入来した全体画像データがバッファ１１
を介して端子１２より取出され、これにより、第５図及
び第６図中領域８が映像される。このとき、リードタイ
ミング制御信号は）」レベルであるのでリードカウンタ
２４は動作状態となっていない。

引続いて、出力可能状態とされたバッフ？１１を介して
全体画像データが端子１２より取出され、これにより、
第５図及び第６図中領域８のライン■が映像される。次
にタイミング制御回路２０のυ制御によってリードタイ
ミング発生回路２２からのリードタイミング制御信号（
第４図（Ｂ））がＬレベルとされてリードカウンタ２４
にてリードアドレス制御信号（第４図（Ａ））とされ、
ライトタイミング！ｌ１ｌｔｌ信号によってラインｌｐ
をセレクトしているセレクタ２５を介してメモリ２６に
供給される。メモリ２６は、リードカウンタ２４から出
力されているリードアドレス（第４図（Ａ））に従い、
先の奇フィールドにおいて書込まれた画素データを読出
す。このとき、リードタイミング発生回路２２からのＬ
レベルのリードタイミング制御信号（第４図（Ｂ））に
よってバック７１４は出力可能状態、バッファ１１は出
力不可能状態とされており、メモリ２６からリードアド
レス（第４図（Ａ））に従って読出された１／１６に闇
引かれた嵌込み画像データはバッファ１４を介して端子
１２より取出され（第４図（Ｃ））、これにより、第５
図及び第６図中領域８のライン＠（第５図では黒丸印も
）が映像される。

引続いて、リードタイミング発生回路２２からのＨレベ
ルのリードタイミング制御信号（第４図（Ｂ））によっ
てバッファ１１は出力可能状態、バッフ？１４は出力不
可能状態とされ、端子８に入来している全体画像データ
はバッファ１１を介して端子１２より取出され、これに
より、第５図及び第６図中領域Ｂのラインのが映像され
る。このように、嵌込み画像表示ラインにおいては、全
体画像データと１／１６に間引かれた嵌込み画像データ
とが夫々切換えられて取出され、第５図及び第６図中頭
域Ｂのように合成画像が映像される。

次に、第５図及び第６図中領域Ｃでは、再び領域へと同
様にバッファ１１が出力可能状態、バッフ？１４が出力
不可能状態となり、端子８に入来した全体画像データが
バッファ１１を介して端子１２より取出される。

次の偶フィールドでは、全体画像データの方は端子８に
入来する全体画像データをそのまま取出すが、嵌込み画
像データの方はすぐ前の奇フィールドでメモリ２６から
読出した画像データと同じ画像データ（前フレームの奇
フィ−ルドで書込まれたもの）を取り出す。即ち、嵌込
み画像の表示タイミングは全体画像の表示タイミングに
対して１フレ一ム分遅延されているが、嵌込み画像は小
さく、人間の眼にはその差は殆ど感じられないので実用
上問題はない。

ところで、フィールドメモリ２６から嵌込み画像データ
の読出しを行なっている場合、この読出しタイミングの
後半のタイミングでは端子６に入来するそのフィールド
の新たな嵌込み画像データの間引き内込みを行なってい
る。即ら、第４図で説明した嵌込み画像データの読出し
を行なうタイミングを第３図に対応させて示すと第３図
（Ｄ）に示すライトタイミングｉ！、制御信号のＨレベ
ル期間であり、この制御信号によって第３図（Ｃ）に示
すリードアドレスのタイミングで読出しが行なわれ、一
方、ライトタイミング制御信号のルベル期間で新たな嵌
込みｉＩｊ録データの間引き書込みが行なわれる。この
場合、第３図（Ｄ）に丞すように読出しのための制ｍ信
号は書込みのための制御信号によって中断されるが、そ
の中断期間は１画素データの出力期間の後半のみであり
、連続して取出されるリードアドレス（第３図（Ｃ））
によって扱けなく嵌込み画像データの読出しが行なわれ
る。

このように、嵌込み画像データの読出しを行なっている
場合も、この読出しタイミングの後半で新たな嵌込み画
像データの間引き自込みを行なっているので、嵌込み画
像データは毎度奇フィールドで書込まれることになる。

又、嵌込み画像データの読出しを行なっていない期間（
全体画像データを端子１２から出力している期間）、リ
ードタイミング制御信号（第４図（Ｂ））はＨレベルで
あるのでリードアドレスは変化せｆｌこの期間は１叔込
み画像データの読出しは行なわれない一方、ライトタイ
ミング制御信号によって嵌込み画像データの間引き書込
みは行なわれる。

上記のように、奇フィールドでは嵌込み画像データの１
込みを行なうと共に、全体画像の表示及び前フレームの
奇フィールドで書込まれた嵌込み画像の表示を行ない、
偶フィールドでは嵌込み画像データの書込みを中止する
と共に、全体画像の表示及び前フレームの奇フィールド
で１込まれた嵌込み画像の表示を行なう。このような動
負が順次繰返されて画像合成を行なう。

上記実施例のものは１フィールド分の嵌込み画像データ
を奇フィールドのみで間引ぎ書込みを行なっているので
、１フレ一ム分の嵌込み画像データを全て書込んで１／
３２に間引いて読出寸従来例に比して画像情報は粗にな
るが、嵌込み画像は小さく、その差は殆ど感じられない
ので実用上問題ない。

なお、他の実施例として、嵌込み画像データを奇フィー
ルド及び佃フィールドの両方で間引き書込みをやり（即
ち１フレ一ム分の情報）、奇フィールド及び偶フィール
ドで夫々前のフレームで書込まれたデータを読出ずよう
にしてもよい。この場合も、前述の実施例と同様に、１
択込み画像データの読出しのタイミングの後半のタイミ
ングで新たな嵌込み画像データの間引き書込みを行なう
。

このものによれば、１フレ一ム分の嵌込み画像データを
得ることができる。

（発明の効果〕 以上説明した如く、本発明によれば、嵌込み画像データ
の１フィールド分の１／ｎのデータを蓄積できる容量を
もつメモリを用いてこれに嵌込み画像データを１フィー
ルド分の１／ｎのデータに間引いて出込み、読出し時に
これをそのまま読出すようにしているため、１フレ一ム
分の容量をもつメモリに１フレ一ム分のデータをそのま
ま由込んで読出し時に間引いて読出していた従来例に比
して小さいメモリ容量のものを用い得、これにより、ハ
ードウェア規模を小さく構成できる。

【図面の簡単な説明】

第１図は本発明回路の原理ブロック図、第２図は本発明
回路の・一実施例のブロック図、第３図は嵌込み画像デ
ータの間引き書込み、読出しのタイミングを説明する図
、 第４図は嵌込み画像データの読出しを説明する図、 第５図はノイールド単位でみた動作タイミングデーヤー
ド、 第６図は合成画像構成図、 第７図は従来回路のブロック図である。 図において、 ６は嵌込みｌｌｊ像データ入力端子、 ７．１１．１４はバッファ、 ８は全体画像データ入力端子、 １２は合成画像出力端子、 ２０はタイミング制御回路、 ２１はライトタイミング発生回路、 ２２はリードタイミング発生回路、 ２３はライトカウンタ、 ２４はリードカウンタ、 ２５はセレクタ、 ２６はフィールドメモリ、 ３０は嵌込み画像データ書込み手段、 ３１は嵌込み画像データ読出し手段、 ３２は出力切換手段、 ３３　Ｇ、ｔ　ｉｌｌ　ｉｌ１手段、 Ｐ＋は全体画像、 Ｐ２は嵌込み画像、 Ａ−Ｃは領域、 ■〜■はライン を丞す。 特ｖｆ出願人　富　士　通　株式会社 代　　理　　人　　弁即士　　伊　　東　　忠　彦（Ａ
）槽（龍シブ 豊込みＪし東デーＰ旬無１１へ七、読出しめ？０）°′
電沈四目Ｔうｍ第３図 涜蛛えミ七幻テ゛−Ｐつ兼とし乞１娑戸ｎするしｄ第４
図 ７＋−ルド岸ツ把で−４−％Ａ’Ｆ−タ４ミ≧２？トヤ
ート第５図 第６図

Claims (1)

1. 【特許請求の範囲】 全体画像の中の一部にこれより小さい嵌込み画像を嵌込
   んで表示する画像合成回路において、嵌込み画像データ
   の１フィールド分の１／ｎのデータを蓄積できる容量を
   もつメモリ（２６）と、該嵌込み画像データを１フィー
   ルド分の１／ｎのデータに間引いて該メモリ（２６）に
   書込む書込み手段（３０）と、 該書込み手段（３０）によつて上記嵌込み画像データを
   間引いて上記メモリ（２６）に書込んでいるフィールド
   期間も、上記メモリ（２６）に既に書込まれているフィ
   ールドの嵌込み画像データを読出す読出し手段（３１）
   と、 上記書込み手段（３０）によって上記嵌込み画像データ
   を間引いて上記メモリ（２６）に書込んでいるフィール
   ド期間、画面上所定位置において全体画像データを出力
   すると共に、上記読出し手段（３１）によって上記メモ
   リ（２６）から嵌込み画像データを読出して画面上別の
   所定位置において出力するよう切換える出力切換手段（
   ３２）と、 上記書込み手段（３０）に対する嵌込み画像データ書込
   みタイミング、上記出力切換手段（３２）に対する全体
   画像データ出力タイミング及び嵌込み画像データ出力タ
   イミングを夫々制御する制御手段（３３）とよりなるこ
   とを特徴とする画像合成回路。