JPH01232408A - 電子機器のためのアラーム装置 - Google Patents
電子機器のためのアラーム装置Info
- Publication number
- JPH01232408A JPH01232408A JP63059106A JP5910688A JPH01232408A JP H01232408 A JPH01232408 A JP H01232408A JP 63059106 A JP63059106 A JP 63059106A JP 5910688 A JP5910688 A JP 5910688A JP H01232408 A JPH01232408 A JP H01232408A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- closed
- switch
- alarm
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Emergency Alarm Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ラップトツブ型パーソナルコンピュータのよ
うに蓋体が機器本体に対して開閉可能に構成された電子
機器等において、電源スィッチをオン状態としたまま蓋
体を閉じることを防止するためのアラーム発生装置に関
する。
うに蓋体が機器本体に対して開閉可能に構成された電子
機器等において、電源スィッチをオン状態としたまま蓋
体を閉じることを防止するためのアラーム発生装置に関
する。
(従来の技術)
ラップトツブ型パーソナルコンピュータのような携帯性
を考慮した電子機器では全体を小型化するために、本体
と該本体に開閉可能に取り付けられた蓋体とで構成し、
蓋体に液晶表示装置等で構成されたデイスプレィ装置を
組み込んだ構造が採用されている。同様に、このような
電子機器は、携帯性を考慮して交流電源だけでなく内蔵
の電池によっても駆動し得るように構成されている。
を考慮した電子機器では全体を小型化するために、本体
と該本体に開閉可能に取り付けられた蓋体とで構成し、
蓋体に液晶表示装置等で構成されたデイスプレィ装置を
組み込んだ構造が採用されている。同様に、このような
電子機器は、携帯性を考慮して交流電源だけでなく内蔵
の電池によっても駆動し得るように構成されている。
ところで、機器の使用を中止するために蓋体を閉じた場
合、電源スィッチをオフとすることを忘れ電源スィッチ
がオン状態のままに放置されることがある。このような
場合、長時間電源スィッチがオン状態にされていると、
電池が放電してしまい、最終的には機器内部のメモリに
蓄積されていたデータが破壊されてしまう。
合、電源スィッチをオフとすることを忘れ電源スィッチ
がオン状態のままに放置されることがある。このような
場合、長時間電源スィッチがオン状態にされていると、
電池が放電してしまい、最終的には機器内部のメモリに
蓄積されていたデータが破壊されてしまう。
上記のような問題を解消するには、電源スイ・ソチがオ
ン状態のまま蓋体が閉じられた場合に、アラーム音を発
生させるようなアラーム装置を与えればよい。そこで、
蓋体が閉じられたことを検出するスイッチと、電子機器
本体内のCPU等とを利用したアラーム音発生装置が考
案されている。
ン状態のまま蓋体が閉じられた場合に、アラーム音を発
生させるようなアラーム装置を与えればよい。そこで、
蓋体が閉じられたことを検出するスイッチと、電子機器
本体内のCPU等とを利用したアラーム音発生装置が考
案されている。
(発明が解決しようとする課題)
CPUに蓋体が閉じられたことを検出するための機能を
持たせるなめには、CPUにその検出専用のポートを持
たせなくてはならない、従って、そのような場合には、
CPUの入力ポートの利用効率が悪くなる。また、CP
Uを用いない場合であっても、アラームを発するための
特別の専用回路を設ける必要がある。
持たせるなめには、CPUにその検出専用のポートを持
たせなくてはならない、従って、そのような場合には、
CPUの入力ポートの利用効率が悪くなる。また、CP
Uを用いない場合であっても、アラームを発するための
特別の専用回路を設ける必要がある。
本発明の目的は、CPUに専用の検出ボートを持たせず
とも、或は専用回路を設けなくとも、蓋体が閉じられた
ことを検出してアラーム音等のアラームを発し得るアラ
ーム発生装置を提供することにある。
とも、或は専用回路を設けなくとも、蓋体が閉じられた
ことを検出してアラーム音等のアラームを発し得るアラ
ーム発生装置を提供することにある。
(課題を解決するための手段)
本発明の電子機器のためのアラーム装置は、開閉可能な
蓋体を有する電子機器のためのアラーム装置であって、
電子機器に電力を供給する電源部、電源部の出力電圧に
対応する電圧が入力され、該入力電圧が所定値より低下
すれば電圧低下信号を出力する電圧検出手段、該電圧低
下信号が出力されると警報を発するアラーム手段、蓋体
の開閉に応じて状態が変化するスイッチ手段、及び該ス
イッチ手段が該蓋体の開状態に対応する状態であれば、
該電圧検出手段の入力電圧を該所定値より低下させる電
圧低下手段を備えており、そのことにより上記目的が達
成される。
蓋体を有する電子機器のためのアラーム装置であって、
電子機器に電力を供給する電源部、電源部の出力電圧に
対応する電圧が入力され、該入力電圧が所定値より低下
すれば電圧低下信号を出力する電圧検出手段、該電圧低
下信号が出力されると警報を発するアラーム手段、蓋体
の開閉に応じて状態が変化するスイッチ手段、及び該ス
イッチ手段が該蓋体の開状態に対応する状態であれば、
該電圧検出手段の入力電圧を該所定値より低下させる電
圧低下手段を備えており、そのことにより上記目的が達
成される。
(実施例)
以下に本発明の実施例について説明する。
第2図は、本発明の一実施例が適用された電子機器とし
てのラップトツブ型パーソナルコンピュータ(以下、「
パソコン」と略称する)の斜視図である。このパソコン
は、下キャビネット1aと上キャビネット1bとより構
成される機器本体1を有しており、機器本体1にはアル
ファニューメリックキーおよび制御キー等を含むキーボ
ード2が設けられている。この機器本体1に対して、表
示装置としての液晶表示器3が内面に組み込まれた蓋体
4が開閉可能に取り付けられている。
てのラップトツブ型パーソナルコンピュータ(以下、「
パソコン」と略称する)の斜視図である。このパソコン
は、下キャビネット1aと上キャビネット1bとより構
成される機器本体1を有しており、機器本体1にはアル
ファニューメリックキーおよび制御キー等を含むキーボ
ード2が設けられている。この機器本体1に対して、表
示装置としての液晶表示器3が内面に組み込まれた蓋体
4が開閉可能に取り付けられている。
パソコンを使用しない場合には、図示の状態から蓋体4
は軸5回りに矢印A方向へ回動させられてキーボード2
を覆うように機器本体1に対して閉じられる。この閉鎖
時には、蓋体4に設けられたロックビン6が機器本体1
側に形成された係止溝7に挿入され、それによって蓋体
4が機器本体1に対してロックされる。
は軸5回りに矢印A方向へ回動させられてキーボード2
を覆うように機器本体1に対して閉じられる。この閉鎖
時には、蓋体4に設けられたロックビン6が機器本体1
側に形成された係止溝7に挿入され、それによって蓋体
4が機器本体1に対してロックされる。
他方、パソコン使用時には、機器本体1に設けられた解
除ボタン8を押圧することにより、上記ロック状態を解
き、蓋体4を矢印B方向に回動させて機器本体1に対し
て開くことが可能とされている。
除ボタン8を押圧することにより、上記ロック状態を解
き、蓋体4を矢印B方向に回動させて機器本体1に対し
て開くことが可能とされている。
機器本体1の側面には電源スィッチ13が設けられてい
る。また、機器本体1の上面には、蓋体4が閉鎖された
ときに当接される位置に開閉検出スイッチ9が設けられ
ている。この開閉検出スイッチ9は、機器本体1側では
なく、蓋体4側に設けられていてもよい。
る。また、機器本体1の上面には、蓋体4が閉鎖された
ときに当接される位置に開閉検出スイッチ9が設けられ
ている。この開閉検出スイッチ9は、機器本体1側では
なく、蓋体4側に設けられていてもよい。
第1図は、第2図のパソコンにおいて用いられている本
発明の一実施例の回路図である。
発明の一実施例の回路図である。
このパソコンは、交流電源10および電池11の双方を
電源として利用するように構成されている。交流電源1
0は直流電源回路12に接続され、電源回路12の直流
出力はダイオードD1を介してレギュレータ14に入力
される。
電源として利用するように構成されている。交流電源1
0は直流電源回路12に接続され、電源回路12の直流
出力はダイオードD1を介してレギュレータ14に入力
される。
レギュレータ14は、後述のオン信号Ponにより駆動
され、電源回路12又は電池11から与えられる直流電
圧を調整して被供給回路に供給するために設けられてい
る。レギュレータ14の出力側には、接続ライン15に
より、パソコンのCPU(不図示)並びに後述の基準電
圧設定手段、比較手段及びアラーム音発生手段等の被供
給回路が接続されている。
され、電源回路12又は電池11から与えられる直流電
圧を調整して被供給回路に供給するために設けられてい
る。レギュレータ14の出力側には、接続ライン15に
より、パソコンのCPU(不図示)並びに後述の基準電
圧設定手段、比較手段及びアラーム音発生手段等の被供
給回路が接続されている。
他方、電池11を充電するための充電回路が電源回路1
2とレギュレータ14との間に構成されている。この充
電回路は、3個のトランジスタT1、T2、T3を用い
て構成されている。トランジスタT1は大電流充電用で
あり、トランジスタT2は抵抗R1を介して電池11に
小さな充電電流を供給するためのものである。インバー
タIN1には接続ライン16を介して電源回路12のオ
ン信号Ponが入力されている。
2とレギュレータ14との間に構成されている。この充
電回路は、3個のトランジスタT1、T2、T3を用い
て構成されている。トランジスタT1は大電流充電用で
あり、トランジスタT2は抵抗R1を介して電池11に
小さな充電電流を供給するためのものである。インバー
タIN1には接続ライン16を介して電源回路12のオ
ン信号Ponが入力されている。
交流電源10が電源回路12に接続され、電源スィッチ
13がオンされていない時には、オン信号Ponは「ロ
ー」であるので、トランジスタT3はオンである。その
ため、トランジスタT1はオンし、ダイオードD2を介
して大電流で電池11を充電する。
13がオンされていない時には、オン信号Ponは「ロ
ー」であるので、トランジスタT3はオンである。その
ため、トランジスタT1はオンし、ダイオードD2を介
して大電流で電池11を充電する。
一方、電源スィッチ13をオンにすると、オン信号Po
nが「ハイ」となり、インバータINIにより反転され
、トランジスタT3がオフする。
nが「ハイ」となり、インバータINIにより反転され
、トランジスタT3がオフする。
そのため、トランジスタT1がオフとなり、小電流充電
用のトランジスタT2により抵抗R1およびダイオード
D2を介して小電流が電池11に通電される。このオン
信号Ponはライン17を介してレギュレータ14に送
られており、その「ハイ」によりレギュレータ14が駆
動されるようにされている。
用のトランジスタT2により抵抗R1およびダイオード
D2を介して小電流が電池11に通電される。このオン
信号Ponはライン17を介してレギュレータ14に送
られており、その「ハイ」によりレギュレータ14が駆
動されるようにされている。
電池11の陽極側は、接続ライン18により、ダイオー
ドD1とレギュレータ14との間の接続点19に接続さ
れている。そして、この接続点1つとアース電位との間
に、抵抗R2及びR3で構成された分圧回路を用いた電
池電圧を検出するための電圧検出手段が構成されている
。抵抗R2と抵抗R3との間の接続点20は比較回路2
1の一方の入力端に接続されている。
ドD1とレギュレータ14との間の接続点19に接続さ
れている。そして、この接続点1つとアース電位との間
に、抵抗R2及びR3で構成された分圧回路を用いた電
池電圧を検出するための電圧検出手段が構成されている
。抵抗R2と抵抗R3との間の接続点20は比較回路2
1の一方の入力端に接続されている。
また、抵抗R2及びR3間の接続点20とアース電位と
の間には、電源スィッチ13に連動して開閉するスイッ
チ131及び前述の開閉検出スイッチ9の直列回路が接
続されている。従って、検出スイッチ9がオフ状B(第
2図に示すように蓋体4が開いた状態)場合には、電池
11の電圧が抵抗R2、R3により抵抗分割され、この
電池の電圧に応じた検出電圧信号Vdが比較回路21の
一方の入力端に与えられる。これは、スイッチ131(
即ち、電源スィッチ13)がオフ状態の時も同様である
。
の間には、電源スィッチ13に連動して開閉するスイッ
チ131及び前述の開閉検出スイッチ9の直列回路が接
続されている。従って、検出スイッチ9がオフ状B(第
2図に示すように蓋体4が開いた状態)場合には、電池
11の電圧が抵抗R2、R3により抵抗分割され、この
電池の電圧に応じた検出電圧信号Vdが比較回路21の
一方の入力端に与えられる。これは、スイッチ131(
即ち、電源スィッチ13)がオフ状態の時も同様である
。
他方、検出スイッチ9がオン状態(即ち、蓋体4が閉じ
られた状態)であり、且つスイッチ131がオン状態(
電源スィッチ13がオン)である場合に於いては、接続
点20が接地されるので比較回路21の一方入力端には
電池の電圧よりもはるかに低い検出電圧信号Vdが与え
られることになる。
られた状態)であり、且つスイッチ131がオン状態(
電源スィッチ13がオン)である場合に於いては、接続
点20が接地されるので比較回路21の一方入力端には
電池の電圧よりもはるかに低い検出電圧信号Vdが与え
られることになる。
また、比較回路21の他方の入力端は2個の入力ボート
を有し、それぞれに、抵抗R4、R5及び抵抗R6、R
7で構成される各基準電圧設定手段が接続されている。
を有し、それぞれに、抵抗R4、R5及び抵抗R6、R
7で構成される各基準電圧設定手段が接続されている。
各基準電圧設定手段は、低くとも、電池11が被供給回
路を駆動し得る限界の電圧と等しい基準電圧を発生する
ように構成されている。このように、異なる大きさの2
種の基準電圧が設定されているのは、後述するように負
荷変動等を考慮しているためである。
路を駆動し得る限界の電圧と等しい基準電圧を発生する
ように構成されている。このように、異なる大きさの2
種の基準電圧が設定されているのは、後述するように負
荷変動等を考慮しているためである。
比較回路21は、検出電圧信号Vdの電圧と基準電圧設
定手段により与えられる基準電圧とを比較し、信号Vd
の電圧の方が基準電圧よりも高い場合には「ハイ」の信
号を、低い場合には「ロー」の信号を出力する。
定手段により与えられる基準電圧とを比較し、信号Vd
の電圧の方が基準電圧よりも高い場合には「ハイ」の信
号を、低い場合には「ロー」の信号を出力する。
比較回路21の出力端はインバータ22を介してアンド
ゲート23の一方入力端に接続されている。アンドゲー
ト23の他方入力端には、パルス発生器24が接続され
ている。パルス発生器24は、後述するスピーカ25に
おいてブザー音を発生させるためのパルス信号を供給す
るために設けられている。
ゲート23の一方入力端に接続されている。アンドゲー
ト23の他方入力端には、パルス発生器24が接続され
ている。パルス発生器24は、後述するスピーカ25に
おいてブザー音を発生させるためのパルス信号を供給す
るために設けられている。
アンドゲート23の出力端にはアラーム音を発生するス
ピーカ25を駆動するためにドライバ回路26が接続さ
れており、該ドライバ回路26にスピーカ25が接続さ
れている。
ピーカ25を駆動するためにドライバ回路26が接続さ
れており、該ドライバ回路26にスピーカ25が接続さ
れている。
次に、上記実施例の動作を説明する。交流電源10が電
源回路12に接続されていない場合であって、電源スィ
ッチ13がオン状態とされている場合は、電池11によ
り被供給回路が駆動されている。すなわち、電池11に
より与えられる電源電圧vbは接続点1つを介してレギ
ュレータ14に供給され、レギュレータ14により調整
された電圧の電力が被供給回路側に接続ライン15を介
して与えられる。
源回路12に接続されていない場合であって、電源スィ
ッチ13がオン状態とされている場合は、電池11によ
り被供給回路が駆動されている。すなわち、電池11に
より与えられる電源電圧vbは接続点1つを介してレギ
ュレータ14に供給され、レギュレータ14により調整
された電圧の電力が被供給回路側に接続ライン15を介
して与えられる。
このとき、抵抗R2、R3間の接続点20により取り出
された電池電圧に応じた検出電圧信号Vdが比較回路2
1の一方入力端に与えられる。比較回路21はこの検出
電圧を、基準電圧設定手段から他方入力端側に与えられ
た基準電圧と比較し、検出電圧の方が基準電圧より低い
場合は「ローjの信号を出力し、高い場合には「ハイ」
の出力を信号する。この出力信号はインバータ22で反
転されアンドゲート23に与えられる。
された電池電圧に応じた検出電圧信号Vdが比較回路2
1の一方入力端に与えられる。比較回路21はこの検出
電圧を、基準電圧設定手段から他方入力端側に与えられ
た基準電圧と比較し、検出電圧の方が基準電圧より低い
場合は「ローjの信号を出力し、高い場合には「ハイ」
の出力を信号する。この出力信号はインバータ22で反
転されアンドゲート23に与えられる。
従って、検出電圧が基準電圧よりも低い場合には、アン
ドゲート23が能動化されてスピーカ25からアラーム
音が発生される。逆に、検出電圧Vdが基準電圧よりも
高い場合には、アンドゲート23が能動化されないため
アラーム音が発生しない。
ドゲート23が能動化されてスピーカ25からアラーム
音が発生される。逆に、検出電圧Vdが基準電圧よりも
高い場合には、アンドゲート23が能動化されないため
アラーム音が発生しない。
ここまでの動作は、従来から用いられてきた電圧低下警
報装置の動作と同様とすることができる。
報装置の動作と同様とすることができる。
次に、電源スィッチ13がオフ状態にされずに蓋体4が
閉じられて検出スイッチ9がオン状態とされた場合の動
作を説明する。
閉じられて検出スイッチ9がオン状態とされた場合の動
作を説明する。
検出スイッチ9がオン状態とされると、スイッチ131
は閉じているので、抵抗R2、R3間の接続点20が接
地され、接続点2oの電位が大きく低下させられる。よ
って、電池11の電圧低下によって検出電圧値が基準電
圧よりも低下した場合と同様に、比較回路21は「ロー
」の出力信号を出力し、アンドゲート23を能動化する
。よって、スピーカ25によりアラーム音が発生される
。
は閉じているので、抵抗R2、R3間の接続点20が接
地され、接続点2oの電位が大きく低下させられる。よ
って、電池11の電圧低下によって検出電圧値が基準電
圧よりも低下した場合と同様に、比較回路21は「ロー
」の出力信号を出力し、アンドゲート23を能動化する
。よって、スピーカ25によりアラーム音が発生される
。
電源スィッチ13がオフされた後に蓋体4が閉じられた
場合には、スイッチ131が開いているので、検出スイ
ッチ9がオン状態とされても接続点20は接地されない
、それ故、この場合には検出電圧Vdは低下せず、アラ
ーム音は発せられない。
場合には、スイッチ131が開いているので、検出スイ
ッチ9がオン状態とされても接続点20は接地されない
、それ故、この場合には検出電圧Vdは低下せず、アラ
ーム音は発せられない。
なお、上記実施例では、抵抗R4、R5及び抵抗R6、
R7より構成される2種の基準電圧設定手段が設けられ
ていたが、いずれが1種でもよく、これらの各基準電圧
設定手段における基準電圧はCPUからの制御信号によ
り適宜変換させ得る。
R7より構成される2種の基準電圧設定手段が設けられ
ていたが、いずれが1種でもよく、これらの各基準電圧
設定手段における基準電圧はCPUからの制御信号によ
り適宜変換させ得る。
例えば、電池駆動時における負荷の駆動状態に応じて条
件設定することができ、フロッピィディスクやプリンタ
を駆動する際には基準電圧を上げるように設定すること
ができる。
件設定することができ、フロッピィディスクやプリンタ
を駆動する際には基準電圧を上げるように設定すること
ができる。
また、上ではアナログの比較回路を用いた実施例を説明
したが、本発明の構成はこれには限定されず、例えば、
検出電圧信号がA/D変換され、CPUにより比較され
る構成によっても本発明を実施できる。アラーム手段と
しては、上述のような音響発生手段に限らず、発光等の
他の手段を用いても或はそれらを併用するようにしても
よい。
したが、本発明の構成はこれには限定されず、例えば、
検出電圧信号がA/D変換され、CPUにより比較され
る構成によっても本発明を実施できる。アラーム手段と
しては、上述のような音響発生手段に限らず、発光等の
他の手段を用いても或はそれらを併用するようにしても
よい。
(発明の効果)
本発明のアラーム装置では、このように、蓋体の開閉に
応じて状態が変化するスイッチ手段が蓋体の開状態に対
応する状態であれば、電圧検出手段に対する入力電圧を
所定値より低下させる電圧低下手段が設けられる。従っ
て、この電圧検出手段を、電源部の出力電圧が低下すれ
ばアラーム手段に信号を発する電圧低下検出回路と共用
することができる。従って、本発明によれば、電源スィ
ッチがオンのままで蓋体が閉じられた状態を検出するた
めの専用の独立した検出回路を設けたり、CPUに専用
の検出ボートを設けずとも、そのような状態におけるア
ラーム機能を実現することができる。それ故、専用回路
が不要になったことによる電子機器内のスペースの有効
利用、或はCPUの入力ボートの有効利用を図ることが
できる。
応じて状態が変化するスイッチ手段が蓋体の開状態に対
応する状態であれば、電圧検出手段に対する入力電圧を
所定値より低下させる電圧低下手段が設けられる。従っ
て、この電圧検出手段を、電源部の出力電圧が低下すれ
ばアラーム手段に信号を発する電圧低下検出回路と共用
することができる。従って、本発明によれば、電源スィ
ッチがオンのままで蓋体が閉じられた状態を検出するた
めの専用の独立した検出回路を設けたり、CPUに専用
の検出ボートを設けずとも、そのような状態におけるア
ラーム機能を実現することができる。それ故、専用回路
が不要になったことによる電子機器内のスペースの有効
利用、或はCPUの入力ボートの有効利用を図ることが
できる。
4、 ・ の f; ロ
第1図は本発明の一実施例の回路図、第2図はその実施
例が適用されたパソコンの斜視図である。
例が適用されたパソコンの斜視図である。
9・・・検出スイッチ1.11・・・電池、12・・・
電源回路、13・・・電源スィッチ、21・・・比較回
路、24・・・パルス回路。
電源回路、13・・・電源スィッチ、21・・・比較回
路、24・・・パルス回路。
以上
Claims (1)
- 【特許請求の範囲】 1、開閉可能な蓋体を有する電子機器のためのアラーム
装置であって、 電子機器に電力を供給する電源部、 電源部の出力電圧に対応する電圧が入力され、該入力電
圧が所定値より低下すれば電圧低下信号を出力する電圧
検出手段、 該電圧低下信号が出力されると警報を発するアラーム手
段、 蓋体の開閉に応じて状態が変化するスイッチ手段、及び 該スイッチ手段が該蓋体の開状態に対応する状態であれ
ば、該電圧検出手段の入力電圧を該所定値より低下させ
る電圧低下手段 を備えた電子機器のためのアラーム装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63059106A JPH01232408A (ja) | 1988-03-11 | 1988-03-11 | 電子機器のためのアラーム装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63059106A JPH01232408A (ja) | 1988-03-11 | 1988-03-11 | 電子機器のためのアラーム装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01232408A true JPH01232408A (ja) | 1989-09-18 |
Family
ID=13103730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63059106A Pending JPH01232408A (ja) | 1988-03-11 | 1988-03-11 | 電子機器のためのアラーム装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01232408A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04332017A (ja) * | 1991-05-07 | 1992-11-19 | Nec Off Syst Ltd | 情報処理装置 |
EP0584257A1 (en) * | 1991-05-17 | 1994-03-02 | Zenith Data Systems Corporation | Suspend/resume capability for a protected mode microprocessor and hard disk, and idle mode implementation |
WO1996013818A1 (fr) * | 1994-10-28 | 1996-05-09 | The Nippon Signal Co., Ltd. | Transmetteur de signal et dispositif d'alimentation electrique a securite integree |
JP2018511901A (ja) * | 2015-03-19 | 2018-04-26 | ジーニアス オブジェクツ | 物品のファスナ閉鎖システムを制御するための装置及び対応する物品 |
-
1988
- 1988-03-11 JP JP63059106A patent/JPH01232408A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04332017A (ja) * | 1991-05-07 | 1992-11-19 | Nec Off Syst Ltd | 情報処理装置 |
EP0584257A1 (en) * | 1991-05-17 | 1994-03-02 | Zenith Data Systems Corporation | Suspend/resume capability for a protected mode microprocessor and hard disk, and idle mode implementation |
EP0584257A4 (en) * | 1991-05-17 | 1997-10-08 | Zenith Data Systems Corp | Suspend/resume capability for a protected mode microprocessor and hard disk, and idle mode implementation |
WO1996013818A1 (fr) * | 1994-10-28 | 1996-05-09 | The Nippon Signal Co., Ltd. | Transmetteur de signal et dispositif d'alimentation electrique a securite integree |
JP2018511901A (ja) * | 2015-03-19 | 2018-04-26 | ジーニアス オブジェクツ | 物品のファスナ閉鎖システムを制御するための装置及び対応する物品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3147395B2 (ja) | 集積回路及び電子機器 | |
US7088015B2 (en) | Smooth voltage regulation transition circuit having fast recovery | |
US4883976A (en) | Low power dual-mode CMOS bias voltage generator | |
US6418002B1 (en) | Power supply supervisor having a line voltage detector | |
US7343501B2 (en) | Power-saving device for notebook computer | |
JPH01232408A (ja) | 電子機器のためのアラーム装置 | |
CN100359529C (zh) | 控制备援电容器充放电相位的方法 | |
US20200146354A1 (en) | Power supply drive module, power supply device and electronic cigarette | |
JPH0564429A (ja) | 半導体装置及び電子機器 | |
JPH08294241A (ja) | 電源切り換え回路及び携帯端末装置 | |
JPS63124731A (ja) | 電子機器における2次電池の充電装置 | |
JPH09128114A (ja) | コンピュータシステム及びコンピュータシステムに適用するカード方式のインターフェース装置 | |
JPS62119616A (ja) | 電源回路 | |
JP3507164B2 (ja) | 電子機器類の電源供給回路 | |
JP3842917B2 (ja) | Dc−dcコンバータを用いた電源回路 | |
JP3939474B2 (ja) | 二次電池充電制御回路 | |
KR970049293A (ko) | 노트북컴퓨터와 셀룰라폰의 전원 공유장치 | |
KR950006183A (ko) | 메모리 ic가 내장된 키로 구동되는 초절전형 전자자물쇠 | |
JPH05127762A (ja) | シリーズレギユレータ電源回路 | |
JPH0465741A (ja) | 携帯型記憶装置 | |
JP3080819B2 (ja) | 半導体集積回路装置 | |
KR940005227Y1 (ko) | 배터리 전원 스위칭회로 | |
KR910006506B1 (ko) | 액정판넬의 전원공급 제어방법 및 회로 | |
JPH04222427A (ja) | 電池バックアップ回路 | |
KR930003909Y1 (ko) | 마이콤의 래치 업 발생시 리셋트 회로 |