JPH01222432A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01222432A JPH01222432A JP4807088A JP4807088A JPH01222432A JP H01222432 A JPH01222432 A JP H01222432A JP 4807088 A JP4807088 A JP 4807088A JP 4807088 A JP4807088 A JP 4807088A JP H01222432 A JPH01222432 A JP H01222432A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- island
- silicon thin
- polycrystalline silicon
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 15
- 239000010453 quartz Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 238000005137 deposition process Methods 0.000 abstract 2
- 239000007787 solid Substances 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000007790 solid phase Substances 0.000 description 6
- 239000012071 phase Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものである。
従来の技術
近年、透明絶縁基板あるいはＳｉ基板表面に形成された
５ｌｏ２絶縁膜上にアモルファスシリコン薄膜より電気
的特性の良好な多結晶シリコン薄膜を堆積し、これを半
導体材料として、液晶表示素子（ＬＣＤ）、エレクトロ
ルミネッセンス素子（ＥＬ）等の駆動用トランジスタを
製作する方法が研究されている。上記半導体装置の製造
方法の中で多結晶シリコン薄膜を固相成長する方法が注
目を集めている。
５ｌｏ２絶縁膜上にアモルファスシリコン薄膜より電気
的特性の良好な多結晶シリコン薄膜を堆積し、これを半
導体材料として、液晶表示素子（ＬＣＤ）、エレクトロ
ルミネッセンス素子（ＥＬ）等の駆動用トランジスタを
製作する方法が研究されている。上記半導体装置の製造
方法の中で多結晶シリコン薄膜を固相成長する方法が注
目を集めている。
従来の同相成長方法を用いた半導体装置の製造方法を第
２図に従って説明する。
２図に従って説明する。
第２図ａに示すように、石英基板１上に一様にアモルフ
ァスシリコン薄膜２を形成する。次に、固相成長方法を
用い第２図すに示すようにアモルファスシリコン薄膜２
を結晶化して多結晶シリコン薄膜１３に変化させる。次
に第２図Ｃに示すようにシリコン島１４を残して、それ
以外の多結晶シリコン薄膜１３を取り除く。その後、上
記シリコｙ島にトランジスタを形成する。
ァスシリコン薄膜２を形成する。次に、固相成長方法を
用い第２図すに示すようにアモルファスシリコン薄膜２
を結晶化して多結晶シリコン薄膜１３に変化させる。次
に第２図Ｃに示すようにシリコン島１４を残して、それ
以外の多結晶シリコン薄膜１３を取り除く。その後、上
記シリコｙ島にトランジスタを形成する。
発明が解決しようとする課題
しかしながら、上記の半導体装置の製造方法では、熱処
理によりアモルファスシリコンを結晶化させる固相成長
の際に、石英基板１とシリコン膜１３との熱膨張係数の
差異からシリコン薄膜１３には引張シ応力が生じるため
に、シリコン薄Ｍ１３中に１０数μｍ〜数１０μｍのマ
イクロクランクが発生し、その領域においてトランジス
タの作製が不可能となるという問題があった。
理によりアモルファスシリコンを結晶化させる固相成長
の際に、石英基板１とシリコン膜１３との熱膨張係数の
差異からシリコン薄膜１３には引張シ応力が生じるため
に、シリコン薄Ｍ１３中に１０数μｍ〜数１０μｍのマ
イクロクランクが発生し、その領域においてトランジス
タの作製が不可能となるという問題があった。
本発明はかかる点に鑑みてなされたもので、クラックの
発生しない多結晶シリコン薄膜を形成できる半導体装置
の製造方法を提供するものである。
発生しない多結晶シリコン薄膜を形成できる半導体装置
の製造方法を提供するものである。
課題を解決するための手段
本発明の半導体装置の製造方法は、上記課題を解決する
ものであり、石英基板上にシリコン薄膜を形成した後、
トランジスタを形成するための領域のみを島状に形成し
、その後同相成長を行うものである。
ものであり、石英基板上にシリコン薄膜を形成した後、
トランジスタを形成するための領域のみを島状に形成し
、その後同相成長を行うものである。
作 用
上記半導体装置の製造方法により、上記多結晶シリコン
薄膜は島状に形成されているために同相成長中に発生す
る多結晶シリコン薄膜の引張シ応力は小さく、クラック
の発生を防ぐことができる。
薄膜は島状に形成されているために同相成長中に発生す
る多結晶シリコン薄膜の引張シ応力は小さく、クラック
の発生を防ぐことができる。
実施例
本発明の半導体装置の製造方法の一実施例を第１図に示
す。第１図ａに示すように、石英基板１上に減圧ＣＶＤ
で多結晶シリコン薄膜（膜厚０．１８μｍ）を形成し、
その後Ｓ１＋のイオン注入（注入条件ドーズ量６×１０
１５加速電圧１００ＫａＶ）によシアモルファスシリコ
ン薄膜２を形成する。次に第１図すで示すように、トラ
ンジスタを形成する領域のみを島３の形にパターニング
形成する。
す。第１図ａに示すように、石英基板１上に減圧ＣＶＤ
で多結晶シリコン薄膜（膜厚０．１８μｍ）を形成し、
その後Ｓ１＋のイオン注入（注入条件ドーズ量６×１０
１５加速電圧１００ＫａＶ）によシアモルファスシリコ
ン薄膜２を形成する。次に第１図すで示すように、トラ
ンジスタを形成する領域のみを島３の形にパターニング
形成する。
このアモルファスシリコン島３の大きさは、１０μｍＸ
４０μｍ 程度である。その後、第１図□Ｃに示すよう
にＮ２雰囲気中で６００℃１００時間で固相成長を行い
アモルファスシリコン島３を多結晶シリコン島４に変化
させる。さらに、結晶中の結晶欠陥を減らすために１０
００℃４時間の熱処理をする。
４０μｍ 程度である。その後、第１図□Ｃに示すよう
にＮ２雰囲気中で６００℃１００時間で固相成長を行い
アモルファスシリコン島３を多結晶シリコン島４に変化
させる。さらに、結晶中の結晶欠陥を減らすために１０
００℃４時間の熱処理をする。
以上のように形成した多結晶シリコン島４には、同相成
長の際に生じる引張〕応力がシリコン島側面６により緩
和されて、多結晶シリコン島内にクラックが発生するの
を防ぐことが出来る。実際に、固相成長後の多結晶シリ
コン島４内にクラックの発生は認められなかった。また
、上記多結晶シリコン島４を用いて作ったＭＯＳ）ラン
ジスタの電子移動度は８０ ｃｊ／Ｖ −Ｓ以上である
仁とが確認された。
長の際に生じる引張〕応力がシリコン島側面６により緩
和されて、多結晶シリコン島内にクラックが発生するの
を防ぐことが出来る。実際に、固相成長後の多結晶シリ
コン島４内にクラックの発生は認められなかった。また
、上記多結晶シリコン島４を用いて作ったＭＯＳ）ラン
ジスタの電子移動度は８０ ｃｊ／Ｖ −Ｓ以上である
仁とが確認された。
なお、本実施例では、石英基板を用いたが表面に酸化膜
を形成したシリコン基板を用いてもよい。
を形成したシリコン基板を用いてもよい。
また、アモルファスシリコン薄膜の形成を多結晶シリコ
ン薄膜のＳｉ＋のイオン注入によって行なったが、低温
減圧ＣＶＤ、常圧ＣＶＤ、低温電子ビーム蒸着等により
、直接石英基板にアモルファスシリコン薄膜を形成して
もよい。さらに、シリコン島の大きさ形状は、特に限定
されるものではなく固相成長によってクラックが発生し
ない範囲で選択することができる。
ン薄膜のＳｉ＋のイオン注入によって行なったが、低温
減圧ＣＶＤ、常圧ＣＶＤ、低温電子ビーム蒸着等により
、直接石英基板にアモルファスシリコン薄膜を形成して
もよい。さらに、シリコン島の大きさ形状は、特に限定
されるものではなく固相成長によってクラックが発生し
ない範囲で選択することができる。
発明の効果
上記したように本発明は、クラックのないトランジスタ
作製用の多結晶シリコン島を得ることができ、実用的に
きわめて有効な方法である。
作製用の多結晶シリコン島を得ることができ、実用的に
きわめて有効な方法である。
第１図は本発明の実施例における半導体装置の製造方法
の工程図、第２図は、従来の半導体装置の製造方法の工
程図である。 １・・・・・・石英基板、２・・・・・・アモルファス
シリコン薄！、３・・・・・・アモルファスシリコン島
、４・・・−・・多結晶シリコン島、５・・・・・・シ
リコン島側面。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名！・
−２Ｆ！英基板 ２−“アモ）レファスシソコン薄護 、３−−゛アモルファスシリコン島 ４−シ埒西ンソゴン島 ６−・シソボン島イ刈面 萬１図 （０Ｌ） （Ｃ） ／−一石英湛一又 Ｚ−・アモルファスシソフン薄ｌ莢 １３−・・号埒晶シソコン浦」夾 １４− シソコン島 Ｃトランヅスグ彫り収慣！塊つ 第２図 （α）
の工程図、第２図は、従来の半導体装置の製造方法の工
程図である。 １・・・・・・石英基板、２・・・・・・アモルファス
シリコン薄！、３・・・・・・アモルファスシリコン島
、４・・・−・・多結晶シリコン島、５・・・・・・シ
リコン島側面。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名！・
−２Ｆ！英基板 ２−“アモ）レファスシソコン薄護 、３−−゛アモルファスシリコン島 ４−シ埒西ンソゴン島 ６−・シソボン島イ刈面 萬１図 （０Ｌ） （Ｃ） ／−一石英湛一又 Ｚ−・アモルファスシソフン薄ｌ莢 １３−・・号埒晶シソコン浦」夾 １４− シソコン島 Ｃトランヅスグ彫り収慣！塊つ 第２図 （α）
Claims (1)
- 絶縁基板上に、または半導体基板上に絶縁薄膜を介し
て、シリコン薄膜を形成する工程と、前記シリコン薄膜
を小さな島に分離する工程と、その後熱処理により前記
シリコン薄膜の結晶粒を大きくする工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4807088A JPH01222432A (ja) | 1988-03-01 | 1988-03-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4807088A JPH01222432A (ja) | 1988-03-01 | 1988-03-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01222432A true JPH01222432A (ja) | 1989-09-05 |
Family
ID=12793086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4807088A Pending JPH01222432A (ja) | 1988-03-01 | 1988-03-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01222432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036150A (ja) * | 1995-03-28 | 1996-10-28 | ||
| US7271410B2 (en) | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
-
1988
- 1988-03-01 JP JP4807088A patent/JPH01222432A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036150A (ja) * | 1995-03-28 | 1996-10-28 | ||
| US6596572B1 (en) | 1995-03-28 | 2003-07-22 | Semiconductor Energy Laboratory Co., Ltd | Method of fabricating a thin-film transistor having a plurality of island-like regions |
| US7271410B2 (en) | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
| US7407838B2 (en) | 1995-03-28 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| JPH01222432A (ja) | 半導体装置の製造方法 | |
| JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04286336A (ja) | 半導体装置の製造方法 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPS6164119A (ja) | 半導体装置の製造方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JPS63283013A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 | |
| JPS6276514A (ja) | 半導体装置の製造方法 | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JPH01187873A (ja) | 半導体装置の製造方法 | |
| JPH0320084A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPH04152639A (ja) | 半導体装置の製造方法 | |
| JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
| JPH05144730A (ja) | 半導体装置の製造方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 |