JPH01219925A - Printer buffer device - Google Patents

Printer buffer device

Info

Publication number
JPH01219925A
JPH01219925A JP63045375A JP4537588A JPH01219925A JP H01219925 A JPH01219925 A JP H01219925A JP 63045375 A JP63045375 A JP 63045375A JP 4537588 A JP4537588 A JP 4537588A JP H01219925 A JPH01219925 A JP H01219925A
Authority
JP
Japan
Prior art keywords
data
printer
computer
buffer device
personal computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63045375A
Other languages
Japanese (ja)
Inventor
Norio Arai
新井 則夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP63045375A priority Critical patent/JPH01219925A/en
Publication of JPH01219925A publication Critical patent/JPH01219925A/en
Pending legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)

Abstract

PURPOSE:To improve the processing efficiency of each personal computer by providing individual data input means, whose number corresponds to the number of personal computers, and prescribed storage areas. CONSTITUTION:A printer buffer device 10 allows two personal computers 30 and 32 to share one printer 50. Data output terminals of personal computers 30 and 32 are connected to input terminals of input circuits 12 and 14 through data busses 34 and 36, and control terminals are connected to control terminals of a control circuit 26 through control lines 38 and 40. Input circuits 12 and 14 take in data character by character and give it to RAMs 16 and 20, and write/read control signals or the like for this data are given from the control circuit 26. The control circuit 26 transmits and receives control signals and controls each part in the buffer device 10. When one personal computer requests the printing output while data from the other personal computer is outputted by the printer 50, this request is accepted by RAMs 16 and 20 to hold data in a prescribed area and the output processing is performed thereafter.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、複数のコンピュータに1台のプリンタを共用
させるためのプリンタバッファ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printer buffer device for allowing a plurality of computers to share one printer.

[従来の技術] 第2図は、この種のプリンタバッファ装置の従来例を示
す。このプリンタバッファ装置100はスイッチまたは
マルチプレクサ102を切り替えることで、2台のパソ
コン(パーソナルコンピュータ)108.110に一台
のプリンタ112を共用させるものである。
[Prior Art] FIG. 2 shows a conventional example of this type of printer buffer device. This printer buffer device 100 allows two personal computers (personal computers) 108 and 110 to share one printer 112 by switching a switch or a multiplexer 102.

プリンタ112が使われていない時に、パソコン108
がプリント出力を行うために所定の要求信号を制御線1
18上に出力すると、バッファ装置100の制御回路1
06はその要求を受は入れてスイッチ102をパソコン
108側に切り替える。これにより、パソコン108よ
りデータ・バス114上に出力されたデータはスイッチ
102を介してRAM 104に書き込まれる。これで
、パソコン108はプリント出力のためのデータ出力を
短時間で終了し、他の処理に移行することがテキる。バ
ッファ装置100においては、制御回路106がRAM
 104よりデータを1キヤラクタずつ読み出してそれ
を所定の伝送手順でプリンタ112に与える。
When the printer 112 is not in use, the computer 108
sends a predetermined request signal to control line 1 to perform printout.
18, the control circuit 1 of the buffer device 100
06 accepts the request and switches the switch 102 to the personal computer 108 side. As a result, data output from the personal computer 108 onto the data bus 114 is written to the RAM 104 via the switch 102. This allows the personal computer 108 to finish outputting data for printout in a short time and move on to other processing. In the buffer device 100, the control circuit 106 is a RAM
Data is read out character by character from 104 and provided to printer 112 using a predetermined transmission procedure.

[発明が解決しようとする課題] 上述のようにしてパソコン108からのデータをプリン
タ112にプリント出力させている最中に、別のパソコ
ン110からプリント出力の要求があった場合に問題が
起きる。
[Problems to be Solved by the Invention] A problem occurs when a printout request is received from another personal computer 110 while data from the personal computer 108 is being printed out by the printer 112 as described above.

この場合、パソコン110は所定の要求信号を制御線1
20上に出力するが、RAM104が使用中なので、制
御回路106はその要求を受は付けない旨の信号を返す
。したがって、パソコン110はプリント出力の要求を
したまま待機しな(ではならない。通常、パソコンがプ
リント出力を要求すると他の処理が行えなくなるので、
パンコン110はそのまま待機状態となり、処理能率上
好ましくない。かといって、いったん他の処理に切り替
えてしばらくした後にプリント出力を再度要求するのは
、制御が複雑になりシステムが高くつく不具合がある。
In this case, the personal computer 110 sends a predetermined request signal to the control line 1.
However, since the RAM 104 is in use, the control circuit 106 returns a signal indicating that the request will not be accepted. Therefore, the personal computer 110 should not wait while requesting print output.Normally, once the personal computer requests print output, it will be unable to perform other processing.
The pan controller 110 remains in a standby state, which is unfavorable in terms of processing efficiency. However, if you switch to another process and then request print output again after a while, the control becomes complicated and the system becomes expensive.

なお、上述した例では2台のパソコンであったが、3台
以上のパソコンでも、あるいは2台以上のワープロ(ワ
ードプロセッサ)その他のコンピュータ機器の場合でも
、同様な問題が起こる。
In the above example, there were two personal computers, but the same problem occurs when there are three or more personal computers, or two or more word processors or other computer equipment.

本発明は、かかる問題点に鑑みてなされたもので、複数
のコンピュータのいずれもプリント出力のために待機し
なくて済むようにしたプリンタバッファ装置を提供する
ことを目的とする。
The present invention has been made in view of such problems, and an object of the present invention is to provide a printer buffer device that eliminates the need for any of a plurality of computers to stand by for print output.

[課題を解決するための手段] 上記目的を達成するために本発明は、複数のコンピュー
タと1台のプリンタとの間に接続され、それらコンピュ
ータからのデータを選択的にプリンタに与えるプリンタ
バッファ装置において、それらコンピュータからのそれ
ぞれのデータを個別的に入力するデータ入力手段と;こ
のデータ入力手段に入力された各コンピュータ別のデー
タを各コンピュータに予め割り当てられた所定の記憶領
域に格納する記憶手段と;この記憶手段より選択的に各
コンピュータ別のデータを読み出してプリンタに送出す
るデータ読出及び送出手段とを具備する構成とした。
[Means for Solving the Problems] To achieve the above object, the present invention provides a printer buffer device that is connected between a plurality of computers and one printer and selectively supplies data from the computers to the printer. a data input means for individually inputting data from the computers; and a storage means for storing the data for each computer inputted to the data input means in a predetermined storage area allocated in advance to each computer. and; data reading and sending means for selectively reading data for each computer from the storage means and sending it to the printer.

[作用] 本発明では、コンピュータの台数に対応した数の個別的
なデータ入力手段および記憶領域が備えられることによ
り、ある1つのコンピュータからのデータがプリンタで
プリント出力されている最中に、別のコンピュータから
プリント出力の要求があったときは記憶手段がその要求
を受は入れてそのコンピュータからのデータを所定の記
憶領域に保持しておく。そして、先のコンピュータのた
めのプリント出力処理が終了したならば、データ読出及
び送出手段は次のプリンタのためのプリント出力処理に
切り替える。
[Function] In the present invention, by providing a number of individual data input means and storage areas corresponding to the number of computers, data from one computer can be printed out by a printer while data from another computer is being printed out. When there is a request for print output from the computer, the storage means accepts the request and holds the data from the computer in a predetermined storage area. When the print output process for the previous computer is completed, the data reading and sending means switches to the print output process for the next printer.

これにより、いずれのコンピュータも、プリント出力の
ために待機する必要がなくなり、処理能率を上げること
ができる。
This eliminates the need for any computer to stand by for print output, increasing processing efficiency.

[実施例コ 第1図は、本発明の一実施例によるプリンタバッファ装
置の構成を示す。このプリンタバッファ装置10は、2
台のパソコン30.324Z1台(7)プリンタ50を
共用させるものである。
[Embodiment] FIG. 1 shows the configuration of a printer buffer device according to an embodiment of the present invention. This printer buffer device 10 includes two
One personal computer 30.324Z (7) and one printer 50 are shared.

パソコン30.32のデータ出力端子は、データ・バス
34.36を介して入力回路12.14の入力端子にそ
れぞれ接続される。また、それらパソコンの制御端子は
、制御線38.40を介して制御回路26の対応する制
御端子にそれぞれ接続される。
The data output terminals of the personal computer 30.32 are respectively connected to the input terminals of the input circuit 12.14 via a data bus 34.36. Further, the control terminals of these personal computers are respectively connected to corresponding control terminals of the control circuit 26 via control lines 38 and 40.

入力回路12.14は、データを1キヤラクタずつ取り
込んでRAM16.20にそれぞれ与える。これらRA
M16.20の記憶容量は、パソコン30.32より通
常1度に出力される最大のデータ量を格納できるほどの
大きさに選ばれてぃる。RAM16.20の書込および
読出のためのアドレスはアドレス・カウンタ回路を存す
るアドレス回路18.22からそれぞれ与えられる。ま
た、RAM18.20に対するチップ・イネーブル信号
、書込・読出制御信号は制御回路26から与えられる(
ただし、そのための制御線は図示せず)。RAM16.
20より出力されたデータはセレクタ回路を含む出力回
路24を介して1キヤラクタずつデータ・バス52上に
出力される。
Input circuits 12 and 14 take in data one character at a time and apply it to RAMs 16 and 20, respectively. These R.A.
The storage capacity of the M16.20 has been selected to be large enough to store the maximum amount of data normally output at one time by the PC 30.32. Addresses for writing and reading RAM 16.20 are respectively provided by address circuits 18.22 containing address counter circuits. In addition, chip enable signals and write/read control signals for the RAMs 18 and 20 are provided from the control circuit 26 (
However, the control lines for this are not shown). RAM16.
The data output from 20 is output character by character onto data bus 52 via output circuit 24 including a selector circuit.

制御回路26は、制御線38.40を介してパソコン3
0.32との制御信号のやりとり、および制御線54を
介してプリンタ50との制御信号のやりとりを行うとと
もに、バッファ装置10内の各部の制御を行う。特に、
アドレス回路18゜22に対してはアドレス信号の発生
開始・終了を指示し、出力回路24に対してはRAM1
6.20のいずれかの側への切替を指示する。また、制
御回路26は、プリント終了を示すデータを検出するた
めに、出力回路24より出力されるデータを入力する。
The control circuit 26 connects to the personal computer 3 via control lines 38 and 40.
0.32 and the printer 50 via the control line 54, and controls each section within the buffer device 10. especially,
The address circuit 18.22 is instructed to start and end the generation of address signals, and the output circuit 24 is instructed to
6. Instruct switching to either side of 20. The control circuit 26 also receives data output from the output circuit 24 in order to detect data indicating the end of printing.

かくして、この実施例では、入力回路12,14がそれ
ぞれ入力手段を構成し、RAM16.20とアドレス回
路18.22と制御回路26とが記憶手段を構成し、ア
ドレス回路18.22と制御回路26と出力回路24と
がデータ読出及び送出手段を構成する。
Thus, in this embodiment, input circuits 12 and 14 constitute input means, RAM 16.20, address circuit 18.22 and control circuit 26 constitute storage means, and address circuit 18.22 and control circuit 26 constitute storage means. and the output circuit 24 constitute data reading and sending means.

次に、かかる構成のプリンタバッファ装置10の動作を
説明する。いま、プリンタ50が使われていない時に、
パソコン3oがプリント出力を行うために所定の要求信
号を制御線38上に出力したとする。そうすると、制御
回路26はそれを許可する信号を制御線38上に出力す
るとともにアドレス回路18に対してアドレス信号の発
生を指示する。これにより、パソコン30からのデータ
は1キヤラクタずつ入力回路12に取り込まれてからR
AM18の所定番地に書き込まれる。この際、アドレス
回路18は入力回路12の入力と同期してアドレス信号
を発生する。こうして、パソコン30より1度のプリン
ト出力分のデータがRAM18に格納される。
Next, the operation of the printer buffer device 10 having such a configuration will be explained. Now, when the printer 50 is not in use,
Assume that the personal computer 3o outputs a predetermined request signal onto the control line 38 in order to perform printout. Then, the control circuit 26 outputs a signal permitting this onto the control line 38 and instructs the address circuit 18 to generate an address signal. As a result, data from the personal computer 30 is input character by character into the input circuit 12, and then R
It is written to a predetermined location of AM18. At this time, the address circuit 18 generates an address signal in synchronization with the input of the input circuit 12. In this way, data for one printout from the personal computer 30 is stored in the RAM 18.

パソコン30のデータ全部の出力が終了するとパソコン
30は所定の制御信号を出力して他の処理の実行に移る
。その制御信号を受けて制御回路26は、出力回路24
をRAM16側に切り替えさせるとともに、RAM18
の最初の番地を指定するアドレスをアドレス回路18に
発生させる。
When the output of all data from the personal computer 30 is completed, the personal computer 30 outputs a predetermined control signal and proceeds to execute other processing. In response to the control signal, the control circuit 26 outputs the output circuit 24.
is switched to the RAM16 side, and the RAM18
The address circuit 18 generates an address specifying the first address of the address.

この結果、RAM16より読み出された1キヤラクタ分
の最初のデータは出力回路24を通ってデータ・バス5
2上に出力される。そして、これと同時に、制御回路2
6はストローブ信号を制御線54上に出してデータが送
られたことをプリンタ50に通知する。これを受けてプ
リンタ50はそのデータを取り込む。そして、次のデー
タを受は取る準備ができると、プリンタ50はビジー信
号を止めてアクノリッジ信号を出す。そうすると、制御
回路26はRAM18より次の番地のデータを読み出さ
せこのデータを最初のデータと同様の手順でプリンタ5
0に与える。このように、バッファ回路10はあたかも
パソコン30がプリンタ50に対するのと同じ仕方でデ
ータを1キヤラクタずつプリンタ50に与える。
As a result, the first data for one character read from the RAM 16 passes through the output circuit 24 and is transferred to the data bus 5.
2 is output. At the same time, the control circuit 2
6 outputs a strobe signal onto the control line 54 to notify the printer 50 that data has been sent. In response to this, the printer 50 takes in the data. When the printer 50 is ready to receive the next data, the printer 50 stops the busy signal and issues an acknowledge signal. Then, the control circuit 26 reads data at the next address from the RAM 18, and transfers this data to the printer 5 in the same manner as the first data.
Give to 0. In this manner, buffer circuit 10 provides data character by character to printer 50 in the same manner as if personal computer 30 provides data to printer 50.

こうしてプリンタ50がパソコン30のデータをプリン
ト出力している最中に、パソコン32がそのプリント出
力を要求してきたとする。制御回路26は、それを許可
し、パソコン30に対するのと同様な仕方でパソコン3
2からのデータを入力回路14を介してRAM20に格
納させる。これで、パソコン32はプリント出力のため
のデータ出力を短時間で終了し他の処理に取りかかる。
Assume that while the printer 50 is printing out data from the personal computer 30, the personal computer 32 requests the printout. The control circuit 26 allows the
2 is stored in the RAM 20 via the input circuit 14. With this, the personal computer 32 finishes outputting data for printout in a short time and starts other processing.

一方、制御回路26は、出力回路24より出力されるデ
ータを監視し、最後のデータを検出すると出力回路24
をRAM20側に切り替えさせるとともに、RAM20
の最初の番地を指定するアドレスをアドレス回路22に
発生させ、RAM20より読み出された1キヤラクタ分
の最初のデータを出力回路24よりデータ・バス52上
に出力させる。その結果、そのデータはプリンタ50に
取り込まれてプリント出力される。
On the other hand, the control circuit 26 monitors the data output from the output circuit 24, and when the last data is detected, the control circuit 26 outputs the data from the output circuit 24.
is switched to the RAM20 side, and the RAM20
The address circuit 22 generates an address specifying the first address of the address, and the output circuit 24 outputs the first data for one character read from the RAM 20 onto the data bus 52. As a result, the data is taken into the printer 50 and printed out.

上述のように、このプリンタバッファHf1lOは、2
つのパソコン30.32に対応して2つの独立した入力
回路12.14およびRAM16゜20を備えることに
より、一方のパソコン側のデータをプリント出力してい
る最中に他方のパソコンからプリント出力の要求が出さ
れたときはそれを受は付けて、そのパソコンからのデー
タを所定の記憶領域に保持しておき、前のパソコン側の
プリント出力処理が終了してから、後のパソコン側のプ
リント出力処理を実行させるようにする。したがって、
各パソコンは、プリント出力のために待機する必要がな
く、シたがってその処理能率が低下することがない。
As mentioned above, this printer buffer Hf1lO has 2
By providing two independent input circuits 12, 14 and RAM 16° 20 corresponding to two computers 30, 32, it is possible to request print output from one computer while printing data from the other computer. is issued, accept it, retain the data from that computer in a designated storage area, and wait until the print output processing on the previous computer side is completed before printing it on the subsequent computer side. Let the process execute. therefore,
Each personal computer does not have to wait for print output, so its processing efficiency does not decrease.

なお、3台以上のパソコンに対しては、入力回路と記憶
装置を追加すればよい。また、パソコンに限らず、ワー
プロその他のコンピュータ機器についても同様である。
Note that for three or more personal computers, an input circuit and a storage device may be added. Furthermore, the same applies not only to personal computers but also to word processors and other computer equipment.

また、上述した実施例は記憶装置としてRAMを使用し
たが、ディスク装置を使用することも可能である。
Further, although the above-described embodiment uses a RAM as a storage device, it is also possible to use a disk device.

[発明の効果コ 本発明は、上述のような構成を有することにより、以下
のような効果を奏する。
[Effects of the Invention] The present invention, having the above-described configuration, provides the following effects.

コンピュータの台数に対応した数の個別的なデータ入力
手段と所定の記憶領域を備えることにより、ある1つの
コンピュータからのデータがプリンタでプリント出力さ
れている最中に、別のコンピュータからプリント出力の
要求があったときはその要求を受は入れてそのコンピュ
ータからのデータを所定の記憶領域に保持しておき、そ
の要求時に実行されていたプリント出力処理が終了した
ならば、その要求を出したコンピュータのためのプリン
ト出力処理に切り替えるようにしたので、いずれのコン
ピュータもプリント出力のために待機する必要がなくな
り、各々の処理能率を上げることができる。
By providing a number of individual data input means and a predetermined storage area corresponding to the number of computers, while data from one computer is being printed out by a printer, data from another computer can be printed out. When a request is made, it accepts the request, holds the data from the computer in a designated storage area, and issues the request once the print output process that was being executed at the time of the request has finished. Since the print output processing is switched to the computer, there is no need for any computer to wait for print output, and the processing efficiency of each computer can be increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例によるプリンタバッファ装
置の構成を示すブロック図、 第2図は、プリンタバッファ装置の従来例の構成を示す
ブロック図である。 図面において、 10・・・・プリンタバッファ装置、 12.14・・・・入力回路、 16.20・・・・RAM。 18.22・・・・アドレス回路、 24・・・・出力回路、 26・・・・制御回路、 50・・・・プリンタ。
FIG. 1 is a block diagram showing the configuration of a printer buffer device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a conventional printer buffer device. In the drawings, 10... Printer buffer device, 12.14... Input circuit, 16.20... RAM. 18.22...address circuit, 24...output circuit, 26...control circuit, 50...printer.

Claims (1)

【特許請求の範囲】 複数のコンピュータと1台のプリンタとの間に接続され
、これらコンピュータからのデータを選択的に前記プリ
ンタに与えるプリンタバッファ装置において、 前記複数のコンピュータからのそれぞれのデータを個別
的に入力するデータ入力手段と、 前記データ入力手段に入力された各コンピュータ別のデ
ータを各コンピュータに予め割り当てられた所定の記憶
領域に格納する記憶手段と、前記記憶手段より選択的に
各コンピュータ別のデータを読み出して前記プリンタへ
送出するデータ読出及び送出手段と、 を具備することを特徴とするプリンタバッファ装置。
[Scope of Claim] A printer buffer device connected between a plurality of computers and one printer, and selectively providing data from these computers to the printer, comprising: a data input means for inputting the data separately for each computer; a storage means for storing the data for each computer input to the data input means in a predetermined storage area allocated in advance to each computer; A printer buffer device comprising: data reading and sending means for reading out another data and sending it to the printer.
JP63045375A 1988-02-27 1988-02-27 Printer buffer device Pending JPH01219925A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63045375A JPH01219925A (en) 1988-02-27 1988-02-27 Printer buffer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63045375A JPH01219925A (en) 1988-02-27 1988-02-27 Printer buffer device

Publications (1)

Publication Number Publication Date
JPH01219925A true JPH01219925A (en) 1989-09-01

Family

ID=12717520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63045375A Pending JPH01219925A (en) 1988-02-27 1988-02-27 Printer buffer device

Country Status (1)

Country Link
JP (1) JPH01219925A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465260A (en) * 1990-07-06 1992-03-02 Canon Inc Printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465260A (en) * 1990-07-06 1992-03-02 Canon Inc Printer

Similar Documents

Publication Publication Date Title
JPS6113268B2 (en)
JPH01219925A (en) Printer buffer device
JP2583586B2 (en) Bus control method
JPH087694B2 (en) Interrupt control method
GB2221777A (en) Data processor
JP2793305B2 (en) Output control method of image data output device
JPH07319840A (en) Multi-cpu device
JP2900892B2 (en) Information processing device
JP3309560B2 (en) Image processing device
JP2821176B2 (en) Information processing device
KR100251849B1 (en) I/o control board having multiplexing function
JPS60151894A (en) Refresh circuit of dynamic ram
JPS5931737B2 (en) Multiple control data processing system
JPS6349437A (en) Printing data control system
JPH0520253A (en) Data processor
JPS6383854A (en) Data transfer circuit
JPH0535693A (en) Data transfer device
JPS6163461A (en) Printer buffer
JPH01121962A (en) Direct memory access extended control circuit
JPS5999522A (en) Input and output control system
JPS59100653A (en) Polling address selecting system
JPH08263425A (en) High-speed dma transfer system
JPH06149725A (en) Processor applied device
JPH0460748A (en) Processor extension system
JPH05342337A (en) Data processor